基于多功能可扩展快速连接的可编程逻辑单元结构的制作方法
【技术领域】
[0001]本实用新型涉及一种逻辑单元结构，尤其是一种基于多功能可扩展快速连接的可编程逻辑单元结构，属于可编程逻辑器件的技术领域。
【背景技术】
[0002]可编程逻辑器件，通过软件工具，开发，仿真和测试，快速地将设计编程到器件中，节省大量的非重复性工程成本和电路研发周期，同时可编程逻辑器件是基于重复配置的存储技术，只需要重新下载编程，即可完成电路的修改。可编程逻辑器件具有开发周期短，成本低，风险小，集成度高，灵活性大，且便于电子系统维护和升级等优点，因此受到了广大终端产品用户的青睐，成为了集成电路芯片的主流，且被广泛应用在各种领域如通信、控制、视频、信息处理、电子、互联网、汽车以及航空航天等。
[0003]可编程逻辑器件，主要包含可编程逻辑单元，数字信号处理DSP，存储单元BRAM以及一些高速接口，时钟模块和IP核等，而可编程逻辑单元是可编程逻辑器件中最基本和核心的结构，它在器件中按阵列重复分布，并随着芯片应用规模的增大，而进入千万门级阵列，因此可编程逻辑单元的设计是整个器件的关键，它的性能决定着整个芯片的性能，如功能，运算能力，可编程灵活性，布通率，面积，速度以及功耗等。本实用新型提出了一种新型的可编程逻辑单元结构，该结构以查找表为基础，辅助多信号输入的组合逻辑和丰富的路径输出资源，以及宽逻辑的快速进位链，而具有可配置能力强，速度快，路径选择灵活，多功能函数实现能力广等优点。
【发明内容】
[0004]本实用新型的目的是克服现有技术中存在的不足，提供一种基于多功能可扩展快速连接的可编程逻辑单元结构，其逻辑资源和路径丰富，可配置能力强，速度快，路径选择灵活，多功能函数实现能力广。
[0005]按照本实用新型提供的技术方案，所述基于多功能可扩展快速连接的可编程逻辑单元结构，包括至少一组可编程逻辑单元体，所述可编程逻辑单元体包括用于接收输入信号的函数发生器以及控制所述函数发生器输出形式的发生器输入控制模块；函数发生器的输出端与加法器模块连接，所述加法器模块的输出端、函数发生器的输出端与查找表输出控制模块连接，所述查找表输出控制模块与DFF输入控制模块连接，所述DFF输入控制模块与时序存储模块连接，时序存储模块与DFF输出控制模块连接，并通过所述DFF输出控制模块输出编程逻辑输出。
[0006]可编程逻辑单元结构由偶数组的可编程逻辑单元体连接构成，相邻的可编程逻辑单元体之间通过宽输入查找表逻辑模块连接，所述宽输入查找表逻辑模块的输入端分别接收两可编程逻辑单元体的输出信号，宽输入查找表逻辑模块的选择端与函数发生器的相应输出端连接，宽输入查找表逻辑模块的输出端与查找表输出控制模块的输入端连接。
[0007]所述函数发生器包括第一五输入查找表模块IA以及第二五输入查找表模块1B，发生器输入控制模块包括第一三输入选择器以及第二三输入选择器；
[0008]第一五输入查找表模块IA的05输出端与第一二输入选择器的一输入端连接，第二五输入查找模块IB的05输出端与第一二输入选择器的另一输入端连接，第二五输入查找表模块IB的第五信号输入端与第一三输入选择器的输出端连接，第一三输入选择器的输入端分别接收输入信号A5、输入信号A6以及进位信号CIN，第一二输入选择器的选择端与第二三输入选择器的输出端连接，第二三输入选择器的输入端分别接收配置信号逻辑“1”、输入信号A6以及逻辑进位信号LEI。
[0009]所述加法器模块包括第一加法器以及第二二输入选择器，所述第二二输入选择器的一输入端与第一五输入查找表模块IA的03输出端连接，第二二输入选择器的另一输入端接收输入信号A5，第二二输入选择器的输出端作为第一加法器的一位操作数，第一二输入选择器的输出端作为第一加法器的另一位操作数；第一加法器与加法器进位逻辑链CIN连接，第一加法器的输出端与查找表输出控制模块的输入端连接。
[0010]所述查找表输出控制模块包括第一六输入选择器7A以及第二六输入选择器7B，第一六输入选择器7A的输入端、第二六输入选择器7B的输入端分别与第一二输入选择器的输出端、第一加法器的输出端、第二五输入查找表IB的05输出端连接，且第一六输入选择器7A的输入端、第二六输入选择器7B的输入端还接收输入信号AX、输入信号AY。
[0011]所述第一六输入选择器7A的输入端、第二六输入选择器7B的输入端还分别连接宽输入查找表逻辑模块的输出端连接。
[0012]所述DFF输入控制模块包括第三二输入选择器8A以及第四二输入选择器SB ;第三二输入选择器8A的一输入端与第一六输入选择器7A的输出端连接，第四二输入选择器8B的一输入端与第二六输入选择器7B的输出端连接，第三二输入选择器8A的另一输入端、第四二输入选择器8B的另一输入端与前一级的DFF进位输出连接。
[0013]所述第三二输入选择器8A的另一输入端通过第三三输入选择器接收前一级的DFF进位输出；第三三输入选择器的输出端与第三二输入选择器8A的输入端连接，第三三输入选择器的输入端接收输入信号AY、静态输入初始值逻辑0/1以及前一级的DFF进位输出。
[0014]所述时序存储模块包括第一 DFF触发器9A以及第二 DFF触发器9B，所述DFF输出控制模块包括第五二输入选择器1A以及第六二输入选择器1B ;第一 DFF触发器9A的D端与第三二输入选择器8A的输出端连接，第一 DFF触发器9A的Q端与第五二输入选择器1A的一输入端连接，第五二输入选择器1A的另一输入端与第一六输入选择器7A的输出端连接；第二 DFF触发器9B的D端与第四二输入选择器8B的输出端连接，第二 DFF触发器9B的Q端与第六二输入选择器1B的一输入端连接，第六二输入选择器1B的另一输入端与第二六输入选择器7B的输出端连接。
[0015]本实用新型的优点:可编程逻辑单元结构内包括至少一组可编程逻辑单元体，可编程逻辑单元结构可以根据用户需要配置成各种功能形式，、可配置能力强，灵活性高，其中进位链逻辑，可以不通过外围走线资源，通过内部直接级联，快速地实现较宽逻辑函数，节约了互联资源，、具有丰富的路径输出资源，供用户灵活布线。
【附图说明】
[0016]图1为本实用新型可编程逻辑单元的电路结构图。
[0017]图2为本实用新型可编程逻辑单元组LUTA的电路结构图。
[0018]图3为本实用新型可编程逻辑单元宽查找表逻辑的电路结构图。
[0019]图4为本实用新型可编程逻辑单元的输出控制模块电路结构图。
[0020]图5为本实用新型可编程逻辑单元的触发器DFF链的电路结构图。
【具体实施方式】
[0021]下面结合具体附图和实施例对本实用新型作进一步说明。
[0022]如图1所示:为了实现辅助多信号输入的组合逻辑和丰富的路径输出资源，提高可配置能力，本实用新型包括至少一组可编程逻辑单元体，所述可编程逻辑单元体包括用于接收输入信号的函数发生器以及控制所述函数发生器输出形式的发生器输入控制模块；函数发生器的输出端与加法器模块连接，所述加法器模块的输出端、函数发生器的输出端与查找表输出控制模块连接，所述查找表输出控制模块与DFF输入控制模块连接，所述DFF输入控制模块与时序存储模块连接，时序存储模块与DFF输出控制模块连接，并通过所述DFF输出控制模块输出编程逻辑输出。
[0023]进一步地，可编程逻辑单元结构由偶数组的可编程逻辑单元体连接构成，相邻的可编程逻辑单元体之间通过宽输入查找表逻辑模块连接，所述宽输入查找表逻辑模块的输入端分别接收两可编程逻辑单元体的输出信号，宽输入查找表逻辑模块的选择端与函数发生器的相