应输出端连接，宽输入查找表逻辑模块的输出端与查找表输出控制模块的输入端连接。
[0024]具体地，图1中示出了四组可编程逻辑单元体，四组可编程逻辑单元体分别为LUTA, LUTB, LUTC以及LUTD，四组可编程逻辑单元体内的结构相同，以采用五输入查找表为例，可编程逻辑单元体LUTA内包括第一五输入查找表模块1A、第二五输入查找表模块1B、第一加法器2、第一二输入选择器3、第一三输入选择器4、第二三输入选择器5、第二二输入选择器6、第一六输入选择器7A、第二六输入选择器7B，第三二输入选择器8A、第四二输入选择器8B，第一 DFF触发器9A、第二 DFF触发器9B、第五二输入选择器1A以及第六二输入选择器10B。第一二输入选择器3的输出端形成06_A输出端。
[0025]对于可编程逻辑单元体LUTB内包括第三五输入查找表模块11A、第四五输入查找表模块11B、第二加法器12、第七二输入选择器13、第四三输入选择器14、第五三输入选择器15、第八二输入选择器16、第三六输入选择器17A、第四六输入选择器17B、第九二输入选择器18A、第十二输入选择器18B、第三DFF触发器19A、第四DFF触发器19B、第^^一二输入选择器20A以及第十二二输入选择器20B。第七二输入选择器13的输出端能形成06_B输出端。
[0026]对于可编程逻辑单元体LUTC内包括第五五输入查找表模块21A、第六五输入查找表模块21B、第三加法器22、第十三二输入选择器23、第六三输入选择器24、第七三输入选择器25、第十四二输入选择器26、第五六输入选择器27A、第七六输入选择器27B、第十四二输入选择器28A、第十五二输入选择器28B、第五DFF触发器29A、第六DFF触发器29B、第十七二输入选择器30A以及第十八二输入选择器30B。第十三二输入选择器23的输出端能形成06_C输出端。
[0027]对于可编程逻辑单元体LUTD包括第七五输入查找表模块31A、第八五输入查找表模块31B，第四加法器32，第十九二输入选择器33、第八三输入选择器34、第九三输入选择器35、第二十二输入选择器36、第七六输入选择器37A、第八六输入选择器37B、第二^ 输入选择器38A、第二十二二输入选择器38B、第七DFF触发器39A、第八DFF触发器39B、第二十三二输入选择器40A以及第二十四二输入选择器40B。第十九二输入选择器33的输出端能形成06_D输出端。
[0028]可编程逻辑单元体LUTA接收输入信号Al?A6、AX以及AY，可编程逻辑单元体LUTA的输出信号为AQ1、AQ2、06_A。可编程逻辑单元体LUTB接收输入信号B1~B6、BX以及BY，可编程逻辑单元体LUTB的输出信号为BQ1、BQ2、06_B，可编程逻辑单元体LUTC接收输入信号C1~C6、CX以及CY，可编程逻辑单元体LUTC的输出信号为CQ1、CQ2以及06_C，可编程逻辑单元体LUTD接收输入信号D1~D6、DX以及DY，可编程逻辑单元体LUTD的输出信号为DQ1、DQ2以及06_D ;对于每个可编程逻辑单元体内的DFF触发器，每个DFF触发器还需要连接触发器控制信号SR、CE和时钟信号CLK。
[0029]以可编程逻辑单元体LUTA为例，所述函数发生器包括第一五输入查找表模块IA以及第二五输入查找表模块1B，发生器输入控制模块包括第一三输入选择器4以及第二三输入选择器5 ；
[0030]第一五输入查找表模块IA的05输出端与第一二输入选择器3的一输入端连接，第二五输入查找模块IB的05输出端与第一二输入选择器3的另一输入端连接，第二五输入查找表模块IB的第五信号输入端与第一三输入选择器4的输出端连接，第一三输入选择器4的输入端分别接收输入信号A5、输入信号A6以及激发进位信号CIN，第一二输入选择器3的选择端与第二三输入选择器5的输出端连接，第二三输入选择器5的输入端分别接收配置信号逻辑“1”、输入信号A6以及逻辑进位信号LEI。
[0031]所述加法器模块包括第一加法器2以及第二二输入选择器6，所述第二二输入选择器6的一输入端与第一五输入查找表模块IA的03输出端连接，第二二输入选择器6的另一输入端接收输入信号A5，第二二输入选择器6的输出端作为第一加法器2的一位操作数，第一二输入选择器3的输出端作为第一加法器2的另一位操作数；第一加法器2与加法器进位逻辑链CIN连接，第一加法器2的输出端与查找表输出控制模块的输入端连接。
[0032]本实用新型实施例中，通过对第一三输入选择器4选择控制，选择输入信号A5输入，对第二三输入选择器5选择控制，选择信号A6输入，将第一五输入查找表模块IA以及第二五输入查找表模块IB配置成为一个六输入查找表，即得到六输入查找表LUT6(六输入分别为 Al，A2，A3，A4，A5，A6)。
[0033]通过对第一三输入选择器4选择控制，选择输入信号A5输入，对第二三输入选择器5选择控制，选择输入信号逻辑“I”输入，函数发生器内的第一五输入查找表模块IA以及第二五输入查找表模块IB配置成为两个相同五输入的五查找表，即LUT5(两个相同五输入的输入信号分别为Al，A2，A3，A4，A5);通过对第一三输入选择器4选择控制，选择输入信号A6输入，对第二三输入选择器5选择控制，选择输入信号逻辑“1”，将函数发生器内的第一五输入查找表模块IA以及第二五输入查找表模块IB配置成为两个具有相同四输入，一个相异输入的五输入查找表，即LUT5A (五输入查找表的输入信号分别为Al，A2，A3，A4，A6)和LUT5B (五输入查找表的输入信号分别为Al，A2，A3，A4，A5)，因此函数发生器可以根据用户的需求，进行灵活的配置，实现不同的功能函数。
[0034]可编程逻辑单元体LUTA中第一五输入查找表基本模块IA的输出端03、输入信号A5与第二二输入选择器6的输入端连接，第二二输入选择器6输出信号作为第一加法器2其中一位操作数；第一二输入选择器3的输出信号作为第一加法器2的另一操作数。第一二输入选择器3和第二二输入选择器6以及进位信号CIN，与第一加法器2构成了一个加法器模块，该加法器模块能实现一位数的全加，减法和乘法功能。
[0035]对第一三输入选择器4选择控制，选择加法器进位逻辑链CIN输入，通过对第二五输入查找表模块IB进行函数配置，构成了一个一位的基于查找表内部的内置加法器，称为第二加法器。
[0036]所述查找表输出控制模块包括第一六输入选择器7A以及第二六输入选择器7B，第一六输入选择器7A的输入端、第二六输入选择器7B的输入端分别与第一二输入选择器3的输出端、第一加法器2的输出端、第二五输入查找表IB的05输出端连接，且第一六输入选择器7A的输入端、第二六输入选择器7B的输入端还接收输入信号AX、输入信号AY。
[0037]本实用新型实施例中，第一六输入选择器7A以及第二六输入选择器7B的输入信号完全相同，构造了两条完全相同的路径输出，供用户选择，增强了可配置能力。
[0038]所述DFF输入控制模块包括第三二输入选择器8A以及第四二输入选择器SB ;第三二输入选择器8A的一输入端与第一六输入选择器7A的输出端连接，第四二输入选择器8B的一输入端与第二六输入选择器7B的输出端连接，第三二输入选择器8A的另一输入端、第四二输入选择器8B的另一输入端与前一级的DFF进位输出连接。
[0039]进一步地，所述第三二输入选择器8A的另一输入端通过第三三输入选择器47接收前一级的DFF进位输出；第三三输入选择器47的输出端与第三二输入选择器8A的输入端连接，第三三输入选择器47的输入端接收输入信号AY、静态输入初始值逻辑0/1以及前一级的DFF进位输出。
[0040]