前馈电容、以及与主开关射极跟随器输出相连的采样电容。
[0027]辅助开关射极跟随器的输入为准差分输入级的输出，其输出通过前馈电容Cff连接至主开关射极跟随器的电流源的输出，时钟输入端与主开关射极跟随器相同。
[0028]辅助开关射极跟随器与主开关射极跟随器工作在相同工作模式下。也即在采样周期辅助开关射极跟随器处于射极跟随状态，其输出通过Cff对主开关射极跟随器的电流源输出直接进行前馈；在保持周期中，辅助开关射极跟随器与主开关射极跟随器一起处于关断状态。
[0029]辅助开关射极跟随器与主开关射极跟随器不必完全相同，可以是主开关射极跟随器的等比例缩小，不限于是主开关跟随器的1/2，可以是更小。
[0030]因该辅助开关射极跟随器不在担负采样功能，无法再作为Qclp驱动源，为了不增加额外的功耗面积以及系统的复杂度，可以设计低kick back的缓冲驱动器，用主开关射极跟随器采样后的信号来驱动Qclp，在功耗面积与系统复杂性不计的条件下亦可增加额外辅助开关射极跟随器采样以驱动Qclp。
[0031]如图4所示，辅助开关射极跟随器A的输入为准差分输入级的输出，其输出经前馈电容Cff连接至传统开关射极跟随器的电流源，该前馈电容为芯片上实现的普通金属-介质-金属电容(MIM或MOM皆可)而非类似抵消保持模式前馈的三极管构成寄生前馈电容。
[0032]辅助开关射极跟随器并不担负采样并驱动Qclp的功能，而是将跟随器的输出节点，由前馈电容直接连接至主开关射极跟随器的电流源输出，这样可以进一步提高前馈的效率，有效的在采样期间对主开关射极跟随器的电流进行补偿。并且在保持周期，Qff与Qsff同样被关断，防止继续向处于高阻状态的输出节点馈出信号。关断后，电流源的电流可以经由开启的Qhff直接连接至电源，这样可以保证辅助开关设计跟随器在从保持模式切换回采样模式时，电流源的电流可以快速建立。当然亦可不放置Qhff，这样在切换回采样模式时，辅助开关射极跟随器的电流源会需要一定的建立时间，但是对于高速双极型器件构成的电流源，这个建立时间可能会小于lOOps，因此可以根据功耗和采样率的要求不同而对Qhff进行取舍。
[0033]如果功耗与面积许可，可以更进一步增加一个新的辅助开关射极跟随器独立于前述的辅助开关射极跟随器电路工作，以这个新增的辅助开关射极跟随器进行采样，并以其采得的信号来驱动缓冲器以驱动图4中的Qclp，以彻底隔绝Qclp工作状态改变时对主采样电容可能产生的kick back这样可以更进一步提高采样输出的线性度。这一部分的设计可以在所要求的线性度与所要求的功耗与面积之间做出平衡。在对功耗与面积有严格要求时，同时也为了进一步降低版图布局的难度，可以采用低kick back噪声的缓冲驱动器。
[0034]低kick back噪声的缓冲驱动器设计，由于辅助开关射极跟随器不再担负采样并驱动Qclp的功能，必须设计低kick back噪声并附带加入固定offset的功能的辅助缓冲驱动器。如图5所示，电容上保持的电压较输入下降一个Vbe，同过Qlvlup将电压抬升一个Vbe从而满足直流工作电压的要求；并且图5中几个三极管(Qin，Qo, Qdiff)尺寸较小但有较高的跨导，使缓冲驱动器的输出节点具有很低的输出阻抗，而当Qclp具有较高的β值时，其基极电流变化造成缓冲驱动器输出节点电压变化也较小，有效减小了 kick back。
[0035]由于缓冲驱动器的设计是基于准差分对来实现，对于输入电平也就是其差分对的共模电压会有一定的要求，当然实现rail-to-rail的缓冲驱动以避免该问题也是一种实现方法，但仅为了解决该问题而引入更复杂的设计且增加了采样电容采样极板节点的负载并无必要，在图4中，加入了 Qclp2实质上担负启动电路的作用，进一步限制了 Qclp的基极摆幅，从而防止整个系统发生锁死在较低电平的情况，Qclp2的基极，可以直接连接至电源电压，不再需要另外的驱动。
[0036]在以上设计的前提下，可以保证输入级的输出节点在保持模式时是一个稳定的电压(约等于采样电容上的电压值)而不是继续跟随输入信号发生变化，因此对于处在保持模式的采样电容而言并不存在强的前馈，因此传统的保持模式前馈电容(图2中的Cff)存在的必要性基本没有，大大简化了电路与版图的设计，并减小电路负载提高电路的速度。另外抵消电荷注入效应的dummy开关管，仅需应用在保持电容端，因该节点在保持模式下为高阻节点，注入的电荷如无有效手段将直接被采样电容保存，影响采样的终值，而在Qout的基极，由于在采样模式下有输入级驱动，在保持模式下有Qclp驱动，并不需要dummy开关来抵消注入电荷。
[0037]当然上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型主要技术方案的精神实质所做的等效变换或修饰，都应涵盖在本实用新型的保护范围之内。
【主权项】
1.一种高速高带宽采样保持电路，其特征在于其包括:用于接收输入信号并为第一级的准差分对式输入级、由准差分对式输入级输出驱动并为第二级的主开关射极跟随器、由准差分对式输入级输出同时驱动的辅助开关射极跟随器、与辅助开关射极跟随器的输出相连且连接至主开关射极跟随器的电流源输出的前馈电容、以及与主开关射极跟随器输出相连的采样电容。
2.如权利要求1所述的一种高速高带宽采样保持电路，其特征在于:在采样周期中辅助开关射极跟随器处于射极跟随状态，其输出通过前馈电容对主开关射极跟随器的电流源输出直接进行前馈；而在保持周期中，辅助开关射极跟随器与主开关射极跟随器一起处于关断状态。
3.如权利要求2所述的一种高速高带宽采样保持电路，其特征在于:所述前馈电容在采样模式下馈通高频信号，并为芯片上实现的普通金属-介质-金属电容。
4.如权利要求3所述的一种高速高带宽采样保持电路，其特征在于:其包括缓冲器，用来驱动给主开关射极跟随器箝位用的三极管，并使箝位电压与信号相关。
5.如权利要求4所述的一种高速高带宽采样保持电路，其特征在于:其进一步包括第二辅助开关射极跟随器，其采得的信号来驱动缓冲器。
【专利摘要】本实用新型公开了一种高速高带宽采样保持电路，其包括：用于接收输入信号并为第一级的准差分对式输入级的第一级，由其输出驱动第二级为开关射极跟随器，由开关射极跟随器完成采样采集输入信号至采样电容Cs上。第一级准差分输入级的输出同时驱动一个辅助开关射极跟随器，辅助开关射极跟随器的输出经电容前馈连接至主开关射极跟随器的电流源输出。本实用新型不必采用带射极电阻的形式，这进一步降低对电源电压的要求，更适用于低电源电压设计，在1.8V～2V的电源电压条件下进一步增大了容许的输入信号摆幅，提高前馈效率。
【IPC分类】H03M1-54
【公开号】CN204376880
【申请号】CN201520075794
【发明人】况西根
【申请人】苏州市灵矽微系统有限公司
【公开日】2015年6月3日
【申请日】2015年2月3日