的漏极和M71的漏极相连接，并与M72的栅极和漏极相连接，M72和M73的源极接GND，M67 的栅极接 V0P，M71 的栅极接 VON, B〈2:0> 接 RES1 的 B〈2:0> 端口。M67、M69、M68、M71、Mil, M38的衬底分别于它们的源极相连接，其余的pmos2v的衬底都接VDD, nmos2v都接 SUB, VSS 接 GND。
[0070]图17所示为电阻阵列RES1及其逻辑原理图。输入数字控制信号B〈2>，B〈1>，B〈0>先通过一个3线-8线编码器，产生8种状态的编码控制信号Sl，S2，S3，S4，S5，S6，S7，S8，其状态关系已经在图中给出。通过这8位控制信号的开断就可以控制输入端A和输出端B之间的电阻值大小。其中开关采用NM0S管来实现。
[0071]电阻阵列RES1具体可以采用以下结构方式:
[0072]该阵列包括一个由6个反相器(其结构与偏置电路中的反相器相同)，8个三输入与门，一个二输入或门以及两个三输入或门构成的3-8编码器、电阻R0，Rl，R2，R3，R4，R5，R6，R7，R8，R9，R10，Rll，R12，R13，R14，R15，R16，R17，R18, R19，R20，R21，R22，R23，R24，R25，R26，R27，R28，R29，R30，R31，R32，R33，R34，R35，R36，R37 ;类型为 nmos2v 的晶体管M0，Ml, M2，M3，M4, M5，M6，M7。
[0073]输入信号B〈2:0>经过一个普通的3-8编码器输出Sl，S2，S3，S4, S5，S6，S7，S8八位控制信号，Sl，S2，S3，S4，S5，S6，S7，S8 分别连接到 M0，Ml，M2，M3，M4, M5，M6, M7 的栅极，M0的源极接R1和R2的一端，R1和R2的另一端接R0的一端，R0的另一端接输入端口 Ι，Μ0的漏极接R4和R5的一端，R4和R5另一端接R3的一端，R3的另一端接输出端口 0，Ml的源极接R9和R8的一端，R9和R8的另一端分别与R6和R7的一端相连接，R6和R7的另一端接端口 I，Ml的漏极接R11和R10的一端，R11和R10的另一端分别于R12和R13相接，R12和R13的另一端接端口 0，M2的源极接R15，R15的另一端接R14，R14的另一端与I相接，M2的漏极接R16，R16的另一端接R17，R17的另一端与B连接，M3的源极接R18，R218的另一端接R19，R19的另一端接A，M3的漏极接R21，R21的另一端接R21，R21的另一端与0连接，M4的源极接R23，R23的另一端接R22，R22的另一端与I相接，M4的漏极接R24，R24的另一端接R25，R25的另一端与0连接，M5的源极接R26，R26的另一端与I相接，M5的漏极接R27，R27的另一端与B连接，M6的源极接R29和R28的一端，R29和R28的另一端接输入端口 I，M6的漏极接R30和R31的一端，R30和R31另一端接输出端口 0，M7的源极接R34，R234的另一端接R33，R33的另一端接R32，R32的另一端接I，M7的漏极接R35，R235的另一端接 R36，R35 的另一端接 R37，R37 的另一端接 I，VSS 接 GND, MO, Ml, M2, M3，M4, M5，M6，M7的衬底接SUB。
[0074]本发明能够应用于GPS和北斗射频接收机中，采用0.18微米锗硅工艺设计生产，并测试成功。
【主权项】
1.一种射频信号收发机芯片中的可变增益放大器，其特征在于:包括至少一个低三位二进制可变增益放大单元，至少一个高两位二进制可变增益放大单元，用于向低三位二进制可变增益放大单元、高两位二进制可变增益放大单元提供使能信号和相同尾电流的偏置电路；正交两路信号依次经低三位二进制可变增益放大单元和高两位二进制可变增益放大单元进行可变增益放大后输出；或正交两路信号依次经高两位二进制可变增益放大单元和低三位二进制可变增益放大单元进行可变增益放大后输出。2.根据权利要求1所述的射频信号收发机芯片中的可变增益放大器，其特征在于:若所述可变增益放大单元为两个及两个以上时，低三位二进制的多个可变增益放大单元之间级联，高两位二进制的多个可变增益放大单元之间级联。3.根据权利要求1所述的射频信号收发机芯片中的可变增益放大器，其特征在于:所述低三位二进制可变增益放大单元和高两位二进制可变增益放大单元均为采用电阻负载作为跨阻放大器的可变增益放大器。4.根据权利要求1至3任一所述的射频信号收发机芯片中的可变增益放大器，其特征在于:所述偏置电路包括与门AND2X2、NM0S管(M3、Ml7)、两个反相器INVX2，使能信号EN和模式选择信号MODE先通过与门AND2X2产生信号ENN，信号ENN接到NM0S管M17的栅极，使能信号EN和模式选择信号MODE再通过反相器INVX2产生信号ENB，信号ENB接到NM0S管M3的栅极；在使能信号EN和模式选择信号MODE都开启的作用下，且信号EN、信号MODE、信号ENN均为高电平时，输入信号IB25首先送入IB，输入的数字控制信号BI〈2:0>先通过两个反相器INVX2，进而与输入IB25信号一起控制偏置电路的输出信号IB2，IB1，IB0。5.根据权利要求1所述的射频信号收发机芯片中的可变增益放大器，其特征在于:所述高两位二进制可变增益放大单元包括反相器INVX2、NM0S管(MO、M4、M2UM74)、PM0S管(M13、M17、M80、M81)和电阻阵列模块RES2 ;使能信号EN经过反相器INVX2产生信号BENB，信号BENB接到NM0S管M0的栅极，当BENB为高电平时，偏置电流IB25输入到高两位二进制可变增益放大单元中；BENB再经过一个反相器产生信号BEN，信号BEN接到NM0S管M4的栅极；输入数字控制信号B〈4>，B<3>在送到VGA2的电阻阵列RES2的输入信号端口 B〈4>和B〈3>中的同事，输入数字控制信号B〈4>，B<3>通过一个与非门NAND2X1和一个或非门N0R2X1，分别产生信号S1和S2，信号S1送到PM0S管M17和M81的栅极，信号S2送到PM0S管M13和M80的栅极；高两位二进制可变增益放大单元中包含一个电阻阵列模块RES2，电阻阵列模块RES2的输入A端口接在PM0S管M21的漏极上，输出B端口接在PM0S管M74的漏极上，通过调节RES2输入信号B〈4>和B〈3>来控制RES2的阻值大小，进而控制高两位二进制可变增益放大单元的增益大小。6.根据权利要求5所述的射频信号收发机芯片中的可变增益放大器，其特征在于:所述电阻阵列模块RES2的输入数字控制信号B〈4>，B<3>先通过一个2线-4线编码器，产生4种状态的编码控制信号Sl，S2，S3，S4，通过编码控制信号Sl，S2，S3，S4的开断来控制输入端A和输出端B之间的电阻值大小。7.根据权利要求1至3任一所述的射频信号收发机芯片中的可变增益放大器，其特征在于:所述低三位二进制可变增益放大单元包括反相器INVX2、NM0S管(MO、M4)、PM0S管(M13、M17、M21、M26、M43、M44)与非门 NAND2X1、或非门 N0R2)(1、电阻阵列模块 RES1 ;使能信号EN经过反相器INVX2产生信号BENB，信号BENB接到NM0S管M0的栅极，当BENB为高电平时，偏置电流IB25输入到低三位二进制可变增益放大单元中；信号BENB再经过反相器产生信号BEN，信号BEN接到NMOS管M4的栅极；输入数字控制信号B〈2>，B〈l>通过一个与非门NAND2X1和一个或非门N0R2X1，分别产生信号S1和S2,信号S1送到PMOS管M17和M44的栅极，信号S2送到PMOS管M13和M43的栅极；所述电阻阵列模块RES1的输入A端口接在PMOS管M21的漏极上，输出B端口接在PMOS管M26的漏极上，通过调节RES1输入数字控制信号B〈2>，B〈l>，B〈0>就能控制RES1的阻值大小，进而控制低三位二进制可变增益放大单元的增益大小。8.根据权利要求7所述的射频信号收发机芯片中的可变增益放大器，其特征在于:所述电阻阵列模块RES1的输入数字控制信号B〈2>，B〈1>，B〈0>先通过一个3线-8线编码器，产生8种状态的编码控制信号Sl，S2，S3，S4，S5，S6，S7，S8，通过编码控制信号Sl，S2，S3，S4，S5，S6，S7，S8的开断控制输入端A和输出端B之间的电阻值大小。
【专利摘要】本实用新型提供的可变增益放大器能够应用于大动态范围输入信号的接收机和实现非常精确的增益步长控制，并且其受温度的影响较小。该射频信号收发机芯片中的可变增益放大器包括至少一个低三位二进制可变增益放大单元，至少一个高两位二进制可变增益放大单元，用于向低三位二进制可变增益放大单元、高两位二进制可变增益放大单元提供使能信号和相同尾电流的偏置电路；正交两路信号依次经低三位二进制可变增益放大单元和高两位二进制可变增益放大单元进行可变增益放大后输出；或正交两路信号依次经高两位二进制可变增益放大单元和低三位二进制可变增益放大单元进行可变增益放大后输出。
【IPC分类】H03G3/20
【公开号】CN204993266
【申请号】CN201520598433
【发明人】黄海生, 陈顺舟, 李鑫
【申请人】西安邮电大学
【公开日】2016年1月20日
【申请日】2015年8月10日