专利名称：联合判决部分并行干扰对消检测器的制作方法
技术领域：
本发明属于通信技术领域，特别涉及一种应用于直接扩频/码分多址(DS/CDMA)通信系统中多用户检测领域的联合判决部分并行干扰对消检测器。
码分多址(CDMA)通信技术具有抗衰落、保密性好等优点，成为第三代移动通信的优选多址方式。然而CDMA系统为干扰受限系统，多址干扰和远近效应会在很大程度上影响系统的性能。应用多用户检测器有望大大减小多址干扰的影响，因而已成为世界范围内的研究热点。
干扰对消检测器由于具有较低的复杂度已成为一种重要的多用户检测器，对该技术的研究在国际上已有十几年的历史。干扰对消包括串行和并行两种实现方式，由于后者具有较小的时延，因而人们将更多的精力集中在并行干扰对消检测器(PIC)的研究上。PIC并行地估计和消去所有用户的多址干扰，其复杂度较低，但是其性能增益并不理想。目前有许多基于PIC原理的改进检测器，然而这些检测装置在实际应用时仍存在一些问题，特别是很难满足复杂度和性能增益的双重要求。
近年来，具有代表性的检测装置是D.Divsalar等人提出的部分并行干扰对消检测器(PPIC)，PPIC每次只消除部分的多址干扰估计，随着级数的增加，多址干扰估计可靠性不断提高，可以考虑逐渐增加对消系数值，直到得到最终的比特判决。这种反复部分对消的过程可以由下式表达d~k(m)=pm.(yk-I^k(m))+(1+pm).d~k(m-1)---(1)]]>式中，d~k(m)]]>为第m级第k个用户的软判决输出，Ik(m)为第m级第k个用户的总的多址干扰估计，Pm为第m级的对消系数，yk为第k个用户经过传统检测器的输出。
PPIC检测器模块的结构如
图1所示，PPIC检测器10包括一组判决器12，并行干扰对消单元13，A、B两组加权单元14、15，一组加法器16，其中每组单元的个数与系统内用户数保持一致。该模块结构的连接关系如下判决器组12的每个输出端与并行干扰对消单元13的输入端相连，每个加权单元A连接于并行干扰对消单元的输出端和每个加法器18的一个输入端之间，每个加权单元B连接于判决器的输入端和每个加法器18的另一个输入端之间。信号流程如下接收信号经过匹配滤波器组，得到的一组用户的未消除多址干扰的初始比特估计11作为该检测器的输入；输入信号11经过判决器得到0、1的比特估计，然后经过并行干扰对消单元13(PIC)并行地估计和消去所有用户的多址干扰，该模块需要利用接收信号的信息17；输入信号11和并行干扰对消单元13的输出进行加权求和可以得到更为精确的一组比特估计18。该模块可以多级迭代以得到更好的检测效果，前级的输出可以直接作为后级的输入。进一步的理论推导可知输入信号11和并行干扰对消单元13输出中的干扰项近似服从联合高斯分布，为了提高检测精度，需使该干扰的方差最小，因而必须合理的选择加权单元A,B的系数值。参考(1)式得加权单元A的加权系数为1-Pm，加权单元B的加权系数为Pm，此时Pm的选取需要经过大量的仿真得到。
PPIC可以大大的提高性能增益的原因主要在于它可以处理相邻级的相关干扰，它不但保持了PIC复杂度低的优点而且具有很高的性能增益，可以接近甚至超过线性检测器的检测性能，能适应实时处理的要求。但研究表明，它也存在如下三个缺点(1)需要事先估计每一级的部分对消系数，而这些系数的得到需要大量的复杂计算或计算机仿真；(2)当系统的用户数和扩频增益变化时，每级的对消系数也要相应变化，因此需要大量存储事先估计好的参数。(3)由于每个用户在每个时隙比特估计的可靠性均不相同，因而更优的方法是对于每个用户的每个比特都有相应的对消系数而不是对于每级都采用常数系数，但如果用这种自适应方法来得到这些系数将会进一步增加检测器的复杂度。
本发明的目的是为克服已有技术的不足之处，提出一种联合判决部分并行干扰对消检测器(JD-PPIC)，不但性能上比部分并行干扰对消检测器(PPIC)有一定的改善，而且不存在对消系数确定的问题，具有极好的用前景。
本发明提出的一种联合判决部分并行干扰对消检测器，其特征在于，包括一个匹配滤波器组，多级联合判决部分并行干扰对消单元和一组判决器；各部分的连接关系如下所说的匹配滤波器组的每个输出端和第一级联合判决部分并行干扰对消单元的输入端相连，前一级联合判决部分并行干扰对消单元单元的输出端与下一级联合判决单元的输入端相连，最后一级联合判决单元的输出端连接至所说的判决器组的每个输入端。
所说的匹配滤波器组可采用传统的匹配滤波器，其结构包括一组乘法器，一组积分器和一组抽样单元；各部分连接如下所说的乘法器组的每个输出端和积分器组的每个输入端相连，积分器组的每个输出端连接至抽样单元组的每个输入端。
所说的每一级联合判决部分并行干扰对消单元可包括一组判决器，一个并行干扰对消单元和一组联合处理单元；各部分连接关系如下判决器组的每个输出端连接至并行干扰对消单元的输入端，并行干扰对消单元的输出端和每个联合处理单元的一个输入端相连，判决器组的每个输入端与每个联合处理单元的另一个输入端连接。
本发明的原理说明如下PPIC利用部分对消系数来线性组合相邻级的软判决输出，从而抑制剩余的多址干扰。它同时利用了相邻级软判决输出的幅度和比特信息，但是比特信息显得更为重要(尤其是采用硬判决时)，所以本发明先利用相邻级的比特信息确定需要进行部分对消的用户，然后利用幅度信息更好地检测这部分用户的信息比特。
进一步的理论推导和仿真结果表明当某用户相邻两级输出的比特信息相同时误码率很低可忽略不计，可以认为后级输出的比特估计是可靠的，因而不进行部分对消，即Pk取1；当相邻两级输出的比特信息不同时误码率很高，需要进一步利用幅度信息，即对这部分用户应用(1)式的部分对消检测器来提高检测性能。由于此时后级判错的概率很大，考虑一种最坏的情况应用了一级PIC后检测性能并未改善，根据前后两级输出中的干扰项近似服从联合高斯分布的假设，为了达到最优的检测效果，则必须使联合高斯分布的方差最小，由于此时前后两级干扰项的方差相等，因而可以确定对消系数Pm为0.5。则(1)式可改写如下 根据上述方法构造的检测器称之为联合判决部分并行干扰对消检测器(JD-PPIC)，该检测器一般是应用在传统检测器的输出，由于传统检测器输出的误码率很高，联合判决从第二级PIC开始，随着级数的增加，检测性能可以不断提高。
本发明的JD-PPIC可用于DS/CDMA通信系统的基站接收机，其作用是可以消去用户之间的干扰，得到更好的接收性能，从而提高整个系统的通信容量和通信质量。它的优点主要有如下几点(1)可以显著的提高DS/CDMA通信系统的容量。由于在很大程度上消除了用户之间的多址干扰，使系统能够容纳的用户数有明显的提高。
(2)可以提高系统抗远近效应的能力，降低系统对功率控制的要求。当某个用户的功率突然增大时，功率控制系统又来不及反应，该用户就会对其它用户产生强烈干扰，使得其它用户无法正常工作；或者是当某用户的功率突然减少，由于其它用户的干扰，该用户的信号无法被正常检测，因此就不能正常工作。本发明的检测器可以很有效的抑制上述两种情况。
(3)检测性能可以优于线性检测器，如解相关或MMSE检测器，且具有较小的判决延时。
(4)由于利用相邻两级的比特估计信息来动态确定需要进行部分对消的用户，因而具有一定的自适应特性，对于比特估计信息不同的用户又可在最大程度上抑制剩余的多址干扰，因而检测性能随着级数的增加会优于传统的PPIC。
(5)不存在确定部分对消系数的问题，而在传统的PPIC中，确定部分对消系数值需要进行大量的计算机仿真，这正是限制PPIC应用的最大难题。
(6)结构简单，有利于硬件实时实现，复杂度随接入用户数呈线性增长。由于该检测器只是在PIC的基础上增加了比较相邻级软判决输出符号和进行算数平均的运算，而这对于基于二进制运算的硬件平台的实时实现只会增加极小的附加复杂度，这是该检测器的一个显著优点。
附图简要说明图1是已有的部分并行干扰对消检测器结构示意图。
图2是本发明的联合判决部分并行干扰对消检测器实施例结构框图。
图3是本发明的匹配滤波器组的实施例结构框图。
图4是本发明的联合判决部分并行干扰对消单元的实施例结构框图。
图5是传统并行干扰对消检测器前两级软判决输出符号相同和不同时的误码率比较图。
图6是两级的传统并行干扰对消检测器(PIC)，部分并行干扰对消检测器(PPIC)和本发明的联合判决部分并行干扰对消检测器(JD-PPIC)的性能比较图。
图7是三级的传统并行干扰对消检测器(PIC)，部分并行干扰对消检测器(PPIC)和本发明的联合判决部分并行干扰对消检测器(JD-PPIC)的性能比较图。
以下结合附图及实施例对本发明进一步详细说明如下本发明提出的联合判决部分并行干扰对消检测器实施例总体结构如图2所示，包括一个匹配滤波器组22，两级联合判决部分并行干扰对消单元23和一组判决器24(其中每组单元的个数与系统内用户数保持一致，以下皆同)。该检测器各部分的连接关系如下匹配滤波器组22的每个输出端和第一级联合判决部分并行干扰对消单元23的输入端相连，前一级联台判决部分并行干扰对消单元单元的输出端与第二级联合判决单元的输入端相连，第二级联合判决单元的输出端连接至判决器组24的每个输入端。信号流程如下首先将解调后的基带接收信号21送入匹配滤波器组22，得到一组包含多址干扰的初始比特估计25；将这组用户的初始比特估计25和基带接收信号21作为联合判决部分并行干扰对消单元23的输入，输出一组消除了部分多址干扰的更为精确的比特估计26，将经过两级迭代后的输出27送入判决器组24，得到最终检测到的一组信息比特28。该检测器也可以设计成多级的联合判决部分并行干扰对消单元结构，一般来讲，随着检测级数的增加，检测性能可以不断提高。
本发明中每个模块的实施例分别说明如下本发明的匹配滤波器组30的实施例结构如图3所示，包括一组乘法器33，一组积分器34和一组抽样单元35。该模块各部分连接如下乘法器组33的每个输出端和积分器组34的每个输入端相连，积分器组的每个输出端连接至抽样单元组35的每个输入端。信号流程如下解调后的基带接收信号32作为匹配滤波器组30的输入送入乘法器组33，乘上一组每个用户特定的扩频波形信号36；乘法器33的输出送入积分器组34，积分器在每个比特时隙内对输入信号进行积分运算；积分器组34的输出经过抽样单元组35，得到一组包含多址干扰的软判决输出37，该输出信号组37可以视为下述联合判决迭代过程的初值。
本发明的联合判决部分并行干扰对消单元40的实施例如图4所示，包括一组判决器42，一个并行干扰对消单元43和一组联合处理单元。该模块结构的连接关系如下判决器组42的每个输出端连接至并行干扰对消单元43的输入端，并行干扰对消单元43的输出端和每个联合处理单元44的一个输入端相连，判决器组42的每个输入端与每个联合处理单元44的另一个输入端连接。信号流程如下匹配滤波器组的输出或是前级联合判决单元的输出作为该单元的输入41，该组输入信号41依次经过判决器组42和并行干扰对消单元43得到更为准确的比特估计46。联合处理单元组44的输入为初始比特估计41和并行干扰对消单元43输出的比特估计46。联合处理单元的原理参照(2)式，当某用户相邻两级输出的比特信息相同时误码率很低可忽略不计，可以认为后级输出的比特估计是可靠的，因而不进行部分对消，即Pk取1；当相邻两级输出的比特信息不同时误码率很高，需要进一步利用幅度信息，确定对消系数Pm为0.5。比较信号组41和信号组46中每一对信号，如果符号一致，输出信号46；如果符号不一致，以信号41和信号46的算数平均作为软判决输出。经过联合处理单元组44，最后得到一组进一步消除了多址干扰的比特估计信号47，考虑多级迭代的检测器，该输出又可以作为下一个联合判决单元的输入。
本发明构建了一个K用户同步CDMA仿真系统，以观测的实施例效果，调制方式为BPSK。假设所有用户功率相同，采用完全随机的扩频码，扩频增益为64，信噪比Eb/No=7dB，应用检测器输出比特流的误码率来衡量检测性能。
图5是传统并行干扰对消检测器前两级软判决输出符号相同和不同时的误码率比较图。图中比较了传统并行干扰对消检测器前两级软判决输出符号相同和不同时的误码率。仿真结果表明，相邻级软判决输出比特信息相同时检测的误码率很小，反之则很大。这说明在进行检测时，比特信息和幅度信息的重要性是不一致的，前者显得更为重要，因而有必要应用本发明的JD-PPIC方法。
图6和图7分别比较了两级和三级传统并行干扰对消检测器(PIC)，部分并行干扰对消检测器(PPIC)和本发明的联合判决部分并行干扰对消检测器(JD-PPIC)的检测性能。可以看到JD-PPIC的检测性能大大优于PIC，并接近于PPIC。由于联合判决从第二级PIC开始，所以两级时PPIC性能略优于JD-PPIC，而三级时JD-PPIC比较PPIC已有一定性能增益。仿真结果表明由于JD-PPIC利用相邻两级的比特估计信息来动态确定需要进行部分对消的用户，因而具有一定的自适应特性，对于比特估计信息不同的用户又可在最大程度上抑制剩余的多址干扰，因而检测性能随着级数的增加会优于传统的PPIC。另一点值得注意的是JD-PPIC算法无需大量的仿真和复杂运算来确定对消系数。
综合上述的论证和仿真结果，本发明提出的联合判决部分并行干扰对消检测器(JD-PPIC)不但性能上比部分并行干扰对消检测器(PPIC)有一定的改善，而且不存在对消系数确定的问题，是一种极具应用前景的CDMA多用户检测接收机。
权利要求
1.一种联合判决部分并行干扰对消检测器，其特征在于，包括一个匹配滤波器组，多级联合判决部分并行干扰对消单元和一组判决器；各部分的连接关系如下所说的匹配滤波器组的每个输出端和第一级联合判决部分并行干扰对消单元的输入端相连，前一级联合判决部分并行干扰对消单元单元的输出端与下一级联合判决单元的输入端相连，最后一级联合判决单元的输出端连接至所说的判决器组的每个输入端。
2.如权利要求1所述的联合判决部分并行干扰对消检测器，其特征在于，所说的匹配滤波器组包括一组乘法器，一组积分器和一组抽样单元各部分连接如下所说的乘法器组的每个输出端和积分器组的每个输入端相连，积分器组的每个输出端连接至抽样单元组的每个输入端。
3.如权利要求1所述的联合判决部分并行干扰对消检测器，其特征在于，所说的每一级联合判决部分并行干扰对消单元包括一组判决器，一个并行干扰对消单元和一组联合处理单元；各部分连接关系如下判决器组的每个输出端连接至并行干扰对消单元的输入端，并行干扰对消单元的输出端和每个联合处理单元的一个输入端相连，判决器组的每个输入端与每个联合处理单元的另一个输入端连接。
全文摘要
本发明属于通信技术领域,包括一个匹配滤波器组,多级联合判决部分并行干扰对消单元和一组判决器;各部分的连接关系如下:所说的匹配滤波器组的每个输出端和第一级联合判决部分并行干扰对消单元的输入端相连,前一级联合判决部分并行干扰对消单元单元的输出端与下一级联合判决单元的输入端相连,最后一级联合判决单元的输出端连接至所说的判决器组的每个输入端。
文档编号H04J13/02GK1305282SQ0110222
公开日2001年7月25日 申请日期2001年1月18日 优先权日2001年1月18日
发明者季竺, 陆建华 申请人:清华大学