专利名称：基于哈密尔顿图的低密度奇偶校验码的纠错编码方法
技术领域：
本发明属于数字信号传输与存储领域，特别涉及一种利用基于哈密尔顿图的线性时间可编 码的、低复杂度的低密度奇偶校验码的纠错编码方法。
背景技术：
在现代数字信号传输与存储系统中，由于传输信道噪声或存储媒介的物理损伤等，常会造 成数字信号的传输或者存储的错误，因此，为保证数字信号传输或存储的可靠性，纠错编码 技术是一项标准技术。低密度奇偶校验(LDPC)码是1962年美国麻省理工学院的Gallager教授提出的，但是 由于计算机技术与微电子技术等硬件技术的限制，很快就被学术界遗忘了，没有得到应用。 幸运的是，随着Turbo码的发明和迭代译码算法的深入研究，1996年英国剑桥大学的Mackay 等重新证实了LDPC码优越的纠错性能，从而使LDPC码迅速成为研究与应用的热点。LDPC码 的最大优势是在码长很长时，能够获得逼近理论极限的性能；当采用迭代译码算法时，其 译码复杂度较低，并且能够并行实现，非常适合当前高速的数据传输与存储应用领域。因此， LDPC码已成为一种非常有应用价值的纠错编码技术，在很多通信标准或系统中得到了或将要 得到应用，例如第二代数字卫星广播、无线城域网等。但是，LDPC码虽具有强大的纠错能力，在码长很大时，能获得逼近纠错编码的理论极限 香农极限的性能，但是在实际应用中也存在很多问题。一方面，信道编码通常用达到某个误比特率的信噪比来衡量其纠错能力。 一般而言，随 着信噪比的增加，信道编码的译码器输出的误比特率迅速下降，满足用户的需求。但是，LDPC 码在采用迭代译码算法时，由于LDPC码结构的限制与译码算法的次最优性，常存在较高的误 码平台。LDPC码的"误码平台"是指随着输入到LDPC码译码器的信噪比的增加，误比特率 的下降非常缓慢的现象。因此，当采用的LDPC码出现误码平台现象时，为达到用户需要的误 比特率，就需要非常高的信噪比或根本无法达到要求的误比特率，这样就造成了极大的功率 浪费，限制了LDPC码在一些要求非常低的误码比特的系统中的应用，例如数字广播、高速存 储或者高速的光纤通信系统。LDPC码的误码平台与LDPC码的结构，例如最小距离、环分布特性、陷阱集、停止集等组合参数有非常重要的关系。根据本发明提出的信道编码方法，对 LDPC码的环参数，主要是最小环的围长，进行了优化设计，因此使得设计的LDPC码具有非 常低的误码平台。另一方面，LDPC码是定义在维数非常大的稀疏校验矩阵上的线性分组码， 一般而言，其 编码具有复杂度0(iV2)，这里7V为LDPC码的码长。因此，LDPC码的低复杂度的编码问题成为LDPC码应用中的主要困难之一。为实现LDPC码的低复杂度编码，主要有以下两类方法一类方法是对LDPC码的校验矩阵进行某种限制，从而实现LDPC码的线性或近似线性编 码，该类方法的主要优点是该类LDPC码可获得非常好的纠错性能，同时编码复杂度适中。 例如，为实现LDPC码的线性编码，降低硬件系统的复杂度， 一种被称为重复累加(RA)码的 LDPC码被提出了，该类LDPC码能够实现线性复杂度的编码，已经在欧洲的第二代数字卫星 广播中得到了应用。另一类方法是采用结构化的LDPC码构造方法，也即采用准循环等的构造方法，例如基于 欧氏几何或者射影几何的LDPC码等。构造的该类LDPC码的编码复杂度很低，非常适合利用 移位寄存器实现。但是，利用这类方法设计的LDPC码的码率和性能常存在限制。基于第一类方法设计的LDPC码的译码门限性能常常很优越，但基于这类方法设计的LDPC 码的校验矩阵的描述仍需要较多的参数，需要较大的存储空间，因此复杂度仍然很高。在本 发明中，融合了这两类设计LDPC码的方法的优点，基于哈密尔顿图设计的LDPC码能够实现 线性时间编码，并且其校验矩阵的描述可借助一类特殊的具有很好的对称性的哈密尔顿图的 旋转对称性，因此该类LDPC码的校验矩阵的描述非常简单，编码算法也非常简单，适合利用 移位寄存器等硬件电路实现。另外，LDPC码为定义在校验矩阵H上的线性分组码，可以利用其校验矩阵H完全描述， 并且LDPC码的编译码复杂度与其校验矩阵H有非常重要的关系。为降低LDPC码编译码算法 的计算量， 一般要求LDPC码的校验矩阵具有非常好的稀疏性。同时，为保证LDPC码有优越 的纠错性能，还要求校验矩阵H具有非常好的随机性。如果LDPC码的校验矩阵H中的每一行或每一列中"1"的个数都相同，就称为规则码。 对于规则码，每一行中所含"1"的个数称为其行重量，每一列中所含"1"的个数为列重量。 如果LDPC码的行重和列重都是比较小的，则该LDPC码的校验矩阵具有很好的稀疏性，编译 码的运算量就非常小，适合硬件实现，便于在实际系统中应用。 一般而言，对于码长为几千 到几万的LDPC码，其行重量和列重量一般少于几十，例如在第二代数字卫星广播中应用的LDPC码，其行重量与列重量都不是很大。本发明的主要目的是设计一类列重量为2的LDPC 码。列重量为2的LDPC码，也称为环码，具有非常低的译码复杂度，并且在一些应用环境下， 如部分响应信道，具有非常优越的性能。虽然列重量为2的LDPC码的译码复杂度非常低，并 且性能优越，但是其编码复杂度，尤其是校验矩阵的描述仍然较为复杂。本发明针对列重量 为2的LDPC码，设计一类具有线性时间编码复杂度的列重量为2的LDPC码，并且其校验的 矩阵的描述非常简单，可以借助一些简单参数在编码时在线实时生成。基于以上考虑，本发明设计了一类列重量为2的LDPC码，该类LDPC码在高的信噪比下 具有低的误码平台，并且能够线性编码，矩阵的描述也非常简单，因此具有非常低的编码复 杂度。和已有的类似LDPC码相比，利用本发明设计的LDPC码的复杂度低，性能优越。发明内容本发明的目的是提供一种利用基于哈密尔顿图的低密度奇偶校验码的纠错编码方法。本发明的特征是该低密度奇偶校验(LDPC)码的纠错编码方法可以利用超大规模集成电 路实现，在超大规模集成电路内至少包含一个LDPC码编码器与一个LDPC码译码器。LDPC码编码器实现输入信息比特流的编码，至少包括一个输入比特缓存单元、 一个编码 运算单元、 一个输出编码比特缓存单元以及一个控制电路。本发明的LDPC码编码器的输入比特缓存单元和输出比特缓存单元可以利用随机存储器 (RAM)或者先入先出存储器(FIFO)实现。本发明的LDPC码编码器的编码运算单元包含一个由n个单比特累加器并联组成的累加器 阵列、 一个地址生成单元和一个单比特的校验位累加器。本发明的LDPC码编码器的编码运算单元的特征在于，编码运算单元按照下面步骤进行处理(6) 将顶点数为n、边数为m的连接的简单哈密尔顿图的关联矩阵作为低密度奇偶校 验码的校验矩阵H，校验矩阵H每列包含2个"1 "，每行包含的"1"的个数和矩 阵中"1"的位置由连接的简单哈密尔顿图确定；本发明借助的连接的简单哈密 尔顿图的特征在于，具有大的围长，可以借助笼子图；笼子图是一类具有最少顶 点数、围长为g (g为大于等于6的偶数)的k-规则图，这里k大于等3;(7) 根据哈密尔顿图可以用一个哈密尔顿环路加上弦边的方式描述，将校验矩阵H分 为两部分，分别表示为H。与比，并且有H=[Hm， H。];矩阵H。中每行与每列中只角线、左下的次对角线以及最右上角上的元素为"1"， 其它位置的元素均为"0";矩阵Fi中每列中也包含2个"1"，其中"1"的位置 是根据哈密尔顿图的弦边的关联关系决定的，具体的连接关系可以根据哈密尔顿 图的Lederberg-Coxeter-Frucht表示与方向矢量来描述获得；(8) 编码运算单元在控制电路的控制下从输入比特缓存单元读取一个信息比特，在矩 阵矩阵Hm的控制下进入累加器阵列中的两个累加器；这两个累加器是由地址生成单元控制的，地址生成单元的作用是实时生成矩阵Ii;矩阵Pi是利用哈密尔顿图的Lederberg-Coxeter-Frucht表示与方向矢量生成；本发明的方向矢量的特征 是，该方向矢量的元素个数是2 (m-n)，每个元素或者是"1"或者是"0"，方向 矢量是通过离线设计得到的，存储在单比特的数组中；(9) 当一个LDPC码的码字所有的m-n+l个信息比特全部进入累加器阵列以后，从累 加器阵列中的第2个累加器的数据开始依次进入校验位累加器，校验位累加器的 输出在控制电路的作用下，进入输出编码比特缓存单元；(10) 在控制电路的作用下，依次输出输入比特缓存单元中的信息比特，输出比特缓存 单元中的校验比特，编码器输出了完整的编码码字。LDPC码译码器完成受到噪声污染的数据的恢复，至少包括一个输入数据缓存单元、 一个 译码运算单元、 一个输出数据缓存单元以及一个控制电路。本发明的译码器的输入缓存单元和输出比特缓存单元可以利用随机存储器(RAM)或者先 入先出存储器(FIFO)实现。本发明的译码器的运算单元实现标准的和积迭代译码算法。本发明设计的LDPC码可以按照上述的编码方法进行编码，编码复杂度很低。该发明设计 的LDPC码有很大的围长和最小距离，和同种类型的LDPC码相比较，采用和积迭代译码算法， 在高信噪比下有非常优越的性能，随着信噪比的增加，误码率迅速下降，没有明显的误码平 台现象。
图1哈密尔顿图上的LDPC码的校验矩阵。图2连接的简单哈密尔顿图。图3矩阵Hc。图4 k-规则图的LCF表示。图5哈密尔顿图的生成过程。 图6笼子图。图7基于哈密尔顿图的低密度奇偶校验码的纠错编码方法框图。图8编码器框图。图9编码运算单元框图。图10译码器框图。图11设计的LDPC码的误比特率性能曲线。
具体实施方式
下面结合附图，对本发明的具体实施方式
说明如下。本发明的目的是提供一种利用基于哈密尔顿图的低密度奇偶校验码的纠错编码方法。本 发明设计的低密度奇偶校验(LDPC)码是基于大围长、具有好的旋转对称性的简单连接的哈 密尔顿图，因此设计的LDPC码具有低的编码复杂度，同时具有大的围长和最小距离，在高信 噪比下有优越的性能。LDPC码可以利用其校验矩阵H完全描述。为了说明本发明的发明目的，也即提供一种利 用基于哈密尔顿图的低密度奇偶校验码的纠错编码方法，先说明本发明中的LDPC码的校验矩 阵H的构造方法，然后说明利用基于哈密尔顿图的低密度奇偶校验码的纠错编码方法。本发明的是将连接的简单哈密尔顿图的关联矩阵作为LDPC码的校验矩阵。任何连接的简 单哈密尔顿图的关联矩阵都可以用于表示LDPC码。图l给出了一个简单的例子，在这个例子 中给出的哈密尔顿图参数为顶点数为n-5，边数为m二10，其对应的关联矩阵如图1所示， 该关联矩阵可以作为LDPC码的校验矩阵，定义了一个长度为IO比特的LDPC码，其校验矩阵 的维数为5X10。连接的简单哈密尔顿图是指具有哈密尔顿环路的简单连接图。哈密尔顿环路是包含所有 顶点的环路。图2给出的哈密尔顿图包含8个顶点，12条边。哈密尔顿图的特征之一是可以 利用一个哈密尔顿环路加上若干弦边的方式描述，而弦边可以利用其连接的两个顶点描述， 如图2所示。图2中的哈密尔顿图包含一个哈密尔顿环路与4条弦边。根据上述的LDPC码的 校验矩阵构造方法，将该哈密尔顿图的关联矩阵作为LDPC码的校验矩阵H，表示如下100010000001 010011000000 001001 100000 w— 100000110000 n— 00010001 1000 001000001100 0100000001 10 0 0010000001 1根据哈密尔顿图哈密尔顿环路加上若干弦边的描述方式，可以看出，校验矩阵H可以分 为两部分比与H。，这里有H二[Ii, H。]。也就是说关联矩阵对应哈密尔顿环路部分表示为Hc， 实际上为验矩阵H的右半部分，其维数为"xn。矩阵H。中每行包含2个"1"，每列中也包 含两个"1"，矩阵H。对角线、左下的次对角线以及最右上位置处为1，其它位置元素为O，如 图3所示。关联矩阵中对应哈密尔顿图的弦边表示ti，实际上为校验矩阵H的左侧部分，其维数为(m-")^。在图2的哈密尔顿图上定义的LDPC码的校验矩阵中，Ii表示为H =Hc表示为<formula>formula see original document page 9</formula>
为实现LDPC码的高效编码，将矩阵H。对应LDPC码的校验比特，Ii对应LDPC码的信息比 如果一个连接的简单哈密尔顿图的顶点的数量为n，边的数量为m，则利用上述方法得 到校验矩阵的秩为w-1。因此，校验矩阵中存在一行为冗余行，假设第一行为冗余行，将其 删掉，则得到矩阵6 = [^,氛]。利用这种方法设计的LDPCl码的码率为M — li =l-附利用这种方法得到校验矩阵fi，其右侧为一个双对角线矩阵fi。，因此该LDPC码具有重 复累加(RA)码的形式，假设LDPC码的码字表示为c = [m,p]，这里，m和p分别表示信息位与校验位矢量。根据分组码fi.(^-0，可以得到校验位矢量表示为因此，本发明设计的LDPC码具有重复累加码的形式，可实现线性编码。更进一步，在本发明中，矩阵Ii可以用哈密尔顿图的弦边连接关系与方向矢量得到，这 进一步降低了该类LDPC码的编码复杂度。具有好的旋转对称性的哈密尔顿图，弦边的连接关系可以用LCF表示得到。LCF是描述 3-规则图的一种简洁方式，该方式利用了哈密尔顿图的旋转对称性。本发明中，将LCF表示 方式扩展到一般的k-规则图。这里，对于一般的具有哈密尔顿特性k-规则图的LCF表示的形 式如图4所示。在这里，LCF描述的参数r和s是由哈密尔顿图的对称性决定的，对一般k-规贝1』图有"=厂^。另夕卜，我们定义LCF中的元素c,"有一"Sc, Sw， l《f SA: —1， 1^"^5 =""。 例如，图1中的哈密尔顿图的LCF表示为采用LCF表示，对于具有哈密尔顿性质的k-规则图的弦边生成过程可以利用下面的流程得到初始化将哈密尔顿图的哈密尔顿环路上的顶点依次编号为1,2，….，II; 执行循环For t=l to k-2 For p=l to n6 = ((p -1) mod乃+1 ，-1) + c, 6 mod +1 ，顶点p和顶点q间生成一条边。End P5 End t;图2中的哈密尔顿图的LCF表示为丄CF-[3，-3]4，对于该图，利用上述的生成流程，其所有弦边的生成过程如图5所示。从上面弦边生成过程中，可以看出每条弦边被从不同的方向生成了两次。如果利用关联矩阵的描述方式描述利用上述流程生成弦边的过程，得到矩阵H^。例如图4的弦边生成过程 利用矩阵表示如下一l 0 0 1 0 0 0 0'0 1 0 0 0 0 1 00 0 1 0 0 1 0 01 0 0 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 1在矩阵H^中，每条弦边从不同的顶点、在不同的方向上生成了两次。因此，定义方向矢 量来描述如何从矩阵Hw得到矩阵li。方向矢量d中的每个元素表示矩阵H^中某列是否包含 在矩阵Ii中，若方向矢量中的某个元素为"1"，则矩阵Hw中的该列包含在矩阵Hm中；否则， 若方向矢量中的某个元素为"0"，则矩阵H^中的该列不包含在矩阵Hm中，因为矩阵^中已 经包含一相同的列。方向矢量的获得可以借助LCF表示离线获得，存储在数组中。因此，LCF表示结合方向矢量可以完整描述矩阵Ii,利用这种方式描述矩阵H ，可以大 大降低LDPC码的校验矩阵的描述复杂度。对于顶点数为n、边数为m的连接的简单哈密尔顿 图上定义的LDPC码，方向矢量的长度为2(m-")，其中包含w-n个元素"1"和w-"个元 素"0"。该例子中的方向矢量表示为d = [1,1,1,0,1, O，O，O]。可以看到，利用哈密尔顿图的LCF表示和方向矢量d可以容易得到矩阵Hm。 因此，本发明设计的LDPC码基于哈密尔顿图，将其校验矩阵分为Hm与H。，并且矩阵Hc描 述哈密尔顿环路，具有固定的形式，Hm描述弦边的连接关系，可以利用哈密尔顿图的旋转对 称性，利用LCF表示方式结合方向矢量实时生成，因此可以设计具有非常低的编码复杂度的 LDPC码。本发明的另外一个特征是设计的LDPC码具有非常大的围长与最小距离。其主要是方法是 利用具有很好的旋转对称性的高围长的哈密尔顿图，设计高围长的LDPC码，在高信噪比下具 有优越的性能。笼子图是一类具有最少数量的顶点、围长为g的k规则图。笼子图是一类特 殊的哈密尔顿图。例如，图6给出了一个简单的笼子图，该笼子图的围长为，顶点数为。基 于该笼子图可设计码率为1/3，码长为比特，围长为的LDPC码。上面介绍了基于哈密尔顿图的LDPC码的校验矩阵的构造方法，也即LDPC码的设计方法。下面说明利用这种LDPC码的纠错编码方法，利用该类LDPC码的纠错编码方法框图如图7所 示，该纠错编码方法可以利用超大规模集成电路实现，在超大规模集成电路内至少包含一个 LDPC码编码器与一个LDPC码译码器。LDPC码编码器实现输入信息比特流的编码，至少包括一个输入比特缓存单元、 一个编码 运算单元、 一个输出编码比特缓存单元以及一个控制电路等，如图8所示。本发明的LDPC码编码器的输入比特缓存单元和输出比特缓存单元可以利用随机存储器 (RAM)或者先入先出存储器(FIFO)实现。本发明的LDPC码编码器的编码运算单元包含一个由n个单比特累加器组成的累加器阵 列、 一个地址生成单元和一个单比特的校验位累加器，如图9所示。本发明中的编码运算单元的工作步骤，按照前面所述的利用LCF表示和方向矢量生成H 的过程动作。在控制电路的作用下，输入的信息比特进入累加器阵列。完成了所有信息比特 的输入以后，累加器阵列中的数据进入校验位累加器，得到校验位，完成了该码字的编码过 程。利用基于哈密尔顿图的低密度奇偶校验码的纠错编码方法还包括一个在超大规模集成电 路内部实现的译码器，如图7所示。LDPC码译码器完成受到噪声污染的数据的恢复，至少包括一个输入数据缓存单元、 一个 译码运算单元、 一个输出数据缓存单元以及一个控制电路，如图10所示。本发明的译码器的输入缓存单元和输出比特缓存单元可以利用随机存储器(RAM)或者先 入先出存储器(FIFO)实现。本发明的译码器的运算单元实现标准的和积迭代译码算法。总之，本发明设计的LDPC码可以按照上述的编码方法进行编码，编码复杂度很低，编码 器的实现简单。本发明的译码器中的译码器运算单元可以采用一般的标准和积算法。因为该 发明设计的LDPC码有很大的围长和最小距离，和同种类型的LDPC码相比较，采用译码算法， 在高信噪比下有非常优越的性能，误码平台现象不明显。本发明的一个具体实施例本发明利用基于哈密尔顿图构造的低密度奇偶校验码的纠错编码方法，实现简单，具有 非常有效的纠错能力。本发明提出的基于哈密尔顿图构造的高效编码的LDPC码，其校验矩阵 采用LCF表示和方向矢量描述，复杂度低；基于高围长的哈密尔顿图，例如笼子图，设计的 LDPC码具有大的围长，在高信噪比下具有非常优越的性能。结合本实施例，可以进一步理解本发明的目的、特征和优点。下面以一个围长为17的哈密尔顿图上定义的LDPC码为例说明，本发明设计的LDPC码的 特点和性能。该哈密尔顿图的为3-规则图，围长为17，顶点数量为2520，因此基于该LDPC码可以设 计码率为1261/3780的LDPC码。该哈密尔顿图的LCF表示为丄CF = [61，76，1283，495，2206,-61,1852,陽76，-495，382，-1852,-1283，-2206,-382]180 。因此，基于该哈密尔顿图设计的LDPC码的码率近似为1/3， LDPC码的围长为34,最小 距离为17。由于具有较大的最小距离和大的围长，该LDPC码在高信噪比下具有非常优越的 性能。利用该图定义的LDPC码的校验矩阵的生成仅需要存储这14个数，即可在编码过程中利 用图所示的流程，借助方向矢量，生成校验矩阵H。 方向矢量是利用离线设计的方法获得的。本发明的编码器采用如图8的框图，译码器使用如图10的框图。图11给出了设计的LDPC码在加性高斯白噪声信道下的性能，和其它方法设计列重量为 2的LDPC码相比较，本方法设计的LDPC码具有非常优越的性能。
权利要求
1、基于哈密尔顿图的低密度奇偶校验码的纠错编码方法，特征在于该纠错编码方法可以在超大规模集成电路内部实现，至少包含一个低密度奇偶校验码编码器与一个低密度奇偶校验码译码器；低密度奇偶校验码编码器的特征在于，至少包括一个输入比特缓存单元、一个编码运算单元、一个输出编码比特缓存单元以及一个控制电路；低密度奇偶校验码编码器的编码运算单元的特征在于，至少包含一个由n个单比特累加器并联组成的累加器阵列、一个地址生成单元和一个单比特的校验位累加器；低密度奇偶校验码译码器的特征在于，至少包括一个输入数据缓存单元、一个译码运算单元、一个输出数据缓存单元以及一个控制电路。
2、 根据权利要求书l所述的本发明的编码运算单元的特征在于，编码运算单元按照下面 的步骤进行处理(1) 将顶点数为n、边数为m的连接的简单哈密尔顿图的关联矩阵作为低密度奇偶校 验码的校验矩阵H,校验矩阵H每列包含2个"1"，每行包含的"1"的个数和矩阵中"1" 的位置由连接的简单哈密尔顿图确定；本发明借助的连接的简单哈密尔顿图的特征在于，具 有大的围长，可以借助笼子图；笼子图是一类具有最少顶点数、围长为g (g为大于等于6的 偶数)的k-规则图，这里k大于等3;(2) 根据哈密尔顿图可以用一个哈密尔顿环路加上弦边的方式描述，将校验矩阵H分 为两部分，分别表示为H。与Ii，并且有H=[Hm， H。];矩阵Hc中每行与每列中只有2个"1"， 矩阵仅仅在其对角线、左下的次对角线以及最右上角上的元素为"1"，其它位置的元素均为"0";矩阵Ii中每列中也包含2个"l"，其中"l"的位置是根据哈密尔顿图的弦边的关联关 系决定的，具体的连接关系可以根据哈密尔顿图的Lederberg-Coxeter-Frucht表示与方向矢 量来描述获得；(3) 编码运算单元在控制电路的控制下从输入比特缓存单元读取一个信息比特，在矩 阵矩阵Ii的控制下进入累加器阵列中的两个累加器;这两个累加器是由地址生成单元控制的， 地址生成单元的作用是实时生成矩阵Hm;矩阵Ii是利用哈密尔顿图的Lederberg-Coxeter-Frucht表示与方向矢量生成；本发明的方向矢量的特征是，该方向矢量 的元素个数是2 (m-n)，每个元素或者是"1"或者是"0"，方向矢量是通过离线设计得到的，存储在单比特的数组中；(4) 当一个LDPC码的码字所有的m-n+l个信息比特全部进入累加器阵列以后，从累 加器阵列中的第2个累加器的数据开始依次进入校验位累加器，校验位累加器的输出在控制 电路的作用下，进入输出编码比特缓存单元；(5) 在控制电路的作用下，依次输出输入比特缓存单元中的信息比特，输出比特缓存 单元中的校验比特，编码器输出了完整的编码码字。
全文摘要
基于哈密尔顿图的低密度奇偶校验码的纠错编码方法属于数字信号传输与存储领域，其特征在于，本发明的低密度奇偶校验码的校验矩阵为连接的简单哈密尔顿图的关联矩阵，可以分为两部分，能够实现线性时间编码。校验矩阵的描述可利用哈密尔顿图的Lederberg-Coxeter-Frucht表示与方向矢量得到，进一步降低了编码复杂度。本发明的低密度奇偶校验码基于的哈密尔顿图，特别是笼子图，特征在于具有大的围长。本发明设计的低密度奇偶校验码校验矩阵的描述简单，具有低的编码复杂度，并具有大的围长与最小距离，在高信噪比下性能优越，误码平台低。
文档编号H04L12/56GK101242188SQ20081010159
公开日2008年8月13日 申请日期2008年3月10日 优先权日2008年3月10日
发明者殷柳国, 裴玉奎, 陆建华, 陈为刚 申请人:清华大学