Ad转换装置、固态图像捕捉装置和电子信息设备的制作方法

专利名称：Ad转换装置、固态图像捕捉装置和电子信息设备的制作方法
技术领域：
本发明涉及A/D转换装置，其用于将模拟信号转换成数字信号；固态图像捕捉装 置，其中，由A/D转换装置对来自多个半导体元件的模拟像素信号(图像捕捉信号)以列并 行的方式进行A/D转换并随后用各种图像处理进行处理以获得彩色图像信号，所述半导体 元件用于对来自对象的入射光执行光电转换并捕捉其图像；以及电子信息设备，诸如数字 照相机(例如数字摄像机或数字静止照相机)、图像输入照相机(例如监视照相机)、扫描 仪、传真机、电视电话设备和装配照相机的蜂窝电话设备，包括在其图像捕捉部中被用作图 像输入设备的固态图像捕捉装置。
背景技术：
在参考文献1中描述了一种传统技术，例如作为与传统固态图像捕捉装置相关的 A/D转换方法。根据参考文献1，在具有传统内置A/D转换装置的固态图像捕捉装置中，可 以减少由于对数字系统的驱动而引起的噪声和功率消耗。图18是示出在参考文献1中公开的传统固态图像捕捉装置的主要部分的示例性 配置的方框图。在图18中，传统固态图像捕捉装置100提供有充当用于对来自对象的入射光执行 光电转换并捕捉其图像的多个感测元件的多个像素101。这些像素101被布置成行列(矩 阵)以组成像素部(像素区)102。作为感测元件的像素101由例如CXD传感器、由光电二 极管(PD)组成的CMOS传感器或近红外射线传感器、或将红外射线转换成热量并进一步转 换成电信号的传感器组成。不用说，本发明不限于这些传感器的示例，而这些示例还可以包 括感测元件，诸如压力传感器等。在图18中，为固态图像捕捉装置100提供了一个格雷码(graycode)计数器103。 格雷码计数器103的输出端经由公共信号线104连接到A/D转换器105，A/D转换器105由 比较器106和数字存储器107组成。为每列提供一个A/D转换器105。在这里，在示例中示 出三个列；然而，列的数目是设计选择且本发明不限于本示例。另外，可能存在为每列提供 一个A/D转换器、为两个或更多列提供一个A/D转换器、或为每列提供两个或更多A/D转换 器的情况。数字/模拟转换器(DAC) 108经由格雷码/ 二进制转换器109连接到格雷码计数 器103，且其同步地操作。在A/D转换中，从DAC 108输出三角波作为参考信号。在比较器 106中，将来自像素101的数据110与该三角波相比较。数字存储器107选择性地连接到水 平数字输出线111，且水平数字输出线111经由格雷码/ 二进制码转换器112连接到输出缓 冲器113。上述部件在半导体芯片上形成，并经由输出缓冲器113输出到传感器芯片外面。每个数字存储器107经由开关(未示出)连接到水平数字输出线111。通过每次接通每个开关，选择性地从数字存储器107到水平数字输出线111进行输出。用于连续地 接通开关的方法包括用于使用开关脉冲对地址进行解码的方法、用于使用数字移位寄存器 连续地接通用于每列的开关的方法等。如上所述，连续地从每个数字存储器107到水平数 字输出线111执行选择性输出。用上述配置，首先每次一行地选择性地扫描多个像素101，并且每个输出像素信号 输入到比较器106的输入端子之一。其后，将作为从DAC 108到格雷码计数器103同步的参考信号的三角信号输入到 比较器106的另一输入端子。同时，将格雷码计数器103的值分布到所有数字存储器107。 比较器106在对应于来自像素101的输出像素信号的幅值(输出值)的时间使输出信号反 相(reverse)。使用反相信号作为触发器，数字存储器107保持来自格雷码计数器103的依 照反相时间实例的计数值以执行A/D转换。 该A/D转换结果被经由水平数字输出线111发送到格雷码/ 二进制码转换器112。 格雷码/ 二进制码转换器112将该结果转换成可由诸如CPU的其它数字设备处理的二进制 码。经转换的二进制码被作为用于每个像素101的数据从输出缓冲器113输出到外面。格雷码计数器103在开始向处于数字存储器107的前一级的比较器106施加三角 信号的三角电压时的时间开始计数。作为将该三角电压与像素101的输出像素信号的输出 值相比较的结果，比较器106的输出被反相，并且格雷码计数器103的对应于该输出的计数 值被输出并由数字存储器107保持。图像传感器包括内置在其中的DAC 108是特别重要 的，并且低噪声特性对于此类图像传感器而言特别重要，因为图像传感器处理微小的模拟 电压。要求以低噪声对来自像素101的模拟像素信号(图像捕捉信号)执行A/D转换。将来，将需要进一步的减噪以便减小三角信号的周期并减小A/D转换的周期。因 此，将要求在传感器中构建DAC 108并在可能最短的距离内将DAC 108的输出端子连接到 A/D转换器105。通过在内部构建用于将格雷码转换成二进制码的格雷码/ 二进制码转换器112和 DAC 108，图像传感器能够在获得诸如低功率消耗、低噪声等效果的格雷码的进步的同时将 DAC 108的输出与比较器106的输入部之间的干扰抑制至最小值以执行准确的A/D转换。参考文献1 日本特许公开No. 2005-34793
发明内容
为了增加上述传统配置中的对比度的分辨率，需要增加A/D转换器105的分辨率。 为此，需要增加A/D转换的分辨率。此外，为此，需要增加在A/D转换电路中使用的格雷码 的分辨率。此外，为了增加格雷码的分辨率，需要增加参考时钟频率。如果增加了参考时钟 频率，则格雷码计数器103 (格雷码产生电路)将增加占用面积且格雷码计数器103 (格雷 码产生电路)也将增加功率消耗。另外，在某些制造过程中，可能存在针对时钟频率的增加 而面临其工作极限的电路。本发明意图解决上述传统问题。本发明的目的是提供A/D转换装置，其能够抑 制格雷码计数器的占用面积的增加和格雷码计数器中的功率消耗的增加；固态图像捕捉装 置，其包括在其中使用的A/D转换装置；以及电子信息设备，诸如装配照相机的蜂窝电话设 备，包括在其图像捕捉部中被用作图像输入设备的固态图像捕捉装置。
提供的根据本发明的A/D转换装置用于将参考信号与模拟信号相比较，并在参考 信号与模拟信号匹配时输出相应的数字值，其中，A/D转换装置包括用于从参考时钟或参考 时钟的反相时钟生成数字值的格雷码计数器，并使用格雷码，其中，将数字值的最高有效位 至第二最低有效位定义为格雷码计数器的计数值并由参考时钟或其反相时钟生成数字值 的最低有效位，且该最低有效位被定义为格雷码计数器的最低有效位，从而实现上述目的。优选地，在根据本发明的A/D转换装置中，所述格雷码计数器包括最低有效位的 输出部，并且在该输出部中，参考时钟或其反相时钟被输入到触发器(flip flop)的时钟输 入端子，从触发器的数据输出端子输出最低有效位的数据，并且数据输出端子连接到数据 输入端子，反相器被插入其之间。提供的根据本发明的A/D转换装置用于将参考信号与模拟信号相比较，并在参考 信号与模拟信号匹配时输出相应数字值，其中，所述A/D转换装置包括用于从参考时钟或 参考时钟的反相时钟生成数字值的格雷码计数值，并使用格雷码，其中，将数字值的最高有 效位至第三最低有效位定义为格雷码计数器的计数值；数字值的第二最低有效位从参考时 钟或其反相时钟生成并被定义为格雷码计数器的第二最低位；并且数字值的最低有效位由 与通过偏离四分之一的参考时钟或其反相时钟的相位获得的另一参考时钟或其另一反相 时钟具有相同周期的信号来配置，从而实现上述目的。优选地，在根据本发明的A/D转换装置中，所述格雷码计数器包括第二最低有效 位的输出部，并且在该输出部中，参考时钟或其反相时钟被输入到触发器的时钟输入端子 中，从触发器的数据输出端子输出第二最低有效位的数据，并且数据输出端子被连接到数 据输入端子，反相器被插入其之间，从而实现上述目的。优选地，在根据本发明的A/D转换装置中，格雷码计数器的最低有效位的输出部 由用于生成通过偏离四分之一的参考时钟或其反相时钟的相位获得的信号的信号发生电 路组成。更优选地，根据本发明的A/D转换装置还包括用于生成斜坡波形信号作为参考信 号的斜坡波形信号发生电路。更优选地，根据本发明的A/D转换装置还包括占空比调整电路(duty adjusting circuit)，其能够使用控制信号来调整参考时钟或其反相时钟的占空比(duty ratio), 其中，通过依照熔丝是否断开连接来切换控制信号而控制占空比调整电路的占空比调整 (dutyadjustment)，所述熔丝在电学上或物理上可断开连接。更优选地，根据本发明的A/D转换装置还包括占空比调整电路，其能够使用控制 信号来调整参考时钟或其反相时钟的占空比，其中，通过依照是否存在用于非易失性存储 器的程序来切换控制信号而控制占空比调整电路的占空比调整。更优选地，根据本发明的A/D转换装置还包括占空比调整电路，其能够使用控制 信号来调整参考时钟或其反相时钟的占空比，其中，通过依照导线是否连接到能够进行导 线接合的焊盘来切换控制信号而控制占空比调整电路的占空比调整。更优选地，在根据本发明的A/D转换装置中，所述信号发生电路配置有能够使用 控制信号来切换延迟值的延迟电路。更优选地，在根据本发明的A/D转换装置中，所述延迟电路包括第一延迟电路， 参考时钟或其反相时钟被输入到其中；第二延迟电路，第一延迟电路的输出数据被输入到
6其中；以及逻辑电路，第一延迟电路和第二延迟电路的每个输出数据被输入到其中，使得 可以使用控制信号来相互切换第一延迟电路的延迟、及第一延迟电路和第二延迟电路的延迟。更优选地，根据本发明的A/D转换装置还包括用于生成控制信号的控制信号发生 电路。更优选地，在根据本发明的A/D转换装置中，通过依照可在电学或物理上断开连 接的熔丝是否断开连接来切换控制信号而控制延迟电路的延迟调整。更优选地，在根据本发明的A/D转换装置中，通过依照是否存在用于非易失性存 储器的程序来切换控制信号而控制延迟电路的延迟调整。更优选地，在根据本发明的A/D转换装置中，通过依照导线是否被连接到能够进 行导线接合的焊盘来切换控制信号而控制延迟电路的延迟调整。根据本发明的固态图像捕捉装置在其中包括根据本发明的A/D转换装置，其用于 对从多个像素读出的模拟像素信号执行A/D转换，所述像素通过入射光的光电转换和入射 光的图像捕捉来生成信号电荷。优选地，在根据本发明的固态图像捕捉装置中，所述固态图像捕捉装置包括像素 区，其中，多个像素被布置成二维矩阵；以及行选择部，其用于选择所述像素区的每个像素 行；并且所述像素区对于每个像素列输出由所述行选择部选择的像素行的每个像素的像素 值作为模拟像素信号。更优选地，在根据本发明的固态图像捕捉装置中，所述固态图像捕捉装置包括用 于每个像素列的在像素区中提供的多个列信号线，并且模拟像素信号被从由行选择部选择 的像素行的每个像素读出到所述列信号线；并且所述A/D转换装置将被以并行列方式同时 读出到所述多个列信号线中的每一个的每个像素的模拟像素信号转换成每个数字像素值。根据本发明的电子信息设备包括在其图像捕捉部中被用作图像输入设备的根据 本发明的固态图像捕捉装置。下面将描述具有上述配置的本发明的功能。根据本发明，所述A/D转换装置将作为参考信号的斜坡波形信号与作为用于每列 的模拟信号的模拟像素信号相比较，并在两个信号相互匹配时将数字像素值Dpv作为相应 数字值输出。所述A/D转换装置使用格雷码，其中数字像素值Dpv的最高有效位至第二最 低有效位被定义为作为η位计数器的计数器的计数值，且数字像素值Dpv的最低有效位被 定义为由参考时钟CK或其反相时钟CKB生成的计数器值。请注意，所述计数值是计数器实 际计数的值，而所述计数器值是从计数器输出的值，虽然计数器未实际计数。结果，可以将A/D转换的分辨率仅增加一位，从而增加用于A/D转换的格雷码的位 数并在不增加参考时钟频率的情况下用较高的颜色梯度来执行图像捕捉。因此，即使增加 了对比度的分辨率，也可以抑制格雷码计数器的占用面积的增加和格雷计数器的功率消耗 的增加。此外，根据本发明，所述A/D转换装置将作为参考信号的斜坡波形信号与作为用 于每列的模拟信号的模拟像素信号相比较，并在两个信号相互匹配时将数字像素值Dpv作 为相应数字值输出。另外，所述A/D转换装置用如下定义使用格雷码数字像素值Dpv的最 高有效位值至第三最低有效位被定义为计数器的计数值，该计数器为η位计数器；数字像素值Dpv的第二最低有效位被定义为计数器的第二最低有效位，其由参考时钟CK或参考时 钟的反相时钟生成；并且数字像素值Dpv的最低有效位是与参考时钟或其反相时钟的四分 之一相位偏离的时钟具有相同周期的信号，并被定义为计数器的最低有效位。结果，可以将A/D转换的分辨率增加两位，从而增加用于A/D转换的格雷码的位数 并用较高的颜色梯度执行图像捕捉而不增加参考时钟频率。因此，即使增加了对比度的分 辨率，也可以抑制格雷码计数器的占用面积的增加和格雷计数器中的功率消耗的增加。根据具有上述配置的本发明，可以在不增加参考时钟频率的情况下将用于A/D转 换的格雷码增加一位或两位，从而将A/D转换的分辨率增加一位或两位并用较高的颜色梯 度执行图像捕捉。因此，即使增加了对比度的分辨率，也可以抑制格雷码计数器的占用面积 的增加和格雷计数器中的功率消耗的增加。在参照附图来阅读并理解以下详细说明时，本领域的技术人员将清楚本发明的这 些及其它优点。


图1是示出根据本发明的实施例1的包括在其中使用的A/D转换装置的固态图像 捕捉装置的主要部分的示例性配置的方框图。图2是示出图1中的A/D转换装置的特定示例的方框图。图3是示出示例性传统格雷码产生电路的电路图。图4是示出图3中的传统格雷码产生电路所产生的格雷码的时序图的图示。图5是示出根据本发明的实施例1的固态图像捕捉装置中使用的格雷码发生电路 的特定示例的电路图。图6是示出图5中的格雷码发生电路所生成的格雷码的时序图的图示。图7是示出图2中的占空比调整电路的特定示例的电路图。图8是示出用于生成被提供给图7中的占空比调整电路的控制信号Pl-A、P1-B、 Nl-A和m-B的控制信号发生电路的特定示例的电路图。图9是示出用于生成被提供给图7中的占空比调整电路的控制信号Pl-A、P1-B、 m-A和m-B的控制信号发生电路的另一特定示例的电路图。图10是示出用于生成被提供给图7中的占空比调整电路的控制信号P1-A、P1_B、 m-A和m-B的控制信号发生电路的又一特定示例的电路图。图11是示出根据本发明的实施例2的固态图像捕捉装置中所使用的格雷码发生 电路的特定示例的电路图。图12是示出图11中的格雷码发生电路生成的格雷码的时序图的图示。图13是示出组成图11中的格雷码发生电路的延迟电路的特定示例的电路图。图14是示出用于生成控制信号SELA和SELB的控制信号发生电路的特定示例的 电路图，所述控制信号SELA和SELB用于调整来自图13的延迟电路的输出信号的相位。图15是示出用于生成控制信号SELA和SELB的控制信号发生电路的另一特定示 例的电路图，所述控制信号SELA和SELB用于调整来自图13中的延迟电路的输出信号的相 位。图16是示出用于生成控制信号SELA和SELB的控制信号发生电路的另一特定示
8例的电路图，所述控制信号SELA和SELB用于调整来自图13中的延迟电路的输出信号的相 位。图17是示意地示出作为本发明的实施例3的使用根据本发明的实施例1或2的 任一个的固态图像捕捉装置作为图像捕捉部中的图像输入设备的电子信息设备的示例性 配置的方框图。图18是示出在参考文献1中公开的传统固态图像捕捉装置的主要部分的示例性 配置的方框图。
具体实施例方式在下文中，将参照附图详细地描述作为实施例1和2的本发明的A/D转换装置和 包括在其中使用的A/D转换装置的固态图像捕捉装置，及根据实施例3的电子信息设备，诸 如装配照相机的蜂窝电话设备，包括根据实施例1或2的固态图像捕捉装置作为在其图像 捕捉部中使用的图像输入设备。(实施例1)图1是示出根据本发明的实施例1的包括A/D转换装置的固态图像捕捉装置的主 要部分的示例性配置的方框图。图2是示出图1中的A/D转换装置的特定示例的方框图。在图1和2中，根据实施例1的固态图像捕捉装置1包括像素区2，其中，多个像 素Px (光接收部或光电转换部)被布置成二维矩阵(η行X m列)，用于通过入射光的光电转 换和捕捉图像生成信号电荷；垂直移位寄存器3，作为用于使用选择脉冲信号Φν 至Φνη 来选择像素区2中的每个像素行的行选择部；为像素区2中的每个像素列提供的多个列信 号线Ll至Lm，通过所述列信号线从垂直移位寄存器3所选的像素行中的每个像素Px读出 模拟像素信号作为图像捕捉信号；以及A/D转换部4，作为用于对被读出到每个列信号线Ll 至Lm的像素Px的模拟像素信号执行到数字像素值的A/D转换并输出数字像素值的A/D转 换装置。对于每列，固态图像捕捉装置1连续地输出由垂直移位寄存器3选择的像素行的 每个像素Px的像素值作为模拟像素信号，同时，对每列的模拟像素信号执行到数字像素值 的A/D转换。充当A/D转换装置的A/D转换部4包括:A/D转换电路(ADC) 5，其用于同时对来自 所选像素行的像素的模拟像素信号执行到数字像素值的A/D转换；控制部6，其用于控制A/ D转换电路5同时将所选像素行的多个像素Px的模拟像素信号转换成数字像素值；以及水 平移位寄存器7，其用于向A/D转换电路5输出定时脉冲信号OHal至ΦΗ_，以便连续地 输出每列的每个像素Px的数字像素值Dpv，数字像素值Dpv由A/D转换电路5获得。如图2所示，A/D转换电路(ADC) 5包括多个A/D转换器5a。A/D转换器5a每个 是为每个列信号线Ll至Lm(m是整数)提供的，用于对所选像素行的像素Px的每个模拟像 素信号执行到每个数字像素值Dpv的A/D转换，所述模拟像素信号被读出到每个列信号线 Ll至Lm。提供与列信号线Ll至Lm的数目一样多的A/D转换器5a。在下文中，将更详细地描述A/D转换电路5和控制部6。在这里，在对应于每个像素行的水平周期H(k)中的第二水平消隐周期THB2之后 的其余信号处理周期HR(k)期间，A/D转换电路5对在对应于每个像素行的水平周期H(k) 中的第一水平消隐周期(blanking period) THBl期间被读出到每个列信号线Ll至Lm的每
9个模拟像素信号执行A/D转换。 如图2所示，A/D转换电路5包括在每个A/D转换器5a的前一级处提供并为每个 列信号线Ll至Lm提供的CDS电路51。CDS电路51对被作为暗周期模拟像素信号读出到 列信号线Ll至Lm的复位信号和作为长时间暴露模拟信号被输出到列信号线Ll至Lm的数 据信号进行采样，并输出其差值模拟像素信号DApv。在这里请注意，⑶S电路51和连接到 CDS电路51输出侧的相应A/D转换器5a以用于每个列的相应方式组成信号处理部8。
如图2所示，组成A/D转换电路5的每个A/D转换器5a包括比较器52和η位锁存 电路53。比较器52将从前一级的⑶S电路51输出的差值模拟像素信号DApv的恒定电平 与其中连续地增加信号电平的参考信号(三角波信号)相比较，并且比较器52在参考信号 的信号电平超过差值模拟像素信号DApv的信号电平时输出定时信号Ts。η位锁存电路53 在输入定时信号Ts时对对应于差值模拟像素信号DApv的信号电平的数字像素值Dpv (来 自η位计数器62的输出数据)进行锁存，并且η位锁存电路53随后输出数字像素值Dpv。A/D转换电路5的η位锁存电路53包括前一级η位锁存器53a和后一级η位锁 存器53b。前一级η位锁存器53a基于来自比较器52的定时信号Ts对对应于差值模拟像 素信号DApv的信号电平的数字像素值(来自η位计数器62的输出数据)进行锁存。后一 级η位锁存器53b保持来自前一级η位锁存器53a的锁存输出Rs (数字像素值Dpv)并以 列选择方式通过定时脉冲OHa(j)将其输出。对应于每列的信号处理部8的后一级η位锁存器53b从水平移位寄存器7接收定 时脉冲OHa(j)并以列选择方式连续地使对应于每列的信号处理部8的前一级η位锁存器 53a的锁存输出(数字像素值Dpv)移位。后一级η位锁存器53b随后将锁存输出作为数字 像素值Dpv输出，后一级η位锁存器53b对应于一个端子侧的列。其后，在各种图像处理中 处理数字像素值Dpv并获得彩色图像信号。控制部6包括斜坡波形信号发生电路61，其用于生成并向比较器52输出斜坡波 形信号61a (三角波信号)作为参考信号；以及η位计数器62，其用于向前一级η位锁存器 53a输出数字值，包括连续增加的计数值。在前一级η位锁存器53a处，控制部6在模拟像 素信号DApv和参考信号的信号电平相互匹配暂时存储来自η位计数器62的数字值。斜坡 波形信号发生电路61和η位计数器62在每个预定时间段被反复地复位，并且由参考时钟 CK或其反相时钟CKB使斜坡波形信号61a的信号电平的增加的开始与来自η位计数器62 的数字值的增加的开始同步。控制部6还包括占空比调整电路63和控制信号发生电路64。占空比调整电路63 相对于参考时钟CK准确地调整反相时钟信号CKB的预定占空比(在这里，50%在高电平 /50%在低电平)。控制信号发生电路64生成控制信号，其用于使得能够选择和控制在占空 比调整电路63中使用的两个晶体管中的任何一个以消除晶体管的制造偏差并准确地调整 预定占空比。η位计数器62是格雷码计数器(格雷码发生电路)。在实施例1中，包括用于从相对于参考时钟CK的反相时钟信号CKB产生连续增加 的数字值的二进制计数器(η位计数器62)。从二进制计数器(η位计数器62)，生成从数字 值的最高有效位到第二最低有效位的计数值作为格雷码，并对数字值的最低有效位应用从 参考时钟CK的反相时钟CKB生成的格雷码，以便在与由正常格雷码组成的传统计数器相比不增加参考时钟频率的情况下将位数增加一位，从而增加A/D转换的分辨率。使用二进制 计数器来生成最高有效位到第二最低有效位的计数值，但还可以使用执行类似代码输出的 另一电路。另外，每个图中所示的每个触发器是时钟同步型的，且可以添加用于使输出代码 复位的复位功能。在下文中，将详细地描述η位计数器62 (格雷码发生电路)、占空比调整电路63和 控制信号发生电路64。首先，图3示出传统格雷码产生电路的示例。如图3所示，传统格雷码产生电路9 能够用多个触发电路与简单逻辑电路的组合生成格雷码。在这里，生成三个位码CGODEO至 CG0DE2作为计数值。图4是示出由传统格雷码产生电路9产生的格雷码的时序图的图示。如图4所示，格雷码(CGODEO)的最低有效位具有相对于参考时钟CK的反相时钟 CKB的频率的四分之一的频率。图5是示出根据本发明的实施例1的固态图像捕捉装置1中所使用的格雷码发生 电路的特定示例的电路图。图6是示出由图5中的格雷码发生电路生成的格雷码的时序图 的图示。如图5和6所示，根据实施例1的η位计数器62组成格雷码发生电路，并使用格 雷码，其中，格雷码计数器的计数值是数字值的最高有效位至第二最低有效位，并且数字值 的最低有效位是从参考时钟CK或其反相时钟CKB生成的，被定义为格雷码计数器的最低有 效位。在这种情况下，与图3中的传统格雷码产生电路9类似，数字值的从最高有效位到 第二最低有效位的η位计数器62 (格雷码发生电路)的输出部由多个触发电路和简单逻辑 电路组成。关于数字值的最低有效位的η位计数器62 (格雷码发生电路)的输出部，差别 如下参考时钟CK或其反相时钟CKB被输入到数据触发器的时钟输入端子，并且从数据触 发器的数据输出端子Q输出最低有效位(最低有效位GC0DE0)的数据，并且数据输出端子 Q连接到数据输入端子D，反相器INV被插入其之间。如上所述，可以从参考时钟或其反相 时钟生成数字值的最低有效位以将其定义为格雷码计数器的最低有效位。根据上述实施例1，新添加格雷码的最低有效位(GCODEO)且最低有效位(GCODEO) 的频率是相对于参考时钟CK的反相时钟CKB的频率的一半的频率。结果，可以在不使实施 例1中的参考时钟CK的频率加倍的情况下将格雷码的位长增加一位。由此，可以在不增加 η位计数器62 (格雷码发生电路或二进制计数器)的芯片占用面积或功率消耗的情况下增 加A/D转换的分辨率。图7是示出图2中的占空比调整电路63的特定示例的电路图。图8是示出用于 生成被提供给图 中的占空比调整电路63的控制信号Ρ1-Α、Ρ1-Β、Ν1-Α和m-B的控制信 号发生电路64的特定示例的电路图。A/D转换部4的控制部6还包括图7中的占空比调整电路63，其能够使用控制信 号P1-A、P1-B、N1-A和m-B来调整参考时钟或其反相时钟的占空比；以及图8中的控制信 号发生电路641a和641b，其用于输出控制信号Pl-A、P1-B、附-A和附-B。通过依照熔丝 642的连接或断开连接切换控制信号Pl-A、Pl-B、Nl-A和附-B来执行占空比调整电路63 的占空比调整控制，所述熔丝可在电学上或物理上断开。熔丝642被提供给控制信号发生电路641a和641b。也就是说，熔丝642是否断开连接确定控制信号发生电路641a和641b内部的接 地。在这种情况下，控制信号发生电路641a的控制信号Pl-A或Pl-B中的任何一个处于高 电平且另一个处于低电平。另外，控制信号发生电路641b的控制信号m-A或m-B中的任 何一个处于高电平且另一个处于低电平。结果，可以选择并控制驱动图7中的占空比调整 电路63的两个晶体管中的任何一个。由此，可以调整由于晶体管的制造偏差而造成的占空 比并准确地调整反相时钟信号CKB的预定占空比。通过预定占空比的准确调整，可以获得 更准确的颜色梯度，且对于在A/D转换中使用的格雷码而言可以增加位数以便用较高的颜 色梯度执行图像捕捉。接下来，在不限于以上配置的情况下，A/D转换部4的控制部6可以包括图7中的 占空比调整电路63，其能够使用控制信号来调整参考时钟或其反相时钟的占空比，并且图 9中的控制信号发生电路643a和643b用于输出控制信号。此外，可以通过根据非易失性存 储器部644是否被这样编程来切换控制信号P1-A、P1-B、N1-A和附-B来执行占空比调整电 路63的占空比调整的控制，非易失性存储器部644被提供给每个控制信号发生电路643a 和643b。在这种情况下，非易失性存储器部644可以用非易失性存储器写电路645将数据 写到任何存储器存储单元上。也就是说，通过对非易失性存储器部644进行编程，确定用于控制信号发生电路 643a和643b的输出极性操作。在这种情况下，控制信号发生电路643a的控制信号Pl-A或 Pl-B中的任何一个处于高电平且另一个处于低电平。另外，控制信号发生电路643b的控制 信号m-A或m-B中的任何一个处于高电平且另一个处于低电平。结果，可以选择并控制 驱动图7中的占空比调整电路63的两个晶体管中的任何一个。由此，可以调整由于晶体管 的制造偏差而造成的占空比并准确地调整反相时钟信号CKB的预定占空比。通过预定占空 比的准确调整，可以获得更准确的颜色梯度，并且对于在A/D转换中使用的格雷码而言可 以增加位数以便用较高的颜色梯度来执行图像捕捉。另外，在不限于以上配置的情况下，A/D转换部4的控制部6还包括图7中的占空 比调整电路63和图10中的控制信号发生电路646a和646b，所述图7中的占空比调整电 路63能够使用控制信号来调整参考时钟或其反相时钟的占空比，并且图10中的控制信号 发生电路646a和646b用于输出控制信号。此外，通过根据是否存在导线到焊盘(PAD)647 的连接切换控制信号Pl-A、Pl-B、Nl-A和m-B来执行占空比调整电路63的占空比调整的 控制，焊盘647能够进行导线接合。也就是说，从焊盘(PAD) 647确定是否进行了接地，焊盘(PAD) 647能够通过导线实 现导线接合。基于此，控制信号发生电路646a的控制信号Pl-A或Pl-B中的任何一个处于 高电平且另一个处于低电平，并且控制信号发生电路646b的控制信号m-A或m-B中的任 何一个处于高电平且另一个处于低电平。由此，可以选择并控制驱动图7中的占空比调整 电路63的两个晶体管中的任何一个。由此，可以调整由于晶体管的制造偏差而造成的占空 比并准确地调整反相时钟信号CKB的预定占空比。通过预定占空比的准确调整，可以获得 更准确的颜色梯度，并且对于在A/D转换中使用的格雷码而言可以增加位数以便用较高的 颜色梯度执行图像捕捉。根据具有上述配置的实施例1，在A/D转换部4中，其中比较器52将来自斜坡波形信号发生电路61的作为参考信号的斜坡波形信号61与用于每列的模拟像素信号相比较， 并在两个信号相互匹配时向前一级η位锁存器53a输出数字像素值Dpv作为相应数字值。 在A/D转换部4中，使用格雷码，其中，基于从数字值的最高有效位至第二最低有效位的从η 位计数器62的二进制计数器生成的计数值产生的格雷码值被作为格雷码计数器的计数值 输出，并且数字值的最低有效位被定义为从参考时钟CK或其反相时钟CKB生成的格雷码计 数器的最低有效位。结果，可以将A/D转换的分辨率增加一位，从而增加用于A/D转换的格 雷码的位数并在不增加参考时钟频率的情况下用较高的颜色梯度执行图像捕捉。结果，即 使增加了对比度的分辨率，也可以抑制格雷码计数器的占用面积的增大和格雷计数器的功 率消耗的增大。(实施例2)在实施例1中，已描述了使用格雷码的情况，其中，生成最高有效位至第二最低有 效位作为来自格雷码计数器(η位计数器62)的计数值，并且最低有效位由从参考时钟的反 相时钟生成的二进制计数器(η位计数器62)的最低有效位组成，以便将A/D转换的分辨率 增加一位。在实施例2中，将描述使用格雷码的另一种情况，其中生成最高有效位至第三 最低有效位作为来自格雷码计数器(η位计数器62Α)的计数值；第二最低有效位被定义为 来自从参考时钟的反相时钟生成的二进制计数器(η位计数器62Α)的第二最低有效位；并 且与通过用信号发生电路(在这里为延迟电路)偏离四分之一的参考时钟CK或其反相时 钟CKB的相位获得的参考时钟CK或反相时钟CKB具有相同周期的信号被定义为格雷码计 数器(η位计数器62Α)的最低有效位，以便可以将A/D转换的分辨率增加两位。图11是示出根据本发明的实施例2的固态图像捕捉装置IA中所使用的格雷码发 生电路的特定示例的电路图。图12是示出图11中的格雷码发生电路(η位计数器62Α)生 成的格雷码的时序图的图示。如图11和12所示，根据实施例2的η位计数器62Α组成格雷码发生电路，并使用 格雷码，其中，从由二进制计数器和逻辑电路生成的格雷码计数器生成数字值的最高有效 位至第三最低有效位的计数值；数字值的第二最低有效位被定义为从参考时钟CK或其反 相时钟CKB生成的格雷码计数器的第二最低有效位；并且数字计数器的最低有效位被定义 为格雷码计数器的最低有效位，其为与通过偏离四分之一的参考时钟CK或其反相时钟CKB 的相位获得的参考时钟CK或其反相时钟CKB具有相同周期的信号。在这种情况下，数字值的从最高有效位到第三最低有效位的η位计数器62Α (格雷 码发生电路)的输出部由多个触发电路和简单逻辑电路组成，与图3中的传统格雷码产生 电路9的情况类似。在数字值的第二最低有效位的输出部中，与图5中的格雷码产生电路的 数字值的最低有效位的情况类似，参考时钟CK或其反相时钟CKB被输入到数据触发器的时 钟输入端子；从数据触发器的数据输出端子Q输出最低有效位(第二最低有效位GC0DE1) 的数据，并且数据输出端子Q被连接到数据输入端子D。如上所述，可以从参考时钟或其反 相时钟生成数字值的第二最低有效位以作为格雷码计数器的第二最低有效位。与图5中的 格雷码产生电路的情况的差别是数字值的最低有效位的输出部由信号发生电路组成，诸如 用于生成通过偏离四分之一的参考时钟CK或其反相时钟CKB的相位获得的信号的延迟电 路620。如上所述，可以基于具有与通过偏离四分之一的参考时钟或其反相时钟的相位获得 的参考时钟或其反相时钟相同的周期的信号将数字值的最低有效位定义为格雷码计数器
13的最低有效位。也就是说，与图3中的传统格雷码产生电路9的情况的差别在于新添加了格雷 码的上述最低有效位(GCODEO)和第二最低有效位(GCODEl)；与通过由延迟电路620偏 离四分之一的参考时钟的相位获得的参考时钟具有相同周期的信号被定义为最低有效位 (GCODEO)；并且格雷码的最低有效位(GCODEO)的频率是参考时钟CK或其反相时钟的相同 频率。使用二进制计数器来产生η位计数器62A的最高有效位至第三最低有效位的计数值； 然而，还可以使用执行类似代码输出的不同电路。另外，图中所示的每个触发器是时钟同步 型，并且可以添加用于使输出代码复位的复位功能。在具有上述配置的实施例2中，可以通过使用延迟电路620作为用于生成具有被 偏离四分之一的参考时钟CK或其反相时钟CKB的相位的信号的信号发生电路将用于格雷 码的位长再增加一位至总共2位，而不增加相对于参考时钟CK而言反相的反相时钟CKB的 频率。由此，可以在不增加格雷码发生电路(η位计数器62Α)的芯片占用面积或功率消耗 的情况下增加A/D转换的分辨率。在实施例1中，在不提高参考时钟CK的频率的情况下将A/D转换的分辨率增加一 位，而在实施例2中可以通过使用如图11所示的延迟电路620将A/D转换的分辨率再增加 一位以便总共为两位。以与参照图5在实施例1中描述的相同方式生成图11中的GC0DE4至1。可以用 通过如图13所示的延迟电路621的参考时钟CK的反相信号CKB基于与具有偏离四分之一 的反相时钟CKB的相位的信号同一周期的信号生成格雷码的最低有效位(GCODEO)作为最 低有效位信号。例如，延迟电路621由反相器链电路组成。由反相器链电路组成的延迟电路621 由两个延迟电路A和B及三个NAND栅极逻辑电路组成，其中由于晶体管特性的变化而难以 准确地设计相位。因此，为了解决用于延迟电路621的晶体管的制造偏差并调整来自图13 中的延迟电路621的输出信号的相位，在图14至16中示出了控制信号发生电路，该控制信 号发生电路生成控制信号SELA和SELB以选择并控制一个延迟电路A或两个延迟电路A和 B (Α+Β)中的任一个。图13中的延迟电路621包括第一延迟电路Α，参考时钟CK或其反相时钟CKB被 输入到其中；第二延迟电路B，第一延迟电路A的输出数据被输入到其中；逻辑电路(在这 里为三个NAND栅极电路)，第一延迟电路A和第二延迟电路B的每个输出数据被输入到其 中，并且其能够通过使用控制信号SELA和SELB来切换第一延迟电路A的延迟和第二延迟 电路B的延迟。图14至16每个是示出用于生成用于调整来自图13的延迟电路621的输出信号 的相位的控制信号SELA和SELB的控制信号发生电路的特定示例的电路图。图2中的A/D转换部4Α的控制部6Α中的图11中的η位计数器62Α(格雷码发生 电路)提供有用于最低有效位(GCODEO)的输出部的图11的延迟电路620，延迟电路620包 括图13中的延迟电路621和图14中的用于控制延迟电路621的控制信号发生电路622。 通过依照在图14中的控制信号发生电路622中提供的在电学上或物理上可断开连接的熔 丝623的连接或断开连接切换控制信号SELA和SELB来执行图13中的延迟电路621的延 迟控制。图11中的延迟电路620由图13中的延迟电路621和图14中的控制信号发生电
14路622组成。也就是说，熔丝623是否断开连接确定图14中的控制信号发生电路622内部的接 地。在这种情况下，图14中的控制信号发生电路622的控制信号SELA或SELB的任一个处 于高电平且另一个处于低电平，或者被切换到其相反电平。由此，可以进行控制以调整图13 中的延迟电路621的输出最低有效位(GCODEO)的相位。结果，可以准确地调整反相时钟 CKB的相位。接下来，在不限于以上配置的情况下，在图2中的A/D转换部4A的控制部6A中的 图11中的η位计数器62 (格雷码发生电路)中，图11中的延迟电路620包括图13中的延 迟电路621，和用于控制延迟电路621的图15中的控制信号发生电路624。通过依照用于 在图15中的控制信号发生电路624中提供的非易失性存储器部625的程序的存在或不存 在切换控制信号SELA和SELB的信号电平来执行延迟电路621的延迟控制。非易失性存储 器部625可以通过用非易失性存储器写电路626将预定数据写入非易失性存储器部625中 的两个存储器中的任何一个将控制信号SELA和SELB之一设置为高电平并将另一个设置为 低电平。也就是说，基于非易失性存储器部625中的两个存储器之一是否包含程序且另一 个不包含来确定图15中的控制信号发生电路624的输出极性操作。结果，图15中的控制 信号发生电路624中的控制信号SELA或SELB中的任一个被设置为处于高电平且另一个处 于低电平，或者被切换到其相反电平。由此，可以进行控制以调整图13中的延迟电路621 的输出最低有效位(GCODEO)的相位。结果，可以准确地调整反相时钟CKB的相位。另外，在不限于以上配置的情况下，在图2中的A/D转换部4Α的控制部6Α中的图 11中的η位计数器62Α(格雷码发生电路)中，图11中的延迟电路620包括延迟电路621 和用于控制延迟电路621的图15中的控制信号发生电路627。通过依照是否通过在控制信 号发生电路627中提供的能够进行导线接合的焊盘628 (PAD)执行是否经由导线进行导线 接合切换控制信号SELA和SELB的信号电平来执行延迟电路621的延迟控制。也就是说，通过是否经由能够实现导线接合的焊盘628 (PAD)进行导线接合来确 定是否执行了接地。因此，控制信号发生电路627的控制信号SELA或SELB的任一个被设 置为处于高电平且另一个被设置为处于低电平，或者被切换到其相反电平。由此，可以进行 控制以调整图13中的延迟电路621的输出最低有效位(GCODEO)的相位。结果，可以准确 地调整反相时钟CKB的相位。根据具有上述配置的实施例2，在用于在将来自斜坡波形信号发生电路61的作为 参考信号的斜坡波形信号61a与每列的模拟像素信号相比较且其相互匹配时输出相应数 字像素值Dpv的A/D转换部4中，定义数字像素值Dpv的最高有效位到第三最低有效位的计 数值是从二进制计数器和逻辑电路生成的格雷码计数值。数字像素值Dpv的第二最低有效 位被定义为从触发电路生成的格雷码计数器的第二最低有效位，所述触发电路取参考时钟 的反相时钟作为输入。数字像素值Dpv的最低有效位被基于与通过偏离四分之一的参考时 钟CK或其反相时钟CKB的相位获得的时钟具有相同周期的信号而定义为最低有效位。通 过使用这些格雷码，可以将A/D转换的分辨率增加两位，从而增加用于A/D转换的格雷码的 位数并用较高的颜色梯度执行图像捕捉而不增加参考时钟。因此，即使增加了对比度的分 辨率，也可以控制格雷码计数器的占用面积的增加和格雷计数器中的功率消耗的增加。
(实施例3)图17是示意地示出使用包括根据本发明的实施例1或2的A/D转换部4或4A的 固态图像捕捉装置1或IA作为图像捕捉部中的图像输入设备的作为本发明的实施例3的 电子信息设备的示例性配置的方框图。在图17中，根据本发明的实施例3的电子信息设备90包括固态图像捕捉装置1 或1A，其包括根据实施例1或2的A/D转换部4或4A ；存储器部91 (例如记录介质)，其用 于在为了进行记录对彩色图像信号执行预定信号处理之后对来自固态图像捕捉装置1或 IA的彩色图像信号进行数据记录；显示部92 (例如液晶显示装置)，其用于在为了进行显示 对彩色图像信号执行预定信号处理之后在显示屏(例如液晶显示屏)上显示来自固态图像 捕捉装置1或IA的彩色图像信号；通信部93 (例如发送和接收设备)，其用于在为了进行 通信对彩色图像信号执行预定信号处理之后传送来自固态图像捕捉装置1或IA的彩色图 像信号；以及图像输出部94 (例如打印机)，其用于在为了进行打印执行预定信号处理之后 打印来自固态图像捕捉装置1或IA的彩色图像信号。在不限于此的情况下，除固态图像捕 捉装置1或IA之外，电子信息设备90可以包括存储器部91、显示部92、通信部93、和图像 输出部94中的任何一个。作为电子信息设备90，如前所述，可以想象包括图像输入设备的电子设备，诸如数 字照相机(例如数字摄像机或数字静止照相机)、图像输入照相机(例如监视照相机、门电 话照相机、装配在车辆中的包括车载后视监视照相机的照相机、或电视照相机)、扫描仪、传 真机、装配照相机的蜂窝电话设备或个人数字助理(PDA)。因此，根据本发明的实施例3，来自固态图像捕捉装置1或IA的彩色图像信号可 以被适当地显示在显示屏上、使用图像输出部94被适当地在一张纸上打印出、经由导线 或无线电被适当地作为通信数据传送；通过执行预定数据压缩处理被适当地存储在存储器 部91处；以及可以适当地执行各种数据处理。参考时钟CK或其反相时钟CKB被输入到数据触发器的时钟输入端子，从数据触发 器的数据输出端子Q输出最低有效位(最低有效代码GC0DE0)的数据，并且数据输出端子 Q被连接到数据输入端子D，反相器INV被插入其之间。在实施例1中，已描述了通过使用 格雷码将A/D转换的分辨率增加一位的情况，格雷码被配置为使得生成数字值的最高有效 位至第二最低有效位作为计数器的计数值，并且基于来自从参考时钟CK的反相时钟CKB生 成的数据触发器的数据输出端子Q的数据输出，数字值的最低有效位是格雷码计数器的最 低有效位。在实施例2中，已描述了通过使用格雷码将A/D转换的分辨率增加两位的情况， 格雷码被配置为使得生成数字值的最高有效位至第三最低有效位作为计数器的计数值；基 于来自从数字值的参考时钟CK的反相时钟CKB生成的数据触发器的数据输出端子Q的数 据输出，数字值的第二最低有效位是格雷码计数器的第二最低有效位；并且基于与通过偏 离四分之一的参考时钟CK的反相时钟CKB的相位获得的时钟具有相同周期的信号，数字值 的最低有效位是格雷码计数器的最低有效位。然而，在不限于此的情况下，可以使用参考时 钟CK来代替反相时钟CKB。结果，相对于实施例1，使用格雷码，其中，生成数字值的最高有效位至第二最低有 效位作为计数器的计数值，并且最低有效位由来自从参考时钟生成的数据触发器的数据输 出端子Q的数据输出配置，从而将A/D转换的分辨率增加一位。此外，相对于实施例2，使用格雷码，其中，生成数字值的最高有效位至第三最低有效位作为计数器的计数值；第二最低 有效位由来自从参考时钟生成的数据触发器的数据输出端子Q的数据输出配置；以及所述 最低有效位是基于与通过偏离四分之一的参考时钟的相位获得的时钟具有相同周期的信 号，从而将A/D转换的分辨率增加两位。另外，在实施例2中，可以使用在实施例1中使用的图2中的占空比调整电路63 和控制信号发生电路64 (更具体而言，图7中的占空比调整电路631和图8至10中的控制 信号发生电路641a、641b、643a、643b、646a和646b)。此外，本发明在不使用图2中的占空 比调整电路63和控制信号发生电路64的情况下也是有效的。如上所述，通过使用优选实施例1至3举例说明了本发明。然而，不应仅仅基于 上述实施例1至3来解释本发明。应理解的是应仅仅基于权利要求来解释本发明的范围。 还应理解的是本领域的技术人员可以基于本发明的说明和来自本发明的详细优选实施例1 至3的说明的一般知识来实现等价的技术范围。此外，应理解的是在本说明书中引用的任 何专利、任何专利申请和任何参考文献应以在本文中具体描述其内容的相同方式通过引用 结合在本说明书中。工业实用性本发明可以应用于以下领域:A/D转换装置，其用于将模拟信号转换成数字信号； 固态图像捕捉装置，其中，由A/D转换装置以列并行方式对来自多个半导体元件的模拟像 素信号(图像捕捉信号)进行A/D转换并随后用各种图像处理对其进行处理以获得彩色图 像信号，所述半导体元件用于对来自对象的入射光执行光电转换并捕捉其图像；以及电子 信息设备，诸如数字照相机(例如数字摄像机或数字静止照相机)、图像输入照相机(例如 监视照相机)、扫描仪、传真机、电视电话设备和装配照相机的蜂窝电话设备，包括在其图像 捕捉部中被用作图像输入设备的固态图像捕捉装置。根据本发明，可以将A/D转换的分辨 率增加一位或两位，从而增加用于A/D转换的格雷码的位数并用较高的颜色梯度执行图像 捕捉而不增加参考时钟频率。由此，即使增加了对比度的分辨率，也可以抑制格雷码计数器 的占用面积的增加和格雷计数器中的功率消耗的增加。在不脱离本发明的范围和精神的情况下，各种其它修改对于本领域的技术人员来 说将是显而易见的。因此，并不打算将随附权利要求的范围局限于本文所阐述的说明，而是 应广泛地理解权利要求。元件列表
1. 1，IA固态图像捕捉装置
2像素区
3垂直移位寄存器
4，4AA/D转换部(A/D转换
5A/D转换电路(ADC)
5aA/D转换器
51CDS电路
52比较器
53η位锁存电路
53a前一级η位锁存器0136]53b后一级η位锁存器0137]6，6A控制部0138]61斜坡波形信号发生电路0139]62，62Aη位计数器(二进制计数器或格雷码产生电路)0140]620,621延迟电路0141]622，624，627控制信号发生电路0142]623熔丝0143]625非易失性存储器部0144]626非易失性存储器写电路0145]628焊盘(PAD)0146]63占空比调整电路0147]64控制信号发生电路0148]641a,641b,643a,643b,646a,646b 控制信号发生电路0149]642熔丝0150]644非易失性存储器部0151]645非易失性存储器写电路0152]647焊盘(PAD)0153]7水平移位寄存器0154]8信号处理部0155]9传统格雷码产生电路0156]Px像素0157]Φ Vl至Φ Vn 选择脉冲信号0158]Ll 至 Lm列信号线0159]OHal至OHam 定时脉冲信号0160]DApv差值模拟像素信号0161]Ts定时信号0162]Rs锁存器输出0163]Φ Ha (J)定时脉冲0164]Dpv数字像素值(数字值)0165]CK参考时钟0166]CKB反相时钟信号0167]GCODEO格雷码的最低有效位0168]GCODEl格雷码的第二最低有效位0169]Pl-A, Pl-B，N1-A, Nl-B 控制信号0170]A, B延迟电路0171]SELA, SELB 控制信号0172]90电子信息设备0173]91存储器部0174]92显示部
18
93通信部94 图像输出部
权利要求
一种用于将参考信号与模拟信号相比较并在参考信号与模拟信号匹配时输出相应数字值的A/D转换装置，其中，A/D转换装置包括格雷码计数器，其用于从参考时钟或参考时钟的反相时钟生成数字值，并使用格雷码，其中，数字值的最高有效位至第二最低有效位被定义为格雷码计数器的计数值且数字值的最低有效位从参考时钟或其反相时钟生成并被定义为格雷码计数器的最低有效位。
2.如权利要求1所述的A/D转换装置，其中，所述格雷码计数器包括最低有效位的输出部，以及其中，在所述输出部中，参考时钟或其反相时钟被输入到触发器的时钟输入端子中， 从触发器的数据输出端子输出最低有效位的数据，并且数据输出端子被连接到数据输入端 子，反相器被插入其之间。
3.一种用于将参考信号与模拟信号相比较并在参考信号与模拟信号匹配时输出相应 数字值的A/D转换装置，其中，所述A/D转换装置包括格雷码计数器，其用于从参考时钟或参考时钟的反相时 钟生成数字值，并使用格雷码，其中，数字值的最高有效位至第三最低有效位被定义为格雷 码计数器的计数值；数字值的第二最低有效位是从参考时钟或其反相时钟生成并被定义为 格雷码计数器的第二最低有效位；并且数字值的最低有效位由与通过偏离四分之一的参考 时钟或其反相时钟的相位获得的另一参考时钟或其另一反相时钟具有相同周期的信号配 置。
4.如权利要求3所述的A/D转换装置，其中，所述格雷码计数器包括第二最低有效位的 输出部，以及其中，在所述输出部中，参考时钟或其反相时钟被输入到触发器的时钟输入端子中，从 触发器的数据输出端子输出第二最低有效位的数据，并且数据输出端子被连接到数据输入 端子，反相器被插入其之间。
5.如权利要求3所述的A/D转换装置，其中，所述格雷码计数器的最低有效位的输出部 由用于生成通过偏离四分之一的参考时钟或其反相时钟的相位获得的信号的信号发生电 路组成。
6.如权利要求1或3所述的A/D转换装置，还包括用于生成斜坡波形信号作为参考信 号的斜坡波形信号发生电路。
7.如权利要求1或3所述的A/D转换装置，还包括占空比调整电路，其能够使用控制信 号来调整参考时钟或其反相时钟的占空比，其中，通过依照熔丝是否断开连接切换控制信 号来控制占空比调整电路的占空比调整，该熔丝在电学上或物理上可断开连接。
8.如权利要求1或3所述的A/D转换装置，还包括占空比调整电路，其能够使用控制信 号来调整参考时钟或其反相时钟的占空比，其中，通过依照是否存在用于非易失性存储器 的程序切换控制信号来控制占空比调整电路的占空比调整。
9.如权利要求1或3所述的A/D转换装置，还包括占空比调整电路，其能够使用控制信 号来调整参考时钟或其反相时钟的占空比，其中，通过依照导线是否被连接到能够进行导 线接合的焊盘切换控制信号来控制占空比调整电路的占空比调整。
10.如权利要求5所述的A/D转换装置，其中，所述信号发生电路配置有能够使用控制信号来切换延迟值的延迟电路。
11.如权利要求10所述的A/D转换装置，其中，所述延迟电路包括第一延迟电路，参 考时钟或其反相时钟被输入到其中；第二延迟电路，第一延迟电路的输出数据被输入到其 中；以及逻辑电路，第一延迟电路和第二延迟电路的每个输出数据被输入到其中，以便可以 使用控制信号相互地切换第一延迟电路的延迟、及第一延迟电路和第二延迟电路的延迟。
12.如权利要求10或11所述的A/D转换装置，还包括用于生成控制信号的控制信号发 生电路。
13.如权利要求10或11所述的A/D转换装置，其中，通过依照在电学上或物理上可断 开连接的熔丝是否断开连接切换控制信号来控制延迟电路的延迟调整。
14.如权利要求10或11所述的A/D转换装置，其中，通过依照是否存在用于非易失性 存储器的程序切换控制信号来控制延迟电路的延迟调整。
15.如权利要求10或11所述的A/D转换装置，其中，通过依照导线是否被连接到能够 进行导线接合的焊盘切换控制信号来控制延迟电路的延迟调整。
16.一种在其中包括如权利要求1至5、10和11中的任一项所述的A/D转换装置的固 态图像捕捉装置，其用于对从多个像素读出的模拟像素信号执行A/D转换，所述像素通过 入射光的光电转换和捕捉入射光的图像来生成信号电荷。
17.如权利要求16所述的固态图像捕捉装置，其中，所述固态图像捕捉装置包括像素 区，其中所述多个像素被布置成二维矩阵；以及行选择部，其用于选择所述像素区的每个像 素行；以及所述像素区针对每个像素列输出所述行选择部所选的像素行的每个像素的像素 值作为模拟像素信号。
18.如权利要求17所述的固态图像捕捉装置，其中，所述固态图像捕捉装置包括用于 每个像素列的在像素区中提供的多个列信号线，并且模拟像素信号被从由所述行选择部所 选的像素行的每个像素读出到所述列信号线；并且A/D转换装置将被以并行列方式同时读 出到所述多个列信号线中的每一个的每个像素的模拟像素信号转换成每个数字像素值。
19.一种包括在其图像捕捉部中被用作图像输入设备的如权利要求16所述的固态图 像捕捉装置的电子信息设备。
全文摘要
本发明涉及AD转换装置、固态图像捕捉装置和电子信息设备。提供了用于将参考信号与模拟信号相比较并在参考信号与模拟信号匹配时输出相应数字值的根据本发明的A/D转换装置，该A/D转换装置包括格雷码计数器，其用于从参考时钟或参考时钟的反相时钟生成数字值，并使用格雷码，其中，数字值的最高有效位至第二最低有效位是格雷码计数器的计数值且数字值的最低有效位是从参考时钟或其反相时钟生成的且被定义为格雷码计数器的最低有效位。
文档编号H04N5/335GK101931411SQ20101020732
公开日2010年12月29日 申请日期2010年6月17日 优先权日2009年6月17日
发明者庄保信, 森川佳直 申请人:夏普株式会社