专利名称：固态图像拾取器件和相机系统的制作方法
固态图像拾取器件和相机系统技术领域
本公开涉及以互补金属氧化物半导体(CMOS)图像传感器为代表的固态图像拾取器件和相机系统。
背景技术：
作为固态图像拾取器件(图像传感器)的电荷耦合器件(CCD)的输出电路典型地是单通道(ch)输出，对其使用包括浮置扩散(FD)层的FD放大器。
另一方面，CMOS图像传感器包括用于其中的每个像素的FD放大器，并且其输出典型地是列并行输出类型，其中在像素阵列中选择特定行，并且在列方向上同时读取。
这是因为难以利用像素内提供的FD放大器获得足够的驱动能力，因此数据速率降低，这可以通过并行处理有利地实现。
这样的CMOS图像传感器广泛用于图像拾取装置(如数字相机、便携式摄像机、监视相机或车载相机)作为图像拾取器件。
图1是图示其中以二维阵列安排像素的CMOS图像传感器的一般配置示例的图。
图1所示的CMOS图像传感器10包括像素阵列单元11、行选择电路12和读取电路 (列处理电路AFE) 13。
在像素阵列单元11中，以具有M行和N列的矩阵安排像素电路。
电源电压VDD直接提供给像素阵列单元11。
行选择电路12控制像素阵列单元11中的任意行中安排的像素的操作。行选择电路12通过 控制线LSEL、LRST和LTRG控制像素。
读取电路13通过信号输出线LSGN，接收关于通过行选择电路12经历读取控制的像素行的数据，并且将该数据传送给后级的信号处理电路。
读取电路13包括相关倍采样(⑶S)电路和模拟到数字转换器(ADC)。
图2是图示包括四个晶体管的CMOS图像传感器中的像素电路的示例的图。
像素电路20例如包括具有光电二极管(PD)的光电转换元件(以下也简称为ro) 21。对于该单个光电转换元件21，像素电路20包括四个晶体管(S卩，传送晶体管22、重置晶体管23、放大晶体管24和选择晶体管25)作为有源元件。
光电转换元件21根据入射光量，将入射光转换为特定量的电荷(这里，电子)。
传送晶体管22连接在光电转换元件21和浮置扩散FD (以下也简称为FD)之间， 并且传送信号(驱动信号)TRG通过传送控制线LTRG提供给传送晶体管22的栅极(传送栅极)。
因此，已经通过光电转换元件21经历光电转换的电子传送到浮置扩散FD。
重置晶体管23连接在电源线LVDD和浮置扩散FD之间，并且重置信号RST通过重置控制线LRST提供给重置晶体管23的栅极。
因此，浮置扩散FD的电势重置为电源线LVDD的电势。
放大晶体管24的栅极连接到浮置扩散FD。放大晶体管24通过选择晶体管25连接到信号线26 (图1所示的LSGN)以配置像素外的恒流源和源极跟随器。
地址信号(选择信号)SEL通过选择控制线LSEL提供给选择晶体管25的栅极，并且导通选择晶体管25。
当选择晶体管25已经导通时，放大晶体管24放大浮置扩散FD的电势，并且输出根据该电势的电压到信号线26。通过信号线26从每个像素输出的电压输出到读取电路。
在每个像素的重置操作中，光电转换元件21中累积的电荷传送到浮置扩散FD，然后通过导通传送晶体管22放电。
此时，重置晶体管23事先导通，并且将电荷放电到电源侧，使得浮置扩散FD可以接收光电转换元件21中的电荷。可替代地，重置晶体管23在传送晶体管22导通的同时导通，以便直接将电荷放电到电源。
该一系列操作将简称为“像素重置操作”或“快门操作”。
另一方面，在读取操作中，首先，重置晶体管23导通以重置 浮置扩散FD，并且选择晶体管25在该状态下导通以输出电荷到输出信号线26。这称为“P阶段输出”。
接着，传送晶体管22导通以将光电转换元件21中累积的电荷传送到浮置扩散FD， 并且将浮置扩散FD的输出输出到输出信号线26。这称为“D阶段输出”。
在像素电路外部获得D阶段输出和P阶段输出之间的差，并且抵消浮置扩散FD的重置噪声以获得图像信号。
该一系列操作将简称为“像素读取操作”。
传送控制线LTRG、重置控制线LRST和选择控制线LSEL通过行选择电路12顺序地驱动。
作为像素电路的配置，可以采用三晶体管配置(3Tr型)像素电路、五晶体管配置 (5Tr型)像素电路等来替代四晶体管配置(4Tr型)像素电路。
3Tr型像素电路不包括传送晶体管，其根据传送控制线LTRG的电势控制电荷从光电转换元件(PD) 21到浮置扩散FD的移动。
图3是图示包括四个晶体管的CMOS图像传感器中的像素电路的另一示例的图。
在图3所示的像素电路20A中，重置晶体管连接到与电源线LVDD不同的电源线 LVREF0
也就是说，在像素电路20A中，重置晶体管23连接在电源线LVREF和浮置扩散FD 之间，并且重置信号RST通过重置控制线LRST提供到重置晶体管23的栅极。
因此，浮置扩散FD的电势被重置到电源线LVREF的电势。
在日本未审专利申请公开No. 2008-283501中，描述了用于驱动包括电源电压的提供的像素电路的技术。发明内容
然而，在上述技术中，电源电压VDD基本上直接提供给像素阵列单元11。
结果，当噪声已经叠加在像素电源上时，噪声可能混入从像素输出的读取信号，这是不利的。
此外，当电源电压高时，高电压提供给像素中的晶体管，从而随着时间劣化特性， 这也是不利的。具体地，当传送晶体管截止的同时将负电压提供给传送晶体管的栅极时，特性趋于劣化。
期望提供一种固态图像拾取器件和相机系统，其能够防止噪声混入像素的读取信号，并且抑制形成像素的晶体管的特性随着时间劣化。
根据本公开第一实施例的一种固态图像拾取器件包括像素阵列单元，其包括光电转换元件，并且其中按照行和列安排多个像素，该多个像素输出通过由放大器元件执行的光电转换获得的电信号作为像素信号并且驱动信号线，对该放大器元件提供像素电源电压；像素电源单元，其从电源电压生成像素电源电压，该像素电源电压低于该电源电压，并且将该像素电源电压提供给该像素的每个中的放大器元件；以及像素信号读取单元，其从该多个像素中读取像素信号。该像素电源单元包括像素电源电路，其生成具有目标电压的像素电源电压，同时衰减电源电压，使得至少叠加在电源电压上的噪声不传输到要输出的像素号。
根据本公开第二实施例的一种相机系统包括固态图像拾取器件；以及光学系统，其在该固态图像拾取器件上形成被图像。该固态图像拾取器件，包括像素阵列单元，其包括光电转换元件，并且其中按照行和列安排多个像素，该多个像素输出通过由放大器元件执行的光电转换获得的电信号作为像素信号并且驱动信号线，对该放大器元件提供像素电源电压；像素电源单元，其从电源电压生成像素电源电压，该像素电源电压低于该电源电压，并且将该像素电源电压提供给该像素的每个中的放大器元件；以及像素信号读取单元， 其从该多个像素中读取像素信号。该像素电源单元包括像素电源电路，其生成具有目标电压的像素电源电压，同时衰减电源电压，使得至少叠加在电源电压上的噪声不传输到要输出的像素信号。
根据本技术，能够防止噪声混入像素的读取信号，并且抑制形成像素的晶体管的特性随着时间劣化。
图1是图示其中以二维阵列安排像素的CMOS图像传感器(固态图像拾取器件)的一般配置不例的图2是图示包括四个晶体管的CMOS图像传感器中的像素电路的示例的图；
图3是图示包括四个晶体管的CMOS图像传感器中的像素电路的另一示例的图4是图示根据本技术实施例的CMOS图像传感器(固态图像拾取器件)的配置示例的图5是图示根据实施例的包括四个晶体管的CMOS图像传感器中的像素的示例的图6是图示根据实施例的像素电源单元和像素阵列单元的配置的第一示例的图7是图示根据实施例的像素电源单元和像素阵列单元的配置的第二示例的图8是图示根据实施例的像素电源电路的配置的第一示例的电路图9是图示根据实施例的像素电源电路的配置的第二示例的电路图10是图示根据实施例的像素电源电路的配置的第三示例的电路图
图11是图示根据实施例的像素电源电路的配置的第四示例的电路图
图12是图示根据实施例的像素电源电路的配置的第五示例的电路图
图13是图示根据实施例的像素电源电路的配置的第六示例的电路图14是图示根据实施例的安装列并行ADC的固态图像拾取器件(CMOS图像传感器)的配置示例的框图15是图示作为像素安排示例的拜耳模式的图16是图示根据实施例的像素划分的概念图17是图示其中执行相加处理的、图14中所示的安装列并行ADC的固态图像拾取器件(CMOS图像传感器)的部分的图18是图示根据实施例的包括四个晶体管的CMOS图像传感器中的划分像素的示例的图；以及
图19是图示对其应用根据本技术实施例的固态图像拾取器件的相机系统的配置示例的图。
具体实施方式
以下将参考附图描述本技术的实施例。
将按照该顺序描述以下项目。
1.固态图像拾取器件的整体的示意性配置
2.像素电源单元和像素阵列单元的配置的第一示例
3.像素电源单元和像素阵列单元的配置的第二示例
4.像素电源电路的配置的具体示例
5.安装列并行ADC的固态图像拾取器件(CMOS图像传感器)的配置示例·
6.相机系统的配置示例
1.固态图像拾取器件的整体的示意性配置
图4是图示根据实施例的CMOS图像传感器(固态图像拾取器件)的配置示例的图。
CMOS图像传感器100包括像素阵列单元110、行选择电路(Vdec) 120、列读取电路 (AFE) 130和像素电源单元140。
像素信号读取单元包括行选择电路120和列读取电路130。
在像素阵列单元110中，多个像素电路IlOA以二维(S卩，以M行和N列(以矩阵)) 安排。
图5是图示根据该实施例的包括四个晶体管的CMOS图像传感器中的像素的示例的图。
像素电路110A例如包括具有光电二极管(PD)的光电转换元件(以下也简称为 “PD”)111。
对于该单个光电转换元件111，像素电路110A包括四个晶体管(S卩，传送晶体管 112、重置晶体管113、放大晶体管114和选择晶体管115)作为有源元件。
光电转换元件111根据入射光量，将入射光转换为特定量的电荷(这里，电子)。
作为传送元件的传送晶体管112连接在光电转换元件111和作为输入节点的浮置扩散FD之间，并且作为控制信号的传送信号TRG通过传送控制线LTRG提供给传送晶体管 112的栅极(传送栅极)。
因此，传送晶体管112将作为通过光电转换元件111的光电转换的结果获得的电子传送到浮置扩散FD。
重置晶体管113连接在对其提供像素电源电压VDDPIX的电源线LVDDPIX和浮置扩散FD之间，并且作为控制信号的重置信号RST通过重置控制线LRST提供给重置晶体管 113的栅极。
因此，作为重置元件的重置晶体管113将浮置扩散FD的电势重置为电源线 LVDDPIX的电势。
作为放大器元件的放大晶体管114的栅极连接到浮置扩散FD。也就是说，浮置扩散FD用作作为放大器元件的放大晶体管114的输入节点。
放大晶体管114和选择晶体管115相互串联地连接在对其提供像素电源电压 VDDPIX的电源线LVDDPIX和信号线LSGN之间。
因此，放大晶体管114通过选择晶体管连接到信号线LSGN以配置像素单元外的恒流源和源极跟随器。
作为根据地址信号的控制信号的选择信号SEL通过选择控制线LSEL提供给 选择晶体管115的栅极，并且选择晶体管115导通。
当选择晶体管115已经导通时，放大晶体管114放大浮置扩散FD的电势，并且将根据放大的电势的电压输出到信号线LSGN。通过对应的信号线LSGN从每个像素输出的电压输出到列读取电路130。
例如，因为传送晶体管112、重置晶体管113和选择晶体管115的栅极以行为单元连接，所以对于相同行中的像素同时执行这些操作。
像素阵列单元110中提供的重置控制线LRST、传送控制线LTRG和选择控制线 LSEL作为像素安排中的单元对每行提供。
提供的控制线LRST、LTRG和LSEL的数量为M。
重置控制线LRST、传送控制线LTRG和选择控制线LSEL由行选择电路120驱动。
行选择电路120控制像素阵列单元110中的任意行中安排的像素的操作。行选择电路120通过控制线LSEL、LRST和LTRG控制像素。
行选择电路120例如根据快门模式切换信号，通过在对每行执行曝光的滚动快门方法和同时对所有像素执行曝光的全局快门方法之间切换曝光方法，执行图像驱动控制。
列读取电路130通过信号输出线LSGN，接收关于已经通过行选择电路120对其执行读取控制的像素行的数据，并且将该数据传送到后级的信号处理电路。
列读取电路130包括⑶S电路和ADC。
根据该实施例的像素电源单元140包括像素电源电路，并且从提供的电源电压 VDD生成像素电源电压VDDPIX，然后通过电源线LVDDPIX将生成的像素电源电压VDDPIX提供给像素电路110A。
像素电源单元140生成具有适当值的像素电源电压VDDPIX，使得即使噪声已经叠加在电源电压VDD上，噪声也不传输给像素读取信号，并且像素中包括的晶体管不随着时间劣化，然后将像素电源电压VDDPIX提供给像素电路110A。
2.像素电源单元和像素阵列单元的配置的第一示例
图6是图示根据实施例的像素电源单元和像素阵列单元的配置的第一示例的图。
图6所示的像素电源单元140包括像素电源电路141。
如上所述，像素电源电路141从提供的电源电压VDD生成像素电源电压VDDPIX， 并且将生成的像素电源电压VDDPIX通过电源线LVDDPIX提供给像素电路110A。电源线 LVDDPIX对应于第一电源线。
电源线LVDDPIX连接到每个像素电路IlOA的放大晶体管114和重置晶体管113 的电源侧端子(漏极)。
因此，像素电源电路141通过电源线LVDDPIX，将生成的像素电源电压VDDPIX提供给每个像素电路IlOA的放大晶体管114和重置晶体管113的电源侧端子(漏极)。
如稍后将描述的，像素电源电路141配置为通过低压差(LDO)调节器和金属氧化物半导体场效应晶体管(M0SFET)，提供电源电压给像素，使得噪声衰减并且不传输给像素。
通过使用LDO调节器和MOSFET减少提供给像素的电源电压，像素电源电路141减弱像素的晶体管中生成的电场，从而抑制(减少)特性的劣化。
要注意的是，LDO调节器是线性电压调节器，其即使在输入电压刚刚超过期望输出电压时也操作。
此外，在图6中，图示用于像素的源极跟随器电路电流源电路150。
源极跟随器电路150包括连接到电源的恒流源151、连接到恒流源151的电流镜晶体管152、和分别作为负载连接到垂直信号线LSGN-1到LSGN-N的晶体管153-1到153-N。
晶体管152和153-1到153-N例如由η沟道MOSFET形成。
对其提供像素电源电压VDDPIX并且用作像素的电源的电源线LVDDPIX用于像素的源极跟随器，并且在图5和6所示的示例中，放大晶体管114的漏极(以及重置晶体管113 的漏极)连接到电源线LVDDPIX。
用于像素的源极跟随器的电源假设在从像素读取信号到垂直信号线LSGN时输出大电流。例如，如果当像素阵列中的列数为3000时对每个列输出6μ A的电流，则要提供 18mA的电流。
因此，用于像素的源极跟随器的电源假设具有足够的电流提供能力，并且从VDD 侧来看的电阻假设在比CDS的带宽高的频率处高。
3.像素电源单元和像素阵列单元的配置的第二示例
图7是图示根据实施例的像素电源单元和像素阵列单元的配置的第二示例的图。
图7所示的像素电源单元140A除了像素电源电路141A还包括低通滤波器(LPF) 142。
如上所述，像素电源电路141A从提供的电源电压VDD生成像素电源电压VDDPIX， 并且将生成的像素电源电压VDDPIX通过电源线LVDDPIX提供给像素电路110A。
在图7中，电源线LVDDPIX连接到每个像素电路IlOA的放大晶体管114的电源侧端子(漏极)。
因此，像素电源电路141A通过电源线LVDDPIX，将生成的像素电源电压VDDPIX提供给每个像素电路IlOA的放大晶体管114的电源侧端子(漏极)。
低通滤波器142提取电源电压VDD的低频分量，并且将提取的像素重置电源电压 VDDRST输出给电源线LVDDRST。电源线LVDDRST对应于第二电源线。
在图7中，电源线LVDDRST连接到每个像素电路IlOA的重置晶体管113的电源侧端子(漏极)。
因此，低通滤波器142通过电源线LVDDRST，将提取的重置电源电压VDDRST提供给每个像素电路IlOA的重置晶体管113的电源侧端子(漏极)。
稍后将描述为什么在像素电源单元140A中使用两条电源线的原因。
对其提供像素电源电压VDDPIX并且用作像素的电源的电源线LVDDPIX用于每个像素的源极跟随器，并且在图7所示的示例中，放大晶体管114的漏极连接到电源线 LVDDPIX。
对其提供像素重置电源电压VDDRST并用作像素重置电源的电源线LVDDRST连接到重置晶体管113的漏极。
如上所述，用于像素的源极跟随器的电源假设在从像素读取信号到垂直信号线 LSGN时输出大电流。例如，如果当像素阵列中的列数为3000时对每个列输出6 μ A的电流， 则要提供18mA的电流。
因此，用于像素的源极跟随器的电源假设具有足够的电流提供能力，并且从VDD 侧来看的电阻假设在比CDS的带宽高的频率处高。
另一方面，像素重置电源不输出大的恒定电流。因此，电流可以通过简单的低通滤波器(包括电阻器R、电容器C、开关电容器等)提供。
4.像素电源电路的配置的具体示例
接着，将描述形成根据实施例的像素电源单元的像素电源电路的配置的具体示例。
在下面的描述中，使用像素电源电路200。
4.1像素电源电路的配置的第一示例
图8是图示根据实施例的像素电源电路的配置的第一示例的电路图。
图8所示的像素电源电路200包括压降η型金属氧化物半导体(NMOS)晶体管 201、运算放大器202、电容器Cl、参考电压提供端TVREF和像素电源电压VDDPIX的输出端 TVDDPIX。
像素电源电路200形成为包括压降NMOS晶体管201和运算放大器202的LDO电路。
如上所述，LDO电路是线性电压调节器，其即使在输入电压刚刚超过期望输出电压时也操作。
NMOS晶体管201的漏极连接到对其提供电源电压VDD的电源线LVDD，并且NMOS 晶体管201的源极连接到运算放大器202的反相输入端(_)和输出端TVDDPIX。
NMOS晶体管201的栅极连接到运算放大器202的输出，并且运算放大器202的非反相输入端(+ )连接到参考电压提供端TVREF。
此外，电容器Cl连接在NMOS晶体管201的栅极和参考电势VSS之间。
在像素电源电路200中，通过将输入的电源电压VDD经过NMOS晶体管201使得输入的电源电压VDD (例如，3. 3V)下降，并且输出输出的像素电源电压(例如，2. 7V)。
像素电源电路200使用运算放大器202比较 参考电压(例如，2. 7V)和输出的电压， 并且使用根据比较结果的运算放大器202的输出信号控制NMOS晶体管201的导通电阻，以便保持输出的电压恒定。
因此，图8所示的像素电源电路200配置为对其应用作为压降(无源器件)晶体管的NMOS晶体管201的LDO调节器。
当电源电压VDD充分高于输出的像素电源电压VDDPIX的目标电压(例如，2. 7V)时 (例如，高O. 5V)，像素电源电路200是有效的。
像素电源电路200可以精确地匹配像素电源电压VDDPIX和目标电压的值。
根据像素电源电路200，即使噪声已经叠加在电源电压VDD上，直到几MHz的低频分量也难以传输到像素电源电压VDDPIX。
通常，如果对垂直信号线LSGN的电压VSL执行模拟到数字转换的读取电路(未示出)的带宽大约为几MHz，则它是足够的。
即使处于高于带宽的频率的噪声叠加在像素电源上，也可能使得读取电路不对噪声执行模拟到数字转换。
此外，通常因为稳定电容器连接到传感器的电源，所以处于高于几百MHz的频率的噪声不可能进入传感器。
实际上可能叠加在电源电压VDD上的处于几十到几百MHz的噪声不影响传感器的输出。
4. 2像素电源电路的配置的第二示例
图9是图示根据该实施例的像素电源电路的配置的第二示例的电路图。
图9所示的像素电源电路200A不具有LDO配置。NMOS晶体管201的栅极通过电阻器元件Rl连接到电源线LVDD。
因此，NMOS晶体管201的栅极电压Vg的DC电平保持在VDD电平。
此外，电容器Cl连接在NMOS晶体管201和参考电势VSS之间。
在像素电源电路200A中，如果当电流(IXN)A流过NMOS晶体管201时NMOS晶体管201的栅极-源极电压表示为 Vgs，则要输出到电源线LVDDPIX的像素电源电压VDDPIX 用以下表达式表示
VDDPIX=VDD-Vgs
如果NMOS晶体管201的栅极电压Vg恒定，则叠加在电源电压VDD上的噪声难以传输到像素电源电压VDDPIX。
叠加在电源电压VDD上的噪声通过包括电阻器Rl和电容器Cl的低通滤波器传输给NMOS晶体管201的栅极。
等于或高于截止频率fc=l/2 Ji RC的频率通过该低通滤波器以20dB/dec的比率衰减。
通常，CMOS图像传感器在读取期间执行⑶S。在⑶S中，CMOS图像传感器作为高通滤波器操作以获得信号电平和重置电平之间的差。
当低通滤波器的截止频率fc设为充分低于CDS的带宽时，噪声可以在低频侧通过 CDS减少，并且在高频侧通过低通滤波器减少。
例如，如果采样的间隔T⑶S是5μ s并且截止频率fc是IkHz (R=IMQ并且C是 160pF)，则从电源电压VDD传输到像素电源电压VDDPIX的噪声可以在所有频率低于或等于-20dB (1/10)。
4. 3像素电源电路的配置的第三示例
图10是图示根据实施例的像素电源电路的配置的第三示例的电路图。
在图10所示的像素电源电路200B中，NMOS晶体管201的栅极不连接到电阻器元件，而是通过开关SWl连接到电源电压VDD的电源线LVDD。
在像素电源电路200B中，采样并保持NMOS晶体管201的栅极电压Vg。
例如，当列读取电路130包括模拟到数字转换器时，未图示的控制系统控制开关 SW1，使得开关SWl在模拟到数字转换期间打开，并且在除了模拟到数字转换以外的时段期间关闭。
因此，NMOS晶体管201的栅极电压Vg在模拟到数字转换期间通过保持操作保持， 并且恒定。
关于要输出到电源线LVDDPIX的像素电源电压VDDPIX，因为电流(I XN) A流过 NMOS晶体管201，所以NMOS晶体管201的栅极-源极电压Vgs恒定。
因此，像素电源电压VDDPIX也保持恒定。
如果噪声叠加在电源上，则像素电源电压VDDPIX的值在每次执行采样和保持时改变。然而，在图7所不的传感器的配置的情况下,噪声难以传输到输出到垂直信号线LSGN 的读取信号VSL。
4. 4像素电源电路的配置的第四示例
图11是图示根据该实施例的像素电源电路的配置的第四示例的电路图。
图11所示的像素电源电路200C除了图9所示的配置外，还包括连接在NMOS晶体管201的栅极和参考电势VSS之间电阻器元件R2，并且配置为使用电阻器元件Rl和R2划分电源电压VDD。
在像素电源电路200C中，当要减少像素电源电压VDDPIX的值时，使用电阻器划分电源电压VDD，并且确定NM OS晶体管201的栅极电压Vg的DC电平。
4. 5像素电源电路的配置的第五示例
图12是图示根据该实施例的像素电源电路的配置的第五示例的电路图。
图12中所示的像素电源电路200D对应于图8所示的LDO像素电源电路200，并且替代NMOS晶体管，应用作为压降晶体管的P型金属氧化物半导体(PMOS)晶体管203。
PMOS晶体管203的源极连接到电源线LVDD，并且PMOS晶体管203的漏极连接到运算放大器202的反相输入端(_)和输出端TVDDPIX。
相应地，电容器Cl连接在PMOS晶体管203的栅极和电源线LVDD之间。
该示例中参考电压VRFE是2. 9V。
在像素电源电路200D中，可以使得像素电源电压VDDPIX的目标电压高于使用 NMOS晶体管时。
然而，从电源电压VDD传输到像素电源电压VDDPIX的噪声量在高频侧趋于增加。
4. 6像素电源电路的配置的第六示例
图13是图示根据该实施例的像素电源电路的配置的第六示例的电路图。
图13所示的像素电源电路200E对应于图8所示的LDO像素电源电路200，并且提供增加NMOS晶体管201的栅极电压的自举电路204。
因此，即使在NMOS晶体管用作压降晶体管时，通过增加NMOS晶体管201的栅极电压，可以使得像素电源电压VDDPIX的目标电压高。
在该示例中，电源电压VDD是2. 7V，参考电压VREF是2. 5V，并且自举后电压是3. 3V。
如上所述，根据该实施例，包括像素电源单元140，其从提供的电源电压VDD生成像素电源电压VDDPIX，并且通过电源线LVDDPIX将生成的像素电源电压VDDPIX提供给像素电路IlOA0
通过提供像素电源单元140，可能生成具有适当值的像素电源电压VDDPIX，使得即使噪声已经叠加在电源电压VDD上，噪声也不传输给像素读取信号，并且形成像素的晶体管不随着时间劣化。
根据该实施例，通过使用LDO调节器和MOSFET减少要提供给像素的电源电压，减弱了像素的晶体管中生成的电场，从而抑制了特性的劣化。
根据实施例的每个示例的CMOS图像传感器不特别限定，而是例如CMOS图像传感器可以配置为其上安装列并行ADC的CMOS图像传感器。
图14是图示根据实施例的安装列并行ADC的固态图像拾取器件(CMOS图像传感器)的配置示例的框图。
如图14所示，固态图像拾取器件300包括作为图像拾取单元的像素阵列单元310、 作为像素驱动单元的行选择电路320、水平传送扫描电路330和定时控制电路340。
此外，固态图像拾取器件300包括ADC组350、数字到模拟转换器(DAC) 360、放大器电路(S/A) 370、信号处理电路380和水平传送线390。
固态图像拾取器件300还包括像素电源单元400，其具有与上述像素电源单元140 相同的配置和功能。
因为已经参考图1到13详细描述了像素电源单元400，在此省略了其进一步描述。
像素阵列单元310包括例如以矩阵(行和列)安排的像素，诸如例如图5所示的像素。每个像素包括光电二 极管和像素放大器。
此外，在固态图像拾取器件300中，提供以下电路作为用于顺序地从像素阵列单元310读取信号的控制电路。
也就是说，在固态图像拾取器件300中，提供生成内部时钟的定时控制电路340、 控制行地址和行扫描的行选择电路320、以及控制列地址和列扫描的水平传送扫描电路 330作为控制电路。
在ADC组350中，提供多个ADC，其每个包括比较器351、计数器352和锁存器353。
比较器351比较其中DAC 360生成的参考电压步进地改变、具有斜坡波形(RAMP) 的参考电压Vslop和通过相应的垂直信号线从每行中的像素获得的模拟信号。
计数器352测量比较器351完成比较所花的时间。
ADC组350具有转换η位数字信号的功能，并且以垂直信号线(列线)为单位安排以配置列并行ADC块。
每个锁存器353的输出连接到具有例如2η位间隔的水平传送线390。
提供对应于水平传送线390的2η个放大器电路370和信号处理电路380。
在ADC组350中，通过为每列提供的比较器351，将读取到相应的垂直信号线的模拟信号(电势Vsl)与参考电压Vslop (具有其中电压以特定倾斜线性改变的斜坡波形)比较。
此时，为每列提供的计数器352与比较器351 —起操作，并且具有斜坡的电势Vslop和计数器值在具有相互一一对应关系的同时改变，从而将垂直信号线的电势(模拟信号)Vsl转换为数字信号。
参考电压Vslop的改变用于将电压的改变转换为时间上的改变，并且使用特定时段(时钟)测量时间并将其转换为数字值。
当模拟电信号Vsl和参考电压Vslop交叉时，比较器351的输出反相，并且计数器 352的输入时钟停止，从而完成模拟到数字转换。
在模拟到数字转换完成后，水平传送扫描电路330将锁存器353保持的数据通过水平传送线390和放大器电路370输入到信号处理电路380，并且生成二维图像。
因此，执行列并行输出处理。
像素电源单元400应用于参考图4到13描述的像素电源单元140。
通过提供像素电源单元140，可能生成具有适当值的像素电源电压VDDPIX，使得即使噪声已经叠加在电源电压VDD上，噪声也不传输给像素读取信号，并且形成像素的晶体管不随着时间劣化。
通过使用LDO调节器和MOSFET减少要提供给像素的电源电压，减弱了像素的晶体管中生成的电场，从而抑制了特性的劣化。
例如，在具有以下将描述的像素配置的固态图像拾取器件中，提供像素电源单元 400的效果是显著的。
如上所述，像素阵列单元310包括以矩阵(行和列)安排的多个像素。作为像素阵列单元310的像素安排，例如，采用图15所示的拜耳模式。
在该示例中的像素阵列单元310中，例如，将像素划分为多个划分像素单元DPC， 每个包括由光电二极管形成的光电转换元件。
更具体地，在安装列并行ADC固态图像拾取器件(CMOS图像传感器)300中，拜耳模式中具有相同颜色的滤色镜下的像素被划分为多个划分像素单元DPC，其灵敏度或累积时段相互不同。
当在列方向上像素信号经历模拟到数字转换并且输出时，划分像素单元的输出的划分像素信号相加并经历模拟到数字转换。此时，AD转换器的输入范围以这样的方式限幅， 使得恒定地低于或等于每个像素的饱和输出电压，从而确定每个像素的输出值为特定数字值。
在下面的描述中，将描述单个像素DPC划分为四个划分像素单元DPC-A到DPC-D 的示例。
图16是图示根据本公开实施例的像素划分的概念图。
图16图示拜耳模式情况下的划分方法以及具有相同颜色的滤色镜下的像素划分为四等份。作为划分结果获得的各个像素具有不同的灵敏度或累积时段。
在图16中，图示绿色(G)像素PCG划分为四个像素DPC-A、DPC_B、DPC_C和DPC-D 的示例。
稍后将详细描述该像素阵列单元310中的像素和划分像素的配置、划分形状等。
例如，固态图像拾取器件300顺序地将像素内放大的划分像素信号传输到垂直信号线，并且列像素信号读取单元中提供的ADC组350中的AD转换器(AD转换单元)执行AD 转换。
当对第二划分像素信号执行AD转换操作时，固态图像拾取器件300通过加上第一 AD转换值对第二划分像素信号执行AD转换操作。
当对第三划分像素信号执行AD转换操作时，固态图像拾取器件300通过加上第二 AD转换值对第三划分像素信号执行AD转换操作。
当对第四划分像素信号执行AD转换操作时，固态图像拾取器件300通过加上第三 AD转换值对第四划分像素信号执行AD转换操作。
该示例中的固态图像拾取器件300采样划分像素相加方法，其中多个划分像素的像素信号以这样的方式通过列单元中提供的AD转换器顺序地相加。
在ADC组350中，例如，通过计数器的上计数和下计数顺序地执行与划分像素信号的数量相同的次数，而不重置计数器，从而实现AD转换器执行的上述划分像素相加。
图17是图示其中执行相加处理的、图14中所示的安装列并行ADC的固态图像拾取器件(CMOS图像传感器)的部分的图。
在图17中，虚线包围的部分实际上可以执行相加处理。细虚线指示现有技术的部分，并且粗虚线指示根据该实施例的部分。
当前的用于将划分像素的信号相加的方法通过诸如数字信号处理器(DSP)的信号处理单元执行。
另一方面，在该实施例中，如上所述，计数器352对划分为四等份的像素信号执行 AD转换的同时，在AD转换期间顺序地执行相加处理。
也就是说，像素内放大的划分像素信号随时间顺序地传输到垂直信号线LSGN，并且列像素信号读取单元中提供的ADC组350中的AD转换器(AD转换单元)执行AD转换。
当对第二划分像素信号执行AD转换操作时，ADC组350中的每个ADC通过加上第一AD转换值，对第二划分像素信号执行AD转换操作。
当对第三划分像素信号执行AD转换操作时，ADC组350中的每个ADC通过加上第 二AD转换值，对第三划分像素信号执行AD转换操作。
当对第四划分像素信号执行AD转换操作时，ADC组350中的每个ADC通过加上第三AD转换值，对第四划分像素信号执行AD转换操作。
在经过上述AD转换时段后，水平传送扫描电路330将锁存器353保持的数据传送到水平传送线390，该数据然后通过放大器电路370输入到信号处理电路380，以便通过特定信号处理生成二维图像。
可以采用各种配置用于该示例中的划分像素的配置、划分形状、划分像素相加处理等。
这里，为了便于理解，将描述CMOS图像传感器中的划分像素的基本配置示例。
图18是图示根据实施例的包括四个晶体管的CMOS图像传感器中的划分像素的示例的图。
该划分像素DPCl具有和图5所示的像素相同的配置。
划分像素DPCl通过四个划分像素的选择晶体管115连接到共同的垂直信号线 LSGN。
该配置可以直接应用于该示例中的划分像素单元。
可替代地，可以采用这样的配置，其中光电转换元件和传送晶体管包括在每个划分像素单元中，并且划分像素共享浮置扩散单元FD。
在该情况下，可能以这样的方式配置作为放大单元的放大晶体管、选择晶体管和重置晶体管，以便允许共享。
具有这样的效果的固态图像拾取器件可以用作数字相机或摄像机中的图像拾取器件。
6.相机系统的配置示例
图19是图示对其应用根据本技术实施例的固态图像拾取器件的相机系统的配置示例的图。
如图19所示，相机系统500包括对其可以应用根据实施例的CMOS图像传感器個态图像拾取器件)100或300的图像拾取器件510。
此外，相机系统500包括光学系统，其将入射光(形成被摄体的图像)引导到图像拾取器件510的像素区域，即，例如使用入射光(图像光)在图像拾取表面上形成图像的镜头 520。
相机系统500包括驱动图像拾取器件510的驱动电路(DRV) 530和处理图像拾取器件510的输出信号的信号处理电路(PRC) 540。
驱动电路530包括定时生成器(未示出)，其生成包括用于驱动图像拾取器件内的电路的开始脉冲和时钟脉冲的各种定时信号，并且使用特定的定时信号驱动图像拾取器件 510。
此外，信号处理电路540对图像拾取器件510的输出信号执行特定的信号 处理。
信号处理电路540处理的图像信号记录在例如诸如存储器的记录介质上。记录的记录介质上的图像信息通过打印机等转换为硬拷贝。此外，信号处理电路540处理的图像信号投影到监视器(如液晶显示器)上作为运动图像。
如上所述，通过在图像拾取装置(如数字照相机)上安装上述图像拾取器件100或 300作为图像拾取器件510，能够实现其功耗低并且精度高的相机。
本技术可以具有以下配置。
(I). 一种固态图像拾取器件，包括
像素阵列单元，其包括光电转换元件，并且其中按照行和列安排多个像素，该多个像素输出通过由放大器元件执行的光电转换获得的电信号作为像素信号并且驱动信号线， 对该放大器元件提供像素电源电压；
像素电源单元，其从电源电压生成像素电源电压，该像素电源电压低于该电源电压，并且将该像素电源电压提供给该像素的每个中的放大器元件；以及
像素信号读取单元，其从该多个像素中读取像素信号，
其中，该像素电源单元包括像素电源电路，其生成具有目标电压的像素电源电压， 同时衰减电源电压，使得至少叠加在电源电压上的噪声不传输到要输出的像素信号。
(2).如(I)所述的固态图像拾取器件，
其中，该多个像素的每个包括
放大器元件的输入节点，
光电转换元件，其将光信号转换为电信号并累积信号电荷，
传送元件，其通过传送信号导通或截止，并且在导通状态下将光电转换元件中的电荷传送到输入节点，以及
重置元件，其通过重置信号导通或截止，并且在导通状态下重置输入节点，
其中，该放大器元件和该重置元件连接到对其提供像素电源电压的电源线，以及
其中，该重置元件将该输入节点重置到该电源线的电势。
(3).如(I)所述的固态图像拾取器件，
其中，该像素电源单元包括
像素电源电路，其从提供的电源电压生成像素电源电压，该像素电源电压低于该电源电压，并且输出该像素电源电压到第一电源线，以及
低通滤波器，其通过从提供的电源电压提取低频分量而生成获得的重置电源电压，并且输出该重置电源电压到第二电源线，
其中，该多个像素的每个包括
放大器元件的输入节点，
光电转换元件，其将光信号转换为电信号并累积信号电荷，
传送元件，其通过传送信号导通或截止，并且在导通状态下将光电转换元件中的电荷传送到输入节点，以及
重置元件，其通过重置信号导通或截止，并且在导通状态下重置输入节点，
其中，该放大器元件连接到该第一电源线，以及
其中，该重置元件连接到该第二电源线，并且将该输入节点重置到该第二电源线的电势。
(4).如(I)到(3)的任一所述的固态图像拾取器件，
其中，该像素电源电路包括压降场效应晶体管，其输入端连接到对其提供电源电压的电源线，并且其输出端连接到对其输出像素电源电压的电源线，以及其中该像素电源电路通过以将该压降场效应晶体管的栅极电压控制到特定电压的方式从提供的电源电压生成像素电源电压，该像素电源电压低于该电源电压。
(5).如(4)所述的固态图像拾取器件，
其中，该像素电源电路包括运算放大器，其比较参考电压和要输出的像素电源电压，以控制压降场效应晶体管的栅极电压。
(6).如(5)所述的固态图像拾取器件，
其中，该像素电源电路包括自举电路，其增加压降场效应晶体管的栅极电压。
(7).如(4)所述的固态图像拾取器件，
其中，该像素电源电路包括
连接在压降场效应晶体管的栅极和对其提供电源电压的电源线之间的电阻器元件，以及
连接在压降场效应晶体管的栅极和参考电势之间的电容器。
(8).如(7)所述的固态图像拾取器件，
其中，该像素电源电路进一步包括连接在压降场效应晶体管的栅极和参考电势之间的电阻器元件。
(9).如(4)所述的固态图像拾取器件，
其中，该像素电源电路包括
连接在压降场效应晶体管的栅极和对其提供电源电压的电源线之间的开关，以及
连接在压降场效应晶体管的栅极和参考电势之间的电容器，以及
其中，该像素电源电路具有采样和保持压降场效应晶体管的栅极电压的功能。
(10).如(9)所述的固态图像拾取器件，
其中，该像素信号读取单元包括模拟到数字转换器，其对从该像素阵列单元读取的像素信号执行模拟到数字转换，以及
其中，以这样的方式控制该像素电源电路中的开关，使得在模拟到数字转换期间打开，并且在除了模拟到数字转换以外的时段期间关闭。
(11).如(I)到(10)的任一所述的固态图像拾取器件，
其中，该像素信号读取单元包括模拟到数字转换器，其对从该像素阵列单元读取的像素信号执行模拟到数字转换，
其中，该像素阵列单元中的多个像素之一包括多个划分像素，其已经被划分成光灵敏度或累积的电荷量相互不同的各区域，
其中，该像素信号读取单元读取该多个像素之一的划分像素的每个的划分像素信号，以及
其中，该模拟到数字转换器通过对读取的划分像素信号执行模拟到数字转换并且将读取的划分像素信号相加，获得该多个像素之一的像素信号。
(12). 一种相机系统，包括
固态图像拾取器件；以及
光学系统，其在该固态图像拾取器件上形成图像，
其中，该固态图像拾取器件，包括
像素阵列单元，其包括光电转换元件，并且其中按照行和列安排多个像素，该多个像素输出通过由放大器元件执行的光电转换获得的电信号作为像素信号并且驱动信号线， 对该放大器元件提供像素电源电压；
像素电源单元，其从电源电压生成像素电源电压，该像素电源电压低于该电源电压，并且将该像素电源电压提供给该像素的每个中的放大器元件；以及
像素信号读取单元，其从该多个像素中读取像素信号，
其中，该像素电源单元包括像素电源电路，其生成具有目标电压的像素电源电压， 同时衰减电源电压，使得至少叠加在电源电压上的噪声不传输到要输出的像素信号。
本公开包含与2011年9月12日向日本专利局提交的日本优先权专利申请 JP2011-198706中公开的主题有关的主题，在此通过引用并入其全部内容。
本领域技术人员应当理解，依据设计需要和其它因素，可以出现各种修正、组合、 部分组合和替换，只要其在权利要求或其等效的范围内即可。
权利要求
1.一种固态图像拾取器件，包括像素阵列单元，其包括光电转换元件，并且其中按照行和列安排多个像素，该多个像素输出通过由放大器元件执行的光电转换获得的电信号作为像素信号并且驱动信号线，对该放大器元件提供像素电源电压；像素电源单元，其从电源电压生成像素电源电压，该像素电源电压低于该电源电压，并且将该像素电源电压提供给该多个像素中的放大器元件；以及像素信号读取单元，其从该多个像素中读取像素信号，其中，该像素电源单元包括像素电源电路，其生成具有目标电压的像素电源电压，同时衰减电源电压，使得至少叠加在电源电压上的噪声不传输到要输出的像素信号。
2.如权利要求1所述的固态图像拾取器件，其中，该多个像素的每个包括放大器元件的输入节点，光电转换元件，其将光信号转换为电信号并累积信号电荷，传送元件，其通过传送信号导通或截止，并且在导通状态下将光电转换元件中的电荷传送到输入节点，以及重置元件，其通过重置信号导通或截止，并且在导通状态下重置输入节点，其中，该放大器元件和该重置元件连接到对其提供像素电源电压的电源线，以及其中，该重置元件将该输入节点重置到该电源线的电势。
3.如权利要求1所述的固态图像拾取器件，其中，该像素电源单元包括像素电源电路，其从提供的电源电压生成像素电源电压，该像素电源电压低于该电源电压，并且输出该像素电源电压到第一电源线，以及低通滤波器，其生成通过从提供的电源电压提取低频分量而获得的重置电源电压，并且输出该重置电源电压到第二电源线，其中，该多个像素的每个包括放大器元件的输入节点，光电转换元件，其将光信号转换为电信号并累积信号电荷，传送元件，其通过传送信号导通或截止，并且在导通状态下将光电转换元件中的电荷传送到输入节点，以及重置元件，其通过重置信号导通或截止，并且在导通状态下重置输入节点，其中，该放大器元件连接到该第一电源线，以及其中，该重置元件连接到该第二电源线，并且将该输入节点重置到该第二电源线的电势。
4.如权利要求1所述的固态图像拾取器件，其中，该像素电源电路包括压降场效应晶体管，其输入端连接到对其提供电源电压的电源线，并且其输出端连接到对其输出像素电源电压的电源线，以及其中该像素电源电路通过以将该压降场效应晶体管的栅极电压控制到特定电压的方式从提供的电源电压生成像素电源电压，该像素电源电压低于该电源电压。
5.如权利要求4所述的固态图像拾取器件，其中，该像素电源电路包括运算放大器，其比较参考电压和要输出的像素电源电压，以控制压降场效应晶体管的栅极电压。
6.如权利要求5所述的固态图像拾取器件，其中，该像素电源电路包括自举电路，其增加压降场效应晶体管的栅极电压。
7.如权利要求4所述的固态图像拾取器件，其中，该像素电源电路包括连接在压降场效应晶体管的栅极和对其提供电源电压的电源线之间的电阻器元件，以及连接在压降场效应晶体管的栅极和参考电势之间的电容器。
8.如权利要求7所述的固态图像拾取器件，其中，该像素电源电路进一步包括连接在压降场效应晶体管的栅极和参考电势之间的电阻器兀件。
9.如权利要求4所述的固态图像拾取器件，其中，该像素电源电路包括连接在压降场效应晶体管的栅极和对其提供电源电压的电源线之间的开关，以及连接在压降场效应晶体管的栅极和参考电势之间的电容器，以及其中，该像素电源电路具有采样和保持压降场效应晶体管的栅极电压的功能。
10.如权利要求9所述的固态图像拾取器件，其中，该像素信号读取单元包括模拟到数字转换器，其对从该像素阵列单元读取的像素信号执行模拟到数字转换，以及其中，以这样的方式控制该像素电源电路中的开关，使得在模拟到数字转换期间打开， 并且在除了模拟到数字转换以外的时段期间关闭。
11.如权利要求1所述的固态图像拾取器件，其中，该像素信号读取单元包括模拟到数字转换器，其对从该像素阵列单元读取的像素信号执行模拟到数字转换，其中，该像素阵列单元中的多个像素之一包括多个划分像素，其已经被划分成光灵敏度或累积的电荷量相互不同的各区域，其中，该像素信号读取单元读取该多个像素之一的划分像素的每个的划分像素信号，以及其中，该模拟到数字转换器通过对读取的划分像素信号执行模拟到数字转换并且将读取的划分像素信号相加，获得该多个像素之一的像素信号。
12.—种相机系统,包括固态图像拾取器件；以及光学系统，其在该固态图像拾取器件上形成被摄体的图像，其中，该固态图像拾取器件，包括像素阵列单元，其包括光电转换元件，并且其中按照行和列安排多个像素，该多个像素输出通过由放大器元件执行的光电转换获得的电信号作为像素信号并且驱动信号线，对该放大器元件提供像素电源电压；像素电源单元，其从电源电压生成像素电源电压，该像素电源电压低于该电源电压，并且将该像素电源电压提供给该多个像素中的放大器元件；以及像素信号读取单元，其从该多个像素中读取像素信号，以及其中，该像素电源单元包括像素电源电路，其生成具有目标电压的像素电源电压，同时衰减电源电压，使得至少叠 加在电源电压上的噪声不传输到要输出的像素信号。
全文摘要
一种固态图像拾取器件包括像素阵列单元，其包括光电转换元件，并且其中按照行和列安排多个像素，该多个像素输出通过由放大器元件执行的光电转换获得的电信号作为像素信号并且驱动信号线，对该放大器元件提供像素电源电压；像素电源单元，其从电源电压生成像素电源电压，该像素电源电压低于该电源电压，并且将该像素电源电压提供给该多个像素中的放大器元件；以及像素信号读取单元，其从该多个像素中读取像素信号。
文档编号H04N5/3745GK103002231SQ201210326409
公开日2013年3月27日 申请日期2012年9月5日 优先权日2011年9月12日
发明者海老原弘知, 浅山豪 申请人:索尼公司