极化码的处理方法和设备与流程

本发明实施例涉及通信技术领域，并且更具体地，涉及极化码的处理方法和设备。

背景技术：

在通信系统中，通常采用信道编码提高数据传输的可靠性，以保证通信的质量。极化码(Polar code)是一种线性块码，在理论上已证明可以取得香农容量且具有低编译码复杂度的编码方式。Polar码的编码输出可以表示为：

其中，是一个二进制的行矢量，长度为N；GN.是一个N*N矩阵，码长N＝2，n≥0；这里BN是转置矩阵，是克罗内克幂(kronecker power)，定义为

在Polar码的编码过程中，中的一部分比特用来携带信息，这部分比特称为信息比特，这些比特的索引集合假定为A；另外的一部分比特是固定值，称为frozen比特，常设置为0。因此，Polar码的编码输出可以简化为：其中，uA为中的信息比特集合，uA为长度K的行矢量，K为信息比特数目。GN.(A)是GN.中由集合A中的索引对应的那些行得到的子矩阵，GN.(A)是一个K*N矩阵，集合A的选取决定了Polar码的性能。

为了匹配物理信道的承载能力，信道映射时达到传输格式所要求的比特速率，还需要对Polar码进行速率匹配。现有技术中Polar码采用采用传统的随机(准随机)打孔的的混合自动重传请求(HARQ，Hybrid Automatic Repeat Request)技术，即随机(准随机)地选择打孔的位置。这种现有技术的误帧率较高，HARQ性能较差。

技术实现要素：

本发明实施例提供一种极化码的处理方法和设备，能够改善HARQ性能。

第一方面，提供了一种极化码的处理方法，该方法包括：将第一极化码分成奇数部分和偶数部分，所述第一极化码的奇数部分由所述第一极化码中处于奇数位置的比特组成，所述第一极化码的偶数部分由所述第一极化码中处于偶数位置的比特组成；对所述第一极化码的奇数部分进行交织得到第一比特序列，并对所述第一极化码的偶数部分进行交织得到第二比特序列，所述第一比特序列和所述第二比特序列组成速率匹配的输出序列。

结合第一方面，在第一方面的另一种实现方式中，所述第一极化码长度为N且码率为R，其中R＞0，N＝2ⁿ且n为大于或等于0的整数，所述第一极化码的信息比特集合是由码长为N/2且码率为2R的第二极化码的信息比特集合得到的，在所述将第一极化码分成奇数部分和偶数部分之前，所述方法还包括：根据所述第二极化码中的信息比特位置确定所述第一极化码中的信息比特的位置。

结合第一方面及其上述实现方式中的任一种实现方式，在第一方面的另一种实现方式中，所述根据所述第二极化码中的信息比特位置确定所述第一极化码中的信息比特的位置，包括：将所述第二极化码中的信息比特位置加上N/2确定为所述第一极化码中的信息比特位置。

结合第一方面及其上述实现方式中的任一种实现方式，在第一方面的另一种实现方式中，所述第一极化码小于等于N/2的序号中包括t个信息比特序号，所述根据所述第二极化码中的信息比特位置确定所述第一极化码中的信息比特的位置，包括：将所述第二极化码中的第(K-t)个信息比特位置加上N/2确定为所述第一极化码中的序号大于N/2的信息比特位置，其中所述K为正整数且K＝N*R，t为正整数且0≤t＜K。

结合第一方面及其上述实现方式中的任一种实现方式，在第一方面的另一种实现方式中，所述对所述第一极化码的奇数部分进行交织得到第一比特序列，并对所述第一极化码的偶数部分进行交织得到第二比特序列，包括：对所述第一极化码的奇数部分进行伪随机交织得到第一比特序列，并对所述第一极化码的偶数部分进行伪随机交织得到第二比特序列；或者对所述第一极化码的奇数部分进行二次Quadratic交织得到第一比特序列，并对所述第一极化码的偶数部分进行Quadratic交织得到第二比特序列。

结合第一方面及其上述实现方式中的任一种实现方式，在第一方面的另一种实现方式中，所述Quadratic交织定义为：

映射函数为：

其中，m为正整数且0≤m＜N，k为奇数，mod为取模运算。

结合第一方面及其上述实现方式中的任一种实现方式，在第一方面的另一种实现方式中，所述第一比特序列为所述速率匹配的输出序列的前半部分且所述第二比特序列为所述速率匹配的输出序列的后半部分，或者所述第二比特序列为所述速率匹配的输出序列的前半部分且所述第一比特序列为所述速率匹配的输出序列的后半部分。

第二方面，提供了一种极化码的处理设备，该设备包括：划分单元，用于将第一极化码分成奇数部分和偶数部分，所述第一极化码的奇数部分由所述第一极化码中处于奇数位置的比特组成，所述第一极化码的偶数部分由所述第一极化码中处于偶数位置的比特组成；交织单元，用于对所述划分单元分成的所述第一极化码的奇数部分进行交织得到第一比特序列，并对所述划分单元分成的所述第一极化码的偶数部分进行交织得到第二比特序列，所述第一比特序列和所述第二比特序列组成速率匹配的输出序列。

结合第二方面，在第二方面的另一种实现方式中，所述第一极化码长度为N且码率为R，其中R＞0，N＝2ⁿ且n为大于或等于0的整数，所述第一极化码的信息比特集合是由码长为N/2且码率为2R的第二极化码的信息比特集合得到的，所述设备还包括确定单元，所述确定单元，用于根据所述第二极化码中的信息比特位置确定所述第一极化码中的信息比特的位置。

结合第二方面及其上述实现方式中的任一种实现方式，在第二方面的另一种实现方式中，所述确定单元具体用于：将所述第二极化码中的信息比特位置加上N/2确定为所述第一极化码中的信息比特位置。

结合第二方面及其上述实现方式中的任一种实现方式，在第二方面的另一种实现方式中，所述第一极化码在小于等于N/2的序号中包括t个信息比特序号，所述确定单元具体用于：将所述第二极化码中的第(K-t)个信息比特位置加上N/2确定为所述第一极化码中的序号大于N/2的信息比特位置，其中所述K为正整数且K＝N*R，t为正整数且0≤t＜K。

结合第二方面及其上述实现方式中的任一种实现方式，在第二方面的另一种实现方式中，所述交织单元具体用于：对所述第一极化码的奇数部分进行伪随机交织得到第一比特序列，并对所述第一极化码的偶数部分进行伪随机交织得到第二比特序列；或者所述交织单元具体用于：对所述第一极化码的奇数部分进行二次Quadratic交织得到第一比特序列，并对所述第一极化码的偶数部分进行Quadratic交织得到第二比特序列。

结合第二方面及其上述实现方式中的任一种实现方式，在第二方面的另一种实现方式中，所述Quadratic交织定义为：

映射函数为：

其中，m为正整数且0≤m＜N，k为奇数，mod为取模运算。

结合第二方面及其上述实现方式中的任一种实现方式，在第二方面的另一种实现方式中，所述交织单元得到的所述第一比特序列为所述速率匹配的输出序列的前半部分且所述第二比特序列为所述速率匹配的输出序列的后半部分，或者所述交织单元得到的所述第二比特序列为所述速率匹配的输出序列的前半部分且所述第一比特序列为所述速率匹配的输出序列的后半部分。

第三方面，提供了一种无线通信装置，该无线通信装置包括：存储器，用于保存执行以下操作的指令：将第一极化码分成奇数部分和偶数部分，所述第一极化码的奇数部分由所述第一极化码中处于奇数位置的比特组成，所述第一极化码的偶数部分由所述第一极化码中处于偶数位置的比特组成；对所述第一极化码的奇数部分进行交织得到第一比特序列，并对所述第一极化码的偶数部分进行交织得到第二比特序列，所述第一比特序列和所述第二比特序列组成速率匹配的输出序列；处理器，与所述存储器耦合，用于执行在所述存储器中保存的指令。

结合第三方面，在第三方面的另一种实现方式中，所述第一极化码长度为N且码率为R，其中R＞0，N＝2ⁿ且n为大于或等于0的整数，所述第一极化码的信息比特集合是由码长为N/2且码率为2R的第二极化码的信息比特集合得到的，所述存储器还用于保存执行以下操作的指令：根据所述第二极化码中的信息比特位置确定所述第一极化码中的信息比特的位置。

结合第三方面及其上述实现方式中的任一种实现方式，在第三方面的另一种实现方式中，所述存储器具体用于保存执行以下操作的指令：将所述第二极化码中的信息比特位置加上N/2确定为所述第一极化码中的信息比特位置。

结合第三方面及其上述实现方式中的任一种实现方式，在第三方面的另一种实现方式中，所述第一极化码在小于等于N/2的序号中包括t个信息比特序号，所述存储器具体用于保存执行以下操作的指令：将所述第二极化码中的(K-t)个信息比特位置加上N/2确定为所述第一极化码中的序号大于N/2的信息比特位置，其中所述K为正整数且K＝N*R，t为正整数且0≤t＜K。

结合第三方面及其上述实现方式中的任一种实现方式，在第三方面的另一种实现方式中，所述存储器具体用于保存执行以下操作的指令：对所述第一极化码的奇数部分进行伪随机交织得到第一比特序列，并对所述第一极化码的偶数部分进行伪随机交织得到第二比特序列；或者对所述第一极化码的奇数部分进行二次Quadratic交织得到第一比特序列，并对所述第一极化码的偶数部分进行Quadratic交织得到第二比特序列。

结合第三方面及其上述实现方式中的任一种实现方式，在第三方面的另一种实现方式中，所述存储器具体用于保存执行以下操作的指令：所述第一比特序列为所述速率匹配的输出序列的前半部分且所述第二比特序列为所述速率匹配的输出序列的后半部分，或者所述第二比特序列为所述速率匹配的输出序列的前半部分且所述第一比特序列为所述速率匹配的输出序列的后半部分。

本发明实施例将第一极化码分成奇数部分和偶数部分，其中第一极化码的奇数部分由第一极化码中处于奇数位置的比特组成，第一极化码的偶数部分由第一极化码中处于偶数位置的比特组成；对第一极化码的奇数部分进行交织得到第一比特序列，并对第一极化码的偶数部分进行交织得到第二比特序列，第一比特序列和第二比特序列组成速率匹配的输出序列，本发明实施例通过将第一极化码进行奇偶位置划分来分别进行交织，组成速率匹配的输出序列，这样，交织后的序列结构更具随机性，能够降低FER(Frame Error Rate，误帧率)。通过降低误帧率，能够改善HARQ性能，保证数据传输的可靠性。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是根据本文所述的各个实施例的无线通信系统的示图。

图2是在无线通信环境中执行本发明实施方式的极化码处理方法的系统的示图。

图3是本发明一个实施例的极化码的极化码的处理方法的流程图。

图4是本发明一个实施例的极化码递推结构的示意图。

图5是本发明一个实施例的极化码的速率匹配方法的示意图。

图6是本发明一个实施例的极化码的处理设备的结构框图。

图7是在无线通信系统中有助于执行前述的极化码的处理方法的示例性接入终端的示图。

图8是在无线通信环境中有助于执行前述的极化码的处理方法的示例性系统的示图。

图9是在无线通信环境中能够使用极化码的处理方法的示例性系统的示图。

具体实施方式

现在参照附图描述多个实施例，其中用相同的附图标记指示本文中的相同元件。在下面的描述中，为便于解释，给出了大量具体细节，以便提供对一个或多个实施例的全面理解。然而，很明显，也可以不用这些具体细节来实现所述实施例。在其它例子中，以方框图形式示出公知结构和设备，以便于描述一个或多个实施例。

在本说明书中使用的术语″部件″、″模块″、″系统″等用于表示计算机相关的实体、硬件、固件、硬件和软件的组合、软件、或执行中的软件。例如，部件可以是但不限于，在处理器上运行的进程、处理器、对象、可执行文件、执行线程、程序和/或计算机。通过图示，在计算设备上运行的应用和计算设备都可以是部件。一个或多个部件可驻留在进程和/或执行线程中，部件可位于一个计算机上和/或分布在2个或更多个计算机之间。此外，这些部件可从在上面存储有各种数据结构的各种计算机可读介质执行。部件可例如根据具有一个或多个数据分组(例如来自与本地系统、分布式系统和/或网络间的另一部件交互的二个部件的数据，例如通过信号与其它系统交互的互联网)的信号通过本地和/或远程进程来通信。

此外，结合接入终端描述了各个实施例。接入终端也可以称为系统、用户单元、用户站、移动站、移动台、远方站、远程终端、移动设备、用户终端、终端、无线通信设备、用户代理、用户装置或UE(User Equipment，用户设备)。接入终端可以是蜂窝电话、无绳电话、SIP(Session Initiation Protocol，会话启动协议)电话、WLL(Wireless Local Loop，无线本地环路)站、PDA(Personal Digital Assistant，个人数字处理)、具有无线通信功能的手持设备、计算设备或连接到无线调制解调器的其它处理设备。此外，结合基站描述了各个实施例。基站可用于与移动设备通信，基站可以是GSM(Global System 0f Mobile communication，全球移动通讯)或CDMA(Code Division Multiple Access，码分多址)中的BTS(Base Transceiver Station，基站)，也可以是WCDMA(Wideband Code Division Multiple Access，宽带码分多址)中的NB(NodeB，基站)，还可以是LTE(Long Term Evolution，长期演进)中的eNB或eNodeB(Evolutional Node B，演进型基站)，或者中继站或接入点，或者未来5G网络中的基站设备等。

此外，本发明的各个方面或特征可以实现成方法、装置或使用标准编程和/或工程技术的制品。本申请中使用的术语″制品″涵盖可从任何计算机可读器件、载体或介质访问的计算机程序。例如，计算机可读介质可以包括，但不限于：磁存储器件(例如，硬盘、软盘或磁带等)，光盘(例如，CD(Compact Disk，压缩盘)、DVD(Digital Versatile Disk，数字通用盘)等)，智能卡和闪存器件(例如，EPROM(Erasable Programmable Read-Only Memory，可擦写可编程只读存储器)、卡、棒或钥匙驱动器等)。另外，本文描述的各种存储介质可代表用于存储信息的一个或多个设备和/或其它机器可读介质。术语″机器可读介质″可包括但不限于，无线信道和能够存储、包含和/或承载指令和/或数据的各种其它介质。

现在，参照图1，示出根据本文所述的各个实施例的无线通信系统100。系统100包括基站102，后者可包括多个天线组。例如，一个天线组可包括天线104和106，另一个天线组可包括天线108和110，附加组可包括天线112和114。对于每个天线组示出了2个天线，然而可对于每个组使用更多或更少的天线。基站102可附加地包括发射机链和接收机链，本领域普通技术人员可以理解，它们均可包括与信号发送和接收相关的多个部件(例如处理器、调制器、复用器、解调器、解复用器或天线等)。

基站102可以与一个或多个接入终端(例如接入终端116和接入终端122)通信。然而，可以理解，基站102可以与类似于接入终端116和122的基本上任意数目的接入终端通信。接入终端116和122可以是例如蜂窝电话、智能电话、便携式电脑、手持通信设备、手持计算设备、卫星无线电装置、全球定位系统、PDA和/或用于在无线通信系统100上通信的任意其它适合设备。如图所示，接入终端116与天线112和114通信，其中天线112和114通过前向链路118向接入终端116发送信息，并通过反向链路120从接入终端116接收信息。此外，接入终端122与天线104和106通信，其中天线104和106通过前向链路124向接入终端122发送信息，并通过反向链路126从接入终端122接收信息。在FDD(Frequency Division Duplex，频分双工)系统中，例如，前向链路118可利用与反向链路120所使用的不同频带，前向链路124可利用与反向链路126所使用的不同频带。此外，在TDD(Time Division Duplex，时分双工)系统中，前向链路118和反向链路120可使用共同频带，前向链路124和反向链路126可使用共同频带。

被设计用于通信的每组天线和/或区域称为基站102的扇区。例如，可将天线组设计为与基站102覆盖区域的扇区中的接入终端通信。在通过前向链路118和124的通信中，基站102的发射天线可利用波束成形来改善针对接入终端116和122的前向链路118和124的信噪比。此外，与基站通过单个天线向它所有的接入终端发送相比，在基站102利用波束成形向相关覆盖区域中随机分散的接入终端116和122发送时，相邻小区中的移动设备会受到较少的干扰。

在给定时间，基站102、接入终端116和/或接入终端122可以是发送无线通信装置和/或接收无线通信装置。当发送数据时，发送无线通信装置可对数据进行编码以用于传输。具体地，发送无线通信装置可具有(例如生成、获得、在存储器中保存等)要通过信道发送至接收无线通信装置的一定数目的信息比特。这种信息比特可包含在数据的传输块(或多个传输块)中，其可被分段以产生多个代码块。此外，发送无线通信装置可使用Polar码编码器(未示出)来对每个代码块编码。

现在转到图2，示出在无线通信环境中执行极化码的处理方法的系统200。系统200包括无线通信装置202，该无线通信装置202被显示为经由信道发送数据。尽管示出为发送数据，但无线通信装置202还可经由信道接收数据(例如，无线通信装置202可同时发送和接收数据，无线通信装置202可以在不同时刻发送和接收数据，或其组合等)。无线通信装置202例如可以是基站(例如图1的基站102等)、接入终端(例如图1的接入终端116、图1的接入终端122等)等。

无线通信装置202可包括Polar码编码器204，速率匹配装置205，发射机206。

其中，Polar码编码器204用于对要从无线通信装置202传送的数据进行编码。

速率匹配装置205，用于将polar码编码器204输出的第一极化码分成奇数部分和偶数部分，第一极化码的奇数部分由第一极化码中处于奇数位置的比特组成，第一极化码的偶数部分由第一极化码中处于偶数位置的比特组成。对第一极化码的奇数部分进行交织得到第一比特序列，并对第一极化码的偶数部分进行交织得到第二比特序列，第一比特序列和第二比特序列组成速率匹配的输出序列。

此外，发射机206可随后在信道上传送经过速率匹配装置205处理后的经过速率匹配的输出序列。例如，发射机206可以将相关数据发送到其它不同的无线通信装置(未示出)。

图3是本发明一个实施例的极化码的处理方法的流程图。图3的方法可以由极化码的处理设备中的速率匹配设备(如交织器)执行。

301，将第一极化码分成奇数部分和偶数部分，第一极化码的奇数部分由第一极化码中处于奇数位置的比特组成，第一极化码的偶数部分由第一极化码中处于偶数位置的比特组成。

302，对第一极化码的奇数部分进行交织得到第一比特序列，并对第一极化码的偶数部分进行交织得到第二比特序列，第一比特序列和第二比特序列组成速率匹配的输出序列。

通过上述方案，将第一极化码分成奇数部分和偶数部分，分别进行交织组成速率匹配的输出序列，这样，交织后的序列结构更具随机性，减小交织前后序列的相关性，因此，能够降低FER(Frame Error Rate，误帧率)。通过降低FER，改善HARQ性能，保证数据传输的可靠性。

上述的实现方式及具体例子仅仅是示例性的。应当理解的是，本发明实施例对第一极化码中信息比特所在位置不作限制。优选地，可以参考下面的方案，将信息比特置于第一极化码比特序列的后半部分。

第一极化码长度为N且码率为R，其中R＞0，N＝2ⁿ且n为整数，n≥0，极化码具有递推结构，第一极化码可以看成是由两个码长为N/2的极化码(分别是第二极化码和第三极化码)得到的。可以示意性地如图4所示，第一极化码为X^N，X^N＝{X(1)，X(2)，...，X(N)}，两个极化码分别为：第三极化码和第二极化码其中G1N.和G2N.均为生成矩阵，和均是长度为N/2的二进制行矢量。

具体地，在步骤301之前，还可以包括可以根据一个码长为N/2的极化码(例如上述第二极化码)中的信息比特位置确定第一极化码中的信息比特的位置，即为母码选择的过程，可以由极化码的处理设备中的Polar码编码器执行。第一极化码中的其他位置的确定在此不做限制。

可选地，在一种可能的实现方式下，可以将第二极化码中的信息比特位置加上N/2确定为第一极化码中的信息比特位置。例如，假设N＝32，即第一极化码的长度为32，第二极化码的长度为16；假设第二极化码中某个信息比特的位置为第二极化码比特序列的第6个，那么将第一极化码比特序列的第22个确定为信息比特的位置。

可选地，在另一种可能的实现方式下，第一极化码在小于等于N/2的序号中包括t个信息比特序号，根据第二极化码中的信息比特位置确定第一极化码中的信息比特的位置，具体可以包括：将第二极化码中的(K-t)个信息比特位置分别加上N/2确定为第一极化码中的序号大于N/2的信息比特位置，其中K为正整数且K＝N*R，可选地，R≤1/2，t为正整数且0≤t＜K。

比如，以N＝32，t＝2，R＝1/4以及K＝N*R＝8为例，第一极化码在长度小于16的比特序列有2个信息比特，可选地，将第二极化码中的共8-2＝6个信息比特位置分别加上32/2＝16确定为第一极化码中的信息比特位置。

通过上述方案，将第一极化码中信息比特置于第一极化码比特序列的后半部分，这样，基于Polar码构造的一些规律，能够进一步降低误帧率，提高极化码的HARQ性能。

可选地，作为另一个实施例，在步骤302中，可以对第一极化码的奇数部分进行伪随机交织得到第一比特序列，并对第一极化码的偶数部分进行伪随机交织得到第二比特序列。或者，还可以对第一极化码的奇数部分进行二次(Quadratic)交织得到第一比特序列，并对第一极化码的偶数部分进行Quadratic交织得到第二比特序列。

具体地，Quadratic交织定义为：

映射函数为：

其中，m为正整数且0≤m＜N，k为奇数，mod为取模运算。

应当理解的是，本发明实施例对交织的方式并不限定，可以是伪随机交织或Quadratic交织，也可以是其它交织方式。

可选地，作为另一个实施例，第一比特序列和第二比特序列组成速率匹配的输出序列，具体可以包括：第一比特序列为速率匹配的输出序列的前半部分且第二比特序列为速率匹配的输出序列的后半部分；或者，第二比特序列为速率匹配的输出序列的前半部分且第一比特序列为速率匹配的输出序列的后半部分。

下面结合图5描述本发明实施例。

如图5所示，第一极化码比特序列为C1C2C3C4C5C6C7C8…CN-1CN。优选地，该第一极化码中的信息比特在该第一极化码比特序列的后半部分，具体地，如何确定第一极化码中的信息比特位置的实施例可以参考上述，此处不再赘述。

步骤501，将第一极化码分成奇数部分和偶数部分，第一极化码的奇数部分为C1C3C5C7…CN-1，第一极化码的偶数部分为C2C4C6C8…CN。

步骤502，对第一极化码的奇数部分C1C3C5C7…CN-1进行交织得到第一比特序列D1D2D3…DN/2-1DN/2，并对第一极化码的偶数部分进行交织得到第二比特序列E1E2E3…EN/2-1EN/2。

可选地，交织方式可以采用伪随机交织，也可以采用Quadratic交织，还可以采用其它交织方式，本发明实施例对此并不限定。

可选地，第一比特序列和第二比特序列组成速率匹配的输出序列可以为D1D2D3…DN/2-1DN/2E1E2E3…EN/2-1EN/2；或者，第一比特序列和第二比特序列组成速率匹配的输出序列可以为E1E2E3…EN/2-1EN/2D1D2D3…DN/2-1DN/2。应理解，本发明实施例对此并不限定。

本发明实施例将第一极化码分成奇数部分和偶数部分，分别进行交织组成速率匹配的输出序列，这样，交织后的序列结构更具随机性。因此，能够降低误帧率，提高极化码的HARQ性能，保证数据传输的可靠性。

图6是本发明一个实施例的极化码的处理设备的结构框图。图6的极化码的处理设备600包括划分单元601和交织单元602。极化码的处理设备包括速率匹配设备(如交织器)，可以通过交织器来实现划分单元601和交织单元602的功能。

划分单元601，用于将第一极化码分成奇数部分和偶数部分，第一极化码的奇数部分由第一极化码中处于奇数位置的比特组成，第一极化码的偶数部分由第一极化码中处于偶数位置的比特组成。

交织单元602，用于对划分单元601分成的第一极化码的奇数部分进行交织得到第一比特序列，并对划分单元601分成的第一极化码的偶数部分进行交织得到第二比特序列，第一比特序列和第二比特序列组成速率匹配的输出序列。

极化码的处理设备600可实现图1至图3的实施例中涉及的步骤和操作，因此为避免重复，不再详细描述。

其中，第一极化码长度为N且码率为R，其中R＞0，N＝2ⁿ且n为整数，n≥0，极化码具有递推结构，第一极化码可以看成是由两个码长为N/2极化码(分别是第二极化码和第三极化码)得到的，可以示意性地如上述图2所示，此处不再赘述。相应地，第一极化码的信息比特集合是由码长为N/2且码率为2R的第二极化码的信息比特集合得到的。

可选地，作为一个实施例，第一极化码中信息比特的位置在第一极化码比特序列的后半部分。具体地，极化码的速率匹配设备600还包括确定单元603，确定单元603用于根据第二极化码中的信息比特位置确定第一极化码中的信息比特的位置，确定单元603的功能可以由Polar码编码器来实现。

可选地，确定单元603可以具体用于：将第二极化码中的信息比特位置加上N/2确定为第一极化码中的信息比特位置。

可选地，第一极化码小于等于N/2的序号中包括t个信息比特序号，确定单元603也可以具体用于：将第二极化码中的第(K-t)个信息比特位置加上N/2确定为第一极化码中的序号大于N/2的信息比特位置，其中K为正整数且K＝N*R，可选地，R≤1/2，t为正整数且0≤t＜K。

具体的例子可以参考上述，此处不再赘述。应当理解的是，本发明实施例对第一极化码中信息比特所在位置不作限制，优选地，置于第一极化码比特序列的后半部分。

通过上述方案，将第一极化码中信息比特置于第一极化码比特序列的后半部分，这样，能够降低误帧率，提高极化码的HARQ性能。

可选地，作为另一个实施例，交织单元602可以具体用于：对第一极化码的奇数部分进行伪随机交织得到第一比特序列，并对第一极化码的偶数部分进行伪随机交织得到第二比特序列。或者，交织单元602可以具体用于：对第一极化码的奇数部分进行Quadratic交织得到第一比特序列，并对第一极化码的偶数部分进行Quadratic交织得到第二比特序列。

具体地，Quadratic交织定义为：映射函数为：其中m为正整数且0≤m＜N，k为奇数，mod为取模运算。

可选地，作为另一个实施例，交织单元602得到的第一比特序列可以为速率匹配的输出序列的前半部分且第二比特序列为速率匹配的输出序列的后半部分；当然，交织单元602得到的第二比特序列可以为速率匹配的输出序列的前半部分且第一比特序列为速率匹配的输出序列的后半部分。应理解，本发明实施例对此并不限定。

图7是在无线通信系统中有助于执行前述极化码的处理方法的接入终端700的示图。接入终端700包括接收机702，接收机702用于从例如接收天线(未示出)接收信号，并对所接收的信号执行典型的动作(例如过滤、放大、下变频等)，并对调节后的信号进行数字化以获得采样。接收机702可以是例如MMSE(最小均方误差，Minimum Mean-Squared Error)接收机。接入终端700还可包括解调器704，解调器704可用于解调所接收的符号并将它们提供至处理器706用于信道估计。处理器706可以是专用于分析由接收机702接收的信息和/或生成由发射机716发送的信息的处理器、用于控制接入终端700的一个或多个部件的处理器、和/或用于分析由接收机702接收的信息、生成由发射机716发送的信息并控制接入终端700的一个或多个部件的控制器。

接入终端700可以另外包括存储器708，后者可操作地祸合至处理器706，并存储以下数据：要发送的数据、接收的数据以及与执行本文所述的各种动作和功能相关的任意其它适合信息。存储器708可附加地存储极化码处理的相关的协议和/或算法。

可以理解，本文描述的数据存储装置(例如存储器708)可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。通过示例但不是限制性的，非易失性存储器可包括：ROM(Read-Only Memory，只读存储器)、PROM(Programmable ROM，可编程只读存储器)、EPROM(Erasable PROM，可擦除可编程只读存储器)、EEPROM(Electrically EPROM，电可擦除可编程只读存储器)或闪存。易失性存储器可包括：RAM(Random Access Memory，随机存取存储器)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如SRAM(Static RAM，静态随机存取存储器)、DRAM(Dynamic RAM，动态随机存取存储器)、SDRAM(Synchronous DRAM，同步动态随机存取存储器)、DDR SDRAM(Double Data Rate SDRAM，双倍数据速率同步动态随机存取存储器)、ESDRAM(Enhanced SDRAM，增强型同步动态随机存取存储器)、SLDRAM(Synchlink DRAM，同步连接动态随机存取存储器)和DR RAM(Direct Rambus RAM，直接内存总线随机存取存储器)。本文描述的系统和方法的存储器708旨在包括但不限于这些和任意其它适合类型的存储器。

实际的应用中，接收机702还可以耦合至速率匹配设备710，它们可基本类似于图2的速率匹配装置205，此外，接入终端700可包括：polar码编码器712，其基本类似于图2的polar码编码器204。速率匹配设备710，可以用于将polar码编码器204输出的第一极化码分成奇数部分和偶数部分，第一极化码的奇数部分由第一极化码中处于奇数位置的比特组成，第一极化码的偶数部分由第一极化码中处于偶数位置的比特组成。对第一极化码的奇数部分进行交织得到第一比特序列，并对第一极化码的偶数部分进行交织得到第二比特序列，第一比特序列和第二比特序列组成速率匹配的输出序列。

可选地，作为一个实施例，第一极化码中信息比特的位置可以在第一极化码比特序列的后半部分。具体地，polar码编码器712还可以用于根据第二极化码中的信息比特位置确定第一极化码中的信息比特的位置。例如，将第二极化码中的信息比特位置加上N/2确定为第一极化码中的信息比特位置；或者，在第一极化码小于等于N/2的序号中包括t个信息比特序号情况下，将第二极化码中的第(K-t)个信息比特位置加上N/2确定为第一极化码中的序号大于N/2的信息比特位置，其中K为正整数且K＝N*R，可选地，R≤1/2，t为正整数且0≤t＜K。

可选地，作为另一个实施例，该速率匹配设备710还可以用于对第一极化码的奇数部分进行伪随机交织得到第一比特序列，并对第一极化码的偶数部分进行伪随机交织得到第二比特序列。或者，对第一极化码的奇数部分进行Quadratic交织得到第一比特序列，并对第一极化码的偶数部分进行Quadratic交织得到第二比特序列。

具体地，Quadratic交织定义为：映射函数为：其中m为正整数且0≤m＜N，k为奇数，mod为取模运算。

可选地，作为另一个实施例，该速率匹配设备710交织得到的第一比特序列可以为速率匹配的输出序列的前半部分且第二比特序列为速率匹配的输出序列的后半部分；当然，该速率匹配设备710交织得到的第二比特序列可以为速率匹配的输出序列的前半部分且第一比特序列为速率匹配的输出序列的后半部分。应理解，本发明实施例对此并不限定。

通过上述方案，将第一极化码分成奇数部分和偶数部分，分别进行交织组成速率匹配的输出序列，这样，交织后的序列结构更具随机性，减小交织前后序列的相关性，因此，能够降低FER，改善HARQ性能，保证数据传输的可靠性。

此外，接入终端700还可以包括调制器714和发射机716，该发射机716用于向例如基站、另一接入终端等发送信号。尽管示出与处理器706分离，但是可以理解，polar码编码器712，速率匹配设备710和/或调制器714可以是处理器706或多个处理器(未示出)的一部分。

图8是在无线通信环境中有执行前述极化码的处理方法的系统800的示图。系统800包括基站802(例如接入点，NB或eNB等)，基站802具有通过多个接收天线806从一个或多个接入终端804接收信号的接收机810，以及通过发射天线808向一个或多个接入终端804发射信号的发射机824。接收机810可以从接收天线806接收信息，并且可操作地关联至对接收信息进行解调的解调器812。通过相对于图7描述的处理器类似的处理器814来分析所解调的符号，该处理器814连接至存储器816，该存储器816用于存储要发送至接入终端804(或不同的基站(未示出))的数据或从接入终端804(或不同的基站(未示出))接收的数据和/或与执行本文所述的各个动作和功能相关的任意其它适合信息。处理器814还可耦合至Polar码编码器818和速率匹配装置820，该速率匹配装置820可以用于将polar码编码器818输出的第一极化码分成奇数部分和偶数部分，第一极化码的奇数部分由第一极化码中处于奇数位置的比特组成，第一极化码的偶数部分由第一极化码中处于偶数位置的比特组成。对第一极化码的奇数部分进行交织得到第一比特序列，并对第一极化码的偶数部分进行交织得到第二比特序列，第一比特序列和第二比特序列组成速率匹配的输出序列。

可选地，作为一个实施例，第一极化码中信息比特的位置可以在第一极化码比特序列的后半部分。具体地，Polar码编码器818还可以用于根据第二极化码中的信息比特位置确定第一极化码中的信息比特的位置。例如，将第二极化码中的信息比特位置加上N/2确定为第一极化码中的信息比特位置；或者，在第一极化码小于等于N/2的序号中包括t个信息比特序号情况下，将第二极化码中的第(K-t)个信息比特位置加上N/2确定为第一极化码中的序号大于N/2的信息比特位置，其中K为正整数且K＝N*R，可选地，R≤1/2，t为正整数且0≤t＜K。

可选地，作为另一个实施例，该速率匹配装置820还可以用于对第一极化码的奇数部分进行伪随机交织得到第一比特序列，并对第一极化码的偶数部分进行伪随机交织得到第二比特序列。或者，对第一极化码的奇数部分进行Quadratic交织得到第一比特序列，并对第一极化码的偶数部分进行Quadratic交织得到第二比特序列。

具体地，Quadratic交织定义为：映射函数为：其中m为正整数且0≤m＜N，k为奇数，mod为取模运算。

可选地，作为另一个实施例，该速率匹配装置820交织得到的第一比特序列可以为速率匹配的输出序列的前半部分且第二比特序列为速率匹配的输出序列的后半部分；当然，该速率匹配装置820交织得到的的第二比特序列可以为速率匹配的输出序列的前半部分且第一比特序列为速率匹配的输出序列的后半部分。应理解，本发明实施例对此并不限定。

通过上述方案，将第一极化码分成奇数部分和偶数部分，分别进行交织组成速率匹配的输出序列，这样，交织后的序列结构更具随机性，减小交织前后序列的相关性，因此，能够降低FER，改善HARQ性能，保证数据传输的可靠性。

此外，在系统800中，调制器822可以对帧进行复用以用于发射机824通过天线808发送到接入终端804尽管示出为与处理器814分离，但是可以理解，Polar码编码器818，速率匹配装置820和/或调制器822可以是处理器814或多个处理器(未示出)的一部分。

可以理解的是，本文描述的这些实施例可以用硬件、软件、固件、中间件、微码或其组合来实现。对于硬件实现，处理单元可以实现在一个或多个ASIC(Application Specific Integrated Circuits，专用集成电路)、DSP(Digital Signal Processing，数字信号处理器)、DSPD(DSP Device，数字信号处理设备)、PLD(Programmable Logic Device，可编程逻辑设备)、FPGA(Field-Programmable Gate Array，现场可编程门阵列)、处理器、控制器、微控制器、微处理器、用于执行本申请所述功能的其它电子单元或其组合中。

当在软件、固件、中间件或微码、程序代码或代码段中实现实施例时，它们可存储在例如存储部件的机器可读介质中。代码段可表示过程、函数、子程序、程序、例程、子例程、模块、软件分组、类、或指令、数据结构或程序语句的任意组合。代码段可通过传送和/或接收信息、数据、自变量、参数或存储器内容来稿合至另一代码段或硬件电路。可使用包括存储器共享、消息传递、令牌传递、网络传输等任意适合方式来传递、转发或发送信息、自变量、参数、数据等。

对于软件实现，可通过执行本文所述功能的模块(例如过程、函数等)来实现本文所述的技术。软件代码可存储在存储器单元中并通过处理器执行。存储器单元可以在处理器中或在处理器外部实现，在后一种情况下存储器单元可经由本领域已知的各种手段以通信方式耦合至处理器。

参照图9，示出在无线通信环境中能够使用极化码的处理方法的系统900。例如，系统900可至少部分地驻留在基站中。根据另一示例，系统900可至少部分地驻留在接入终端中。应理解的是，系统900可表示为包括功能框，其可以是表示由处理器、软件或其组合(例如固件)实现的功能的功能框。系统900包括具有联合操作的电子部件的逻辑组902。例如，逻辑组902可包括用于将第一极化码分成奇数部分和偶数部分的电子部件904，用于对第一极化码的奇数部分进行交织得到第一比特序列，并对第一极化码的偶数部分进行交织得到第二比特序列的电子部件906。逻辑组902还可以包括用于根据第二极化码中的信息比特位置确定第一极化码中的信息比特的位置的电子部件908。

通过上述方案，将第一极化码分成奇数部分和偶数部分，分别进行交织组成速率匹配的输出序列，这样，交织后的序列结构更具随机性，减小交织前后序列的相关性，因此，能够降低FER，改善HARQ性能，保证数据传输的可靠性。

此外，系统900可包括存储器912，后者保存用于执行与电子部件904，906和908相关的功能的指令。尽管示出为在存储器912的外部，但是可理解，电子部件904、906和908中的一个或多个可存在于存储器912中。

上文的描述包括一个或多个实施例的举例。当然，为了描述这些实施例而描述部件或方法的所有可能的结合是不可能的，但是本领域普通技术人员应该认识到，这些实施例可以做进一步的结合和变换。因此，本申请中描述的实施例旨在涵盖落入所附权利要求书的精神和保护范围内的所有改变、修改和变形。此外，就说明书或权利要求书中使用的″包含″一词而言，该词的涵盖方式类似于″包括″一词，就如同″包括″一词在权利要求中用作衔接词所解释的那样。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。