例如，如图2所示，其为一种优选开关电路示意图。该开关电路包括:作为第三受控开关的PMOS管Pl及P2、作为第四受控开关的PMOS管P3及P4。其中，PMOS管Pl及P2各自的栅极均连接所述电压产生电路11的输出端，以便接入所述电压产生电路11输出的电压VDD ；PM0S管Pl及P2各自的漏极均连接VPP总线，PMOS管Pl的源极连接PMOS管P3的漏极、PMOS管P2的源极连接PMOS管P4的漏极；PM0S管P3及P4的栅极均连接VPP总线、源极连接所述电压产生电路11的输出端，以便接入所述电压产生电路11输出的电压VDD0由此可见，当电压VDD为低电平时，PMOS管P1、P2、P3及P4导通，该开关电路将低电平信号通过VPP总线提供给存储单元。
[0036]所述读放电电路13连接在所述总线上，用于在读取存储单元的数据时使所述总线进行放电以避免电荷累积。
[0037]所述读放电电路13可采用任何能在读取存储单元的数据时使所述总线进行放电的电路，优选地，其可包括:第一控制电路、第一受控开关、及第二受控开关。其中，所述第一控制电路基于读信号来输出开闭控制信号；所述第一受控开关基于时序信号来开闭；所述第二受控开关连接所述第一受控开关及第一控制电路，其基于所述第一控制电路来开闭。
[0038]更为优选地，第一控制电路基于读信号及EEPROM中的其他放电信号来输出开闭控制信号。其中，所述其他放电信号包括任何需要对总线进行放电的信号，例如，在对EEPROM中的存储单元进行擦除操作后，需要对该总线进行放电，故该其他放电信号可以为擦除后的放电信号DIS。
[0039]例如，如图2所示，其为一种优选读放电电路的示意图。该读放电电路13包括第一控制电路131、作为第一受控开关的NMOS管N1、作为第二受控开关的NMOS管N2。其中，所述第一控制电路131包括或非门OR及反相器INV，或非门OR的一个输入端接入读信号RD、另一输入端接入信号DIS、输出端连接反相器INV，反相器INV输出端连接NMOS管N2的栅极；NM0S管N2的源极接低电平VSS、漏极连接NMOS管NI的源极；NM0S管NI的漏极连接VPP总线、栅极接入时序信号。由此，当读信号RD为高电平时，第一控制电路131的反相器INV输出高电平使NMOS管N2导通，同时NMOS管NI基于时序信号导通，从而VPP总线通过NMOS管NI及N2放电，以避免VPP总线上电荷的积累而影响对后一数据的读取。
[0040]如图3所示，当读操作被触发后，在整个读数据阶段，VPP总线的电位一直保持在O电位，其中，图3中的RDEN信号为读操作触发信号。
[0041]此外，需要说明的是，上述所述仅仅只是列示，而非对本发明的限制，事实上，上述电荷泵电路还可包括其他电路，以便在需要对EEPROM的存储单元进行写或擦除等操作时提供相应的电压。
[0042]基于上述电荷泵电路，可构建能在读操作时进行放电的EEPR0M。
[0043]具体地，将上述的电荷泵电路的开关电路及读放电电路连接在各存储单元所连接的总线上，再将地址译码器、读写控制单元等分别与各存储单元相连接，由此，基于地址译码单元的译码来选择需要进行读或写等操作的存储单元，并通过读写控制电路来对该被选定的存储单元进行读或写等操作，同时，在对被选定的存储单元进行读操作时，总线通过电荷泵电路的读放电电路进行放电，以避免因总线上电荷的累积而影响对对后续数据的读取。
[0044]综上所述，本发明的用于向EEPROM中的存储单元供电的电荷泵电路通过读放电电路可使EEPROM中的存储单元所连接的总线在数据读取时进行放电，以避免该总线上电荷的积累而影响后续数据读取的准确性；进而，基于本发明的电荷泵电路所构建的EEPR0M，能在读操作时进行放电。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0045]上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
【主权项】
1.一种用于向EEPROM中的存储单元供电的电荷泵电路，其特征在于，所述用于向EEPROM中的存储单元供电的电荷泵电路至少包括: 用于产生EEPROM中的各存储单元所需的读电压的电压产生电路； 开关电路，连接所述电压产生电路，且还连接在所述EEPROM中的各存储单元所连接的总线上，用于将所述电压产生电路输出的读电压通过所述总线提供给待读的存储单元； 读放电电路，连接在所述总线上，用于在读取存储单元的数据时使所述总线进行放电以避免电荷累积。
2.根据权利要求1所述的用于向EEPROM中的存储单元供电的电荷泵电路，其特征在于，所述读放电电路包括:基于读信号来输出开闭控制信号的第一控制电路、基于时序信号来开闭的第一受控开关、连接所述第一受控开关及控制电路的第二受控开关。
3.根据权利要求2所述的用于向EEPROM中的存储单元供电的电荷泵电路，其特征在于:所述第一控制电路进一步基于EEPROM中的其他放电信号与读信号来提供开闭控制信号。
4.根据权利要求3所述的用于向EEPROM中的存储单元供电的电荷泵电路，其特征在于:所述第一控制电路包括或非门及反相器。
5.根据权利要求2至4任一项所述的用于向EEPROM中的存储单元供电的电荷泵电路，其特征在于:所述第一受控开关包括N型MOS管。
6.根据权利要求2至4任一项所述的用于向EEPROM中的存储单元供电的电荷泵电路，其特征在于:所述第二受控开关包括N型MOS管。
7.根据权利要求1所述的用于向EEPROM中的存储单元供电的电荷泵电路，其特征在于:所述开关电路包括基于所述电压产生电路输出的电压来开闭的一组第三受控开关及分别连接一个第三受控开关、且均连接所述总线的一组第四受控开关。
8.根据权利要求1所述的用于向EEPROM中的存储单元供电的电荷泵电路，其特征在于:第三受控开关包括P型MOS管。
9.根据权利要求1所述的用于向EEPROM中的存储单元供电的电荷泵电路，其特征在于:第四受控开关包括P型MOS管。
10.一种能在读操作时进行放电的EEPR0M，其特征在于:在EEPROM本体中包含权利要求I至9任一项所述的用于向EEPROM中的存储单元供电的电荷泵电路。
【专利摘要】本发明提供一种电荷泵电路及能在读操作时进行放电的EEPROM。其中，该电荷泵电路至少包括：用于产生EEPROM中的存储单元所需的读电压的电压产生电路；开关电路及读放电电路；所述开关电路连接所述电压产生电路，且还连接在所述EEPROM中的各存储单元所连接的总线上，用于将所述电压产生电路输出的读电压通过所述总线提供给待读的存储单元；所述读放电电路连接在所述总线上，用于在读取存储单元的数据时使所述总线进行放电以避免电荷累积；基于该电荷泵电路可构建出能在读操作时进行放电的EEPROM。<b/>
【IPC分类】G11C16-06, G11C16-30
【公开号】CN104795105
【申请号】CN201410027806
【发明人】杨翼
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年7月22日
【申请日】2014年1月22日