专利名称：高速信息卡扫描设备图像采集处理电路的制作方法
技术领域：
本实用新型涉及一种高速信息卡扫描设备图像采集处理电路，属于光电技术应用 技术领域。
背景技术：
高速信息卡图像扫描设备是具有快速录入信息卡图像信息的设备, 一般由电源、图 象传感器、纸张控制、电机控制、图像采集处理等部分组成，其核心是图像采集处理 部分。此前同类产品中，图像采集处理部分的电路结构复杂，制造成本高，不易于维 修。
发明内容
为克服现有技术的不足，本实用新型提供一种结构简单、功能强大、性能稳定、 快速准确、容易维修的高速信息卡扫描设备图像采集处理电路。
一种高速信息卡扫描设备图像采集处理电路，包括图象采集单元、处理器单元和 压縮传输单元，各单元器件之间电连接。
图象釆集单元由图象传感器接插件J5、 J6，模数转换器U1-U8，存储器U13、 U14， 处理器U11及其配置芯片U12、晶振X1、防真器接插件J8及阻容器件组成，各器件之 间实行电连接；U1-U8用WM8214,U13用IDT72V36110,U14用W25X40， Ul 1用EP1C12Q240, U12用EPCS4。
处理器单元由处理器U25，存储器U21-U24、 U15，电源输入接插件J7，防真器接 插件J9，复位器件li20，晶振X3，时钟缓冲器U19及阻容元件组成，各器件之间实行 电连接；U25用TS201 ， U21-U24用MC48LC32M16A2， U15用MBM29LV160TE， U20用ADM708, U19用IDT5V928。
压縮传输单元由存储器U17, USB2.0控制器U9、 E2pR0M器件U10、 USB接插件J1、 晶体Y1，处理器U18及其配置芯片U16、晶振X2、防真器接插件J2、机械控制部分接 口接插件J4及阻容器件组成，各器件之间实行电连接；U17用MC48LC8M16A2， U9用 CY7C68013A， U10用AT24C01， U18用EP2C20Q240, U16用EPCS4。
本实用新型电路主要工作过程如下压縮传输单元通过USB接口接收PC机命令， 上传处理器单元，处理器单元根据命令进行相应的操作。如果是扫描命令则通过压縮 传输单元的机械控制接口控制设备走纸，当纸张进入扫描区域时，处理器单元控制图 象采集单元开始双面采集，釆集的图象数据由采集单元进行整理并传给处理器单元， 处理器单元进行各种处理，处理后的数据传给压縮传输单元，由压縮传输单元压縮后 传给PC机。本实用新型具有结构简单、功能强大、性能稳定、快速准确、容易维修的特点。
图1为本实用新型的图像采集单元图像传感器接口及模数转换器电路图。 图2为本实用新型的图像采集单元处理器电路图。 图3为本实用新型的图像采集单元存储器电路图。 图4为本实用新型的处理器单元处理器及外围器件电路图。 图5为本实用新型的处理器单元处理器电源管脚电路图。 图6为本实用新型的处理器单元存储器电路图。 图7为本实用新型的压縮传输单元处理器电路图。 图8为本实用新型的压缩传输单元USB2. 0电路图。 图7为本实用新型的压縮传输单元存储器电路图。
具体实施方式
实施例本实用新型结构如图1-图9所示。
高速信息卡扫描设备图像采集处理电路，包括图象采集单元、处理器单元和压縮 传输单元，各单元器件之间电连接。
图象采集单元由图象传感器接插件J5、 J6，模数转换器U1-U8，存储器U13、 U14， 处理器U11及其配置芯片U12、晶振X1、防真器接插件J8及阻容器件组成，各器件之 间实行电连接；U1-U8用WM8214,U13用IDT72V36110，U14用W25X40,U11用EP1C12Q240, U12用EPCS4。
图1-图3所示的是图像传感器接口接插件J5、 J6，模数转换器U1-U8，存储器U13、 U14，处理器U11及其配置芯片U12、晶振X1、防真器接插件J8及阻容器件组成图象 采集单元电路。图4-图6所示的是处理器U25,存储器U21-U24、 U15,电源输入接插 件J7，防真器接插件J9，复位器件U20，晶振X3，时钟缓冲器U19及阻容元件组成处 理器单元电路。图7-图9所示的是存储器U17, USB2. 0控制器U9、 E卞R0M器件UIO、 USB接插件J1、晶体Y1，处理器U18及其配置芯片U16、晶振X2、防真器接插件J2、 机械控制部分接口接插件J4及阻容器件组成的压縮传输单元电路。各单元电路之间电 连接。
如图1所示，J5、 J6的DGND脚接地，J5、 J6的+5V脚接+5V, J5、 J6的12V+脚接 +12V, J5、 J6的SP、 CP、 411DS接U11的同名脚。J5的FLEDDIR1、 FLEDR1、 FLEDG1、 FLEDB1接Ull的同名脚。J6的FLEDDIR、 FLEDR、 FLEDG、 FLEDB接Ull的同名脚。J5 的RED1、 GREEN1脚接U7的RED1、 GREEN1脚，J5的RED2、 GREEN2脚接U4的RED2、 GREEN2脚，J5的RED3、 GREEN3脚接U3的RED3、 GREEN3脚，J5的RED4、 GREEN4脚接 Ul的RED4、 GREEN4脚。J6的RED5、 GREEN5脚接U8的RED5、 GREEN5脚，J6的RED6、 GREEN6脚接U6的RED6、 GREEN6脚,J6的腳7、 GREEN7脚接U5的RED7、 GREEN7脚，J6的RED8、 GREEN8脚接U2的RED8、 GREEN8脚。
U1-U8用觀8214。 U1-U8的DGND脚接地，U1-U8的3V脚接+3. 3V， U1-U8的0EB、 VSMP、 MCLK、 SEN、 SCK接U11的同名脚。Ul的SDIl、 VD0-VD7脚接Ull的同名脚，Ul 的26、 25、 24、 23、 21脚分别接0. 1PF电容C3、 C5、 C7、 C6、 C4，各电容另外一端接 地，Ul的23、 24两脚间接0.电容C91和W电容C100。 U3的SDI2、 VD8-VD15 接U11的SDI2、 VD8-VD15, U3的26、 25、 24、 23、 21脚分别接0. 1PF电容C17、 C19、 C21、 C20、 C18，各电容另外一端接地，U3的23、 24两脚间接0. 01MF电容C93和lPF 电容C102。 U4的SDI3、 VD16-VD23接U11的SDI3、 VD16-VD23， U4的26、 25、 24、 23、 21脚分别接O. 1W7电容C33、 C35、 C37、 C36、 C32,各电容另外一端接地，U4的23、 24两脚间接0.电容C95和1PF电容C104。 U7的SDI4、 VD24-VD31接Ull的SDI4、 VD24-VD31， U7的26、 25、 24、 23、 21脚分别接0.1PF电容C34、 C49、 C51、 C50、 C48， 各电容另外一端接地，U7的23、 24两脚间接0. 电容C97和1PF电容C106。 U2 的SDI5、 VD32-VD39接U11的SDI5、 VD32-VD39， U2的26、 25、 24、 23、 21脚分别接 0. IPF电容CIO、 C12、 C14、 C13、 Cll，各电容另外一端接地，U2的23、 24两脚间接 0. 电容C92和，电容ClOl。 U5的SDI6、 VD40-VD47接Ull的SDI6、 VD40-衡7, U5的26、 25、 24、 23、 21脚分别接0. lPF电容C24、 C26、 C28、 C27、 C25,各电容另 外一端接地，U5的23、 24两脚间接0. 电容C94和1HF电容C103。 U6的SDI7、 簡8-VD55接Ull的SDI7、 VD48-VD55, U6的26、 25、 24、 23、 21脚分别接0. lPF电 容C42、 C44、 C46、 C45、 C41,各电容另外一端接地，U6的23、 24两脚间接0. 电容C96和1PF电容C105。 U8的SDI8、 VD56-VD63接Ull的SDI8、 VD56-VD63， U8的 26、 25、 24、 23、 21脚分别接0. 1PF电容C43、 C54、 C56、 C55、 C53,各电容另外一 端接地，U8的23、 24两脚间接0.01^F电容C98和1PF电容C107。
如图2所示，U14用W25X40, Ull用EP1C12Q240, U12用EPCS4。 40M有源晶振X1 的2脚接地，3脚接U11的GCLKIN， 4脚接+3. 3V。 J8的DGND脚接地，3V脚接+3.3V， J8的EPDCLK、 CONFDONE、 NCONFIG、 EPDATA、 EPASD、 EPNCS、 EPNCE分别接Ull的同名 脚，其中CONFDONE、 NCONFIG通过10K电阻R13、 R15上拉至+3. 3V， EPNCE脚通过10K 电阻R16下拉到地。U12的3V脚接+3. 3V， DGND脚接地，U12的EPNCS、 EPDATA、 EPASD、 EPDCLK接Ull的同名脚。Ull的1脚、NSTATUS脚分别通过10K电阻R14、 R12上拉到 +3. 3V。 Ull的VCCI01-VCCI04脚接+3. 3V， U11的CLK1、 CLK2、 CLK3、 MSELO、 MSEL1、 GNDA_PLL1、 GNDA—PLL2、 GNDG—PLL1、 GNDG—PLL2脚及各GND脚接地，U11的各VCCINT 脚及VCCA一PLL1、 VCCA一PLL2脚接1V5。 U14的/ECS、 ESO、 /EWP、 ESI、 ESCK、 /HOLD 脚分别与Ull的同名脚相连，U14的VCC脚接+3. 3V， U14的GND脚接地。
如图3所示，U13用IDT72V36110。 U13的FIFO—DO-FIFO—D31脚接Ull的 FIFO_D0_FIFO_D31脚，U13的DO-D31脚即Q0-Q31脚接处理器单元U25A的DO-D31脚，U13 的7、 8、 9、 10、 113、 114、 118、 124及GND各脚接地，U13的VCC脚接+3. 3V， U13的6、 112、 119脚分别通过10K下拉电阻R5、 R3、 R6接地，U13的103、 109、 115、 121、 125、 126脚分别通过10K上拉电阻R4、 R27、 R8、 R9、 R10接+3. 3V， U13的FIFO—PRS、 FIFO一WCLK、 FIFO一WEN、 FIF0一0E、 FIF0—HF、 FIF0_FF、 FIF0_EF、 FIFO—PAE、 FIFO—REN、 FIFO—RM、 FIFO—RCLK脚与U11的同名脚相连。
处理器单元由处理器U25，存储器U21-U24、 U15，电源输入接插件J7，防真器接 插件J9，复位器件U20，晶振X3，时钟缓冲器U19及阻容元件组成，各器件之间实行 电连接；U25用TS201，U21-U24用MC48LC32M16A2，U15用MBM29LV160TE，U20用ADM708， U19用IDT5V928。
如图4所示，U25A是U25的一部分，U25用TS201，U20用ADM708，U19用IDT5V928。 U25A的L2、 AC8、 AA8、 H4脚分别通过10K上拉电阻R37、 R38、 R39、 R33接到+2. 5V， U25A的L3、 L4、 Ml、 T3、 M3、 M4、 R4、 AA7、 AB7、 AC6、 AD6脚接+2. 5V， U25A的V4、 W2脚分别通过10K下拉电阻R34、 R35接地，U25A的U2脚与V3脚相连。防真器接口 J9的l、 3、 4、 7、 9、 11、 13脚接地，J9的EMU、 TMS、 TCK、 TRST、 TDI、 TDO与U25A 的同名脚相连，其中TMS、 TCK、 TRST、 TDI及J9的5脚分别通过10K上拉电阻R29、 R30、 R31、 R32、 R36接+3. 3V。 U20的1、 2脚接+3. 3V， 4脚通过10K上拉电阻R22 接+3, 3V, 3脚接地，U20的/DSP—RESET接U25A的/DSP—RESET。 U19的2、 8、 9、 16、 17、 21、 22脚接地，4、 5、 12、 13、 20脚接+3. 3V， U19的24脚接10K电阻R24、 R26 中间，R24另一端接+3. 3V ， R26另一端接地，U19的23脚接10K电阻R23、 R25中间， R23另一端接+3. 3V ， R25另一端接地，U19的1脚接20M有源晶振X3的3脚，X3的2 脚接地，4脚接+3. 3V。 J7的l、2、3、4脚接地，5脚接+lV， 6脚接+1.5V， 7脚接+2. 5V， 8脚接+3.3V， 9脚接+5V， 10脚接+12V。 2K电阻R45、 R47中间接U25B的SVREF, R45 另一端接+3. 3V， R47另一端接地，2K电阻R46、 R48中间接U25B的VREF， R46另一端 接+3.3V， R48另一端接地。
如图5所示，U25B是U25的电源管脚图，U25的VDD各脚接+lV， U25的■—DRAM 各脚接+1. 5V， U25的VDD_I0各脚接+2. 5V， U25的VSS各脚接地。
如图6所示，U21-U24用MC48LC32M16A2， U15用MBM29LV160TE。 U21-U24的/SDWE、 DSP_CAS、 DSP_RAS、 /MSSD0、 DSP_A0- DSP—A15、 SDAIO、 DSP—SDCKE与U25A的同名脚 相连，U21-U24的VDD、 VDDQ各脚接+3. 3V， U21-U24的VSSQ、 VSS各脚接地。U21、 U22 的LDQM脚接U25A的,脚。U21的D0-D15脚接U25A的D0-D25脚，U21的SDCLKO 接22欧电阻R41， R41另外一端接U19的7脚。U22的D16-D31脚接U25A的D16-D31 脚，U22的SDCLK1接22欧电阻R42， R42另外一端接U19的10脚。U23的D32-D47脚 接U25A的D32-D47脚，U23的SDCLK2接22欧电阻R43， R43另外一端接U19的11脚。 U24的D48-D63脚接U25A的D48-D63脚，U24的SDCLK3接22欧电阻R44， R44另外一 端接U19的14脚。U15的DO-D7脚、DSP—AO- DSP—A20、 /MS0、 /RD、 /WRL脚接U25A 的同名脚，U15的/DSP—RESET脚接U20的/DSP—RESET脚，U15的37脚接+3. 3V, U15的27、 46脚接地。U15的13脚通过10K下拉电阻R28接地。
压缩传输单元由存储器U17, USB2.0控制器U9、 E卞R0M器件U10、 USB接插件J1、 晶体Y1，处理器U18及其配置芯片U16、晶振X2、防真器接插件J2、机械控制部分接 口接插件J4及阻容器件组成，各器件之间实行电连接；U17用MC48LC8M16A2， U9用 CY7C68013A， U10用AT24C01， U18用EP2C20Q240， U16用EPCS4。
如图7所示，U18用EP2C20Q240， U16用EPCS4。 40M有源晶振X2的2脚接地，3 脚接U18的GCLKIN， 4脚接+3. 3V。 J2的2、 IO脚接地，4脚接+3. 3V， J2的EPDCLK、 C0NFD0NE、 NCONFIG、 EPDATA、 EPASD、 EPNCS、 EPNCE脚分别接U18的同名脚，其中 C0NFD0NE、 NC0NFIG通过10K电阻R18、 R20上拉至+3. 3V， EPNCE脚通过10K电阻R21 下拉到地。U16的3V脚接+3. 3V, DGND脚接GND， U16的EPNCS、 EPDATA、 EPASD、 EPDCLK 脚接U18的同名脚。U18的126脚、NSTATUS分别通过10K电阻Rll、 R19上拉到+3. 3V。 U18的VCCI01-VCCI08各脚接+3. 3V ， U18的CLK1-CLK15 、 MSELO 、 MSEL1 、 GND—PLLl-GND—PLL4、 GNDA—PLLl-GNDA—PLL4各脚及GND各脚接地，U18的各VCCINT脚 及VCCD—PLLl-VCCD—PLL4、 VCCA—PLL1-VCCA—PLL4脚接1V5。 J4的10脚接地，9-1脚分 别与U18的161-171脚相连。
如图8所示，U9用CY7C68013A， U10用AT24C01。 U10的SDA、 SCL引脚分别与U9 的SDA、 SCL脚相连，并由2. 2K电阻Rl、 R2分别将两个信号上拉至+3. 3V, U10的8 脚接+3. 3V， U10的l、 2、 3、 4、 7脚接地，U9的11、 12两脚间接24M晶体Yl， Yl两 脚分别接12PF电容C108、 C109,电容的另外一端接地，U9的VCC、 AVCC脚接+3. 3V， U9的GND、 AGND脚接地，U9的15脚与Jl的3脚相连，U9的16脚与Jl的2脚相连， Jl的4脚接地，U9的FDO-FD15、 FX—FLAGA、 FX—FLAGB、 FX—FLAGC、 FX—FLAGD、 FX_IFCLK、 FX—SLRD、 FX—SLWR、 FX—PKTEND、 FX—FFADRO、 FX—FFADR1分别与U18的同名脚相连。
如图9所示，U17用MC48LC8M16A2。 U17的DQO-DQ15、 A0-A12、、 /CAS、 /RAS、 BAO、 BA1、 SDRAM_WE、 SDRAM_CS、 SDRAM_CLK、 SDRAM—CKE脚分别与U18的同名脚相连，U17 的DQM脚通过4. 7K电阻R17下拉到地，U17的VDDQ、 VDD脚接+3. 3V, U17的VSSQ、 VSS 脚接地。
本实用新型电路主要工作过程如下压縮传输单元通过USB接口接收PC机命令， 上传处理器单元，处理器单元根据命令进行相应的操作。如果是扫描命令则通过压縮 传输单元的机械控制接口控制设备走纸，当纸张进入扫描区域时，处理器单元控制图
象采集单元开始双面釆集，采集的图象数据由采集单元进行整理并传给处理器单元， 处理器单元进行各种处理，处理后的数据传给压縮传输单元，由压縮传输单元压縮后 传给PC机。
权利要求1、一种高速信息卡扫描设备图像采集处理电路，其特征在于，包括图象采集单元、处理器单元和压缩传输单元，各单元器件之间电连接。
2、 如权利要求1所述的高速信息卡扫描设备图像采集处理电路，其特征在于，所 述的图象采集单元由图象传感器接插件J5、 J6，模数转换器U1-U8，存储器U13、 U14， 处理器U11及其配置芯片U12、晶振X1、防真器接插件J8及阻容器件组成，各器件之 间实行电连接；U1-U8用WM8214，U13用IDT72V36110，U14用W25X40，U11用EP1C12Q240， U12用EPCS4。
3、 如权利要求1所述的高速信息卡扫描设备图像采集处理电路，其特征在于，所 述的处理器单元由处理器U25，存储器U21-U24、 U15，电源输入接插件J7，防真器接 插件J9，复位器件U20，晶振X3，时钟缓冲器U19及阻容元件组成，各器件之间实行 电连接；U25用TS201,U21-U24用MC48LC32M16A2,U15用MBM29LV160TE,U20用ADM708, U19用IDT5V928。
4、 如权利要求1所述的高速信息卡扫描设备图像采集处理电路，其特征在于，所 述的压縮传输单元由存储器U17， USB2.0控制器U9、 E卞R0M器件U10、 USB接插件J1、 晶体Y1，处理器U18及其配置芯片U16、晶振X2、防真器接插件J2、机械控制部分接 口接插件J4及阻容器件组成，各器件之间实行电连接；U17用MC48LC8M16A2， U9用 CY7C68013A， U10用AT24C01, U18用EP2C20Q240, U16用EPCS4。
专利摘要高速信息卡扫描设备图像采集处理电路属于光电技术应用技术领域，包括图象采集单元、处理器单元和压缩传输单元，各单元器件之间电连接。图象采集单元由图象传感器接插件J5、J6，模数转换器U1-U8，存储器U13、U14，处理器U11及其配置芯片U12、晶振X1、防真器接插件J8及阻容器件组成，处理器单元由处理器U25，存储器U21-U24、U15，电源输入接插件J7，防真器接插件J9，复位器件U20，晶振X3，时钟缓冲器U19及阻容元件组成，压缩传输单元由存储器U17，USB2.0控制器U9、E<sup>2</sup>PROM器件U10、USB接插件J1、晶体Y1，FPGA器件U18及其配置芯片U16、晶振X2、防真器接插件J2、机械控制部分接口接插件J4及阻容器件组成，各器件之间实行电连接。
文档编号H04N1/00GK201138827SQ20072015918
公开日2008年10月22日 申请日期2007年12月27日 优先权日2007年12月27日
发明者周晓东, 王小亮, 赵小朴, 磊 马 申请人:山东山大鸥玛软件有限公司