信号读取电路及其控制方法和脉搏检测器与流程

本发明涉及一种信号读取电路及其控制方法，特别是关于感测元件的信号读取电路及其控制方法具有该信号读取电路的脉搏检测器。

背景技术：

借由信号读取电路，举凡光信号、热信号或生医信号等类比信号都可以经过适当的增益或补偿，以供使用者进行后续的分析处理。甚至还可以对所述的类比信号进行适当的取样，形成离散信号或数位信号，以方便使用者进行数位信号处理。

在系统上，往往会将各区块电路的效能视为与标准规范一致。但是在实际电路上而言，各部分电路的元件在极端环境下或在经过长时间的运作之后，往往会依据其物理特性产生程度不一的劣化现象，致使电路参数飘移，影响到电路效能。以信号读取电路来说，电路中的晶体管的导通电阻值或门槛电压值常常会因此偏离原先所设计的预设值，造成信号读取电路的输出失准，而令后续处理分析出错。

技术实现要素：

本发明所要解决的技术问题是提供一种信号读取电路及其控制方法，以克服晶体管劣化导致参数飘移而令信号读取电路输出失准的问题。

为了实现上述目的，本发明提供了一种信号读取电路，所述的信号读取电路包括第一晶体管、第二晶体管、放大器与电阻。第一晶体管的第一端用以接收第一基准电压。第一晶体管的第二端电性耦接第一节点。第一晶体管的控制端用以接收第一参考电压。第二晶体管的第一端电性耦接第一节点。第二晶体管的第二端用以接收第二基准电压。第二晶体管的控制端用以接收输入电压。放大器具有第一输入端、第二输入端与输出端。第一输入端电性耦接第一节点。第二输入端用以接收第二参考电压。电阻的一端电性耦接放大器的第一输入端。电阻的另一端电性耦接放大器的输出端。

为了更好地实现上述目的，本发明还提供了一种信号读取电路的控制方法，所述的信号读取电路的控制方法适用于信号读取电路。信号读取电路具有第一晶体管、第二晶体管、电阻与放大器。放大器具有第一输入端、第二输入端与输出端。第一晶体管的一端电性耦接第一输入端，另一端用以接收第一基准电压。第二晶体管的一端电性耦接第一输入端，另一端用以接收第二基准电压。电阻的两端分别电性耦接第一输入端与输出端。所述的控制方法包括操作第一晶体管与第二晶体管于线性区。且令流经电阻的电流的电流值为第一晶体管的导通电流与第二晶体管的导通电流的差值。并且，令第一晶体管的两端的跨压值等于第二晶体管的两端的跨压值。其中，放大器的输出端的电压准位关联于电阻的阻值与流经电阻的电流。

为了更好地实现上述目的，本发明还提供了一种脉搏检测器，其中，包括：

多个检测模块，每一该检测模块包括：

如上述的一信号读取电路；以及

一感测单元，电性耦接该信号读取电路，该感测单元用以依据一生物体脉搏产生该输入电压。

本发明的技术效果在于：

综合以上所述，本发明的信号读取电路及其控制方法，利用电流相减的方式，降低元件电性变异对于感测元件信号读出值的影响。借此，即使信号读取电路中的元件的参数失准，信号读取电路仍可以避免受到失准参数的影响，而仍能输出精准的读值，成功地克服了元件参数失准影响信号读取电路精准度的问题。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1为根据本发明第一实施例所绘示的信号读取电路的电路示意图；

图2为根据本发明第二实施例所绘示的信号读取电路的电路示意图；

图3为根据本发明第三实施例所绘示的信号读取电路的电路示意图；

图4为根据本发明第四实施例所绘示的信号读取电路的电路示意图；

图5为根据本发明第五实施例所绘示的信号读取电路的电路示意图；

图6为根据本发明第六实施例所绘示的信号读取电路的电路示意图；

图7为根据本发明第七实施例所绘示的信号读取电路的电路示意图；

图8为根据本发明第八实施例所绘示的信号读取电路的电路示意图；

图9为根据本发明一实施例所绘示的减法模块的电路示意图；

图10为根据本发明一实施例所绘示的信号读取电路的控制方法的流程示意图；

图11为根据本发明一实施例所绘示的脉搏检测器的示意图；

图12为根据本发明一实施例所绘示的脉搏检测器的其中一个检测单元的功能方块示意图。

其中，附图标记

1～8 信号读取电路

72、82 第一取样模块

74、84 第二取样模块

96 减法模块

962 缓冲单元

964 减法单元

C1、C2 电容

CK 第一时脉信号

IR、IR’、IT1、IT2、IT1’、IT2’ 电流

N1 第一节点

Nin1 第一输入端

Nin2 第二输入端

Nout 输出端

OP、OPS1、OPS2 放大器

R、RS1～RS4 电阻

SW1、SW2 取样开关

T1、T1’ 第一晶体管

T2、T2’ 第二晶体管

T3、T3’ 第三晶体管

T4、T4’ 第四晶体管

TS1 第一取样晶体管

TS2 第二取样晶体管

TS3 第三取样晶体管

TS4 第四取样晶体管

V1 第一基准电压

V2 第二基准电压

Vref1 第一参考电压

Vref2 第二参考电压

Vref3 第三参考电压

Vref4 第四参考电压

Vin 输入电压

Vout、Vout’ 输出电压

XCK 第二时脉信号

具体实施方式

下面结合附图对本发明的结构原理和工作原理作具体的描述：

以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使本领域技术人员了解本发明的技术内容并据以实施，且根据本说明书所揭露的内容、权利要求书及图式，本领域技术人员可轻易地理解本发明相关的目的及优点。以下的实施例系进一步详细说明本发明的观点，但非以任何观点限制本发明的范畴。

请参照图1，图1为根据本发明第一实施例所绘示的信号读取电路的电路示意图。如图1所示，信号读取电路1包括第一晶体管T1、第二晶体管T2、放大器OP与电阻R。第一晶体管T1的第一端用以接收第一基准电压V1。第一晶体管T1的第二端电性耦接第一节点N1。第一晶体管T1的控制端用以接收第一参考电压Vref1。第二晶体管T2的第一端电性耦接第一节点N1。第二晶体管T2的第二端用以接收第二基准电压V2。第二晶体管T2的控制端用以接收输入电压Vin。放大器OP具有第一输入端Nin1、第二输入端Nin2与输出端Nout。第一输入端Nin1电性耦接第一节点N1。第二输入端Nin2用以接收第二参考电压Vref2。电阻R的一端电性耦接放大器OP的第一输入端Nin1。电阻R的另一端电性耦接放大器OP的输出端Nout。其中，第一基准电压V1例如为一相对的高电压准位，第二基准电压V2例如为一相对的低电压准位。在一实施例中，第一基准电压V1为系统中的电压VDD，第二基准电压V2为系统中的电压VSS，电压VDD为高准位参考电压，电压VSS为低准位参考电压，但并不以此为限。在此实施例中，第一晶体管T1与第二晶体管T2为N型的金属氧化物半导体晶体管(Metal Oxide Semiconductor Field-Effect Transistor,MOSFET)，但并不以此为限。

第一晶体管T1受控于第一参考电压Vref1而选择性地导通。第二晶体管T2受控于输入电压Vin而选择性地导通。依据放大器OP的虚短路(virtual short)特性，放大器OP的第一输入端Nin1的电压准位实质上等于第二输入端Nin2的电压准位，使得第一节点N1的电压准位相等于第二参考电压Vref2。此外，输出节点Nout的电压准位为第一输入端Nin1的电压准位与第二输入端Nin2的电压准位经放大器OP放大的差值，且输出节点Nout的电压准位关联于放大器OP的增益值。放大器OP的相关特性为所属技术领域技术人员所知悉，于此不再赘述。而当放大器OP具有高开回路增益时，流经电阻R1的电流IR的电流值大致上会是流经第一晶体管T1的电流IT1与流经第二晶体管T2的电流IT2两者的差值。

于一实施例中，第一晶体管T1与第二晶体管T2被操作于线性区(Triode Mode)，因此电流IT1与电流IT2如下式：

式(1)中的VDS1为第一晶体管T1的漏极端与源极端的跨压。式(2)中的VDS2为第二晶体管T2的漏极端与源极端的跨压。而式(1)与式(2)中的Vth代表的是第一晶体管T1与第二晶体管T2的门槛电压值，μn代表的是第一晶体管T1与第二晶体管T2的载子移动率，Cox代表的是第一晶体管T1与第二晶体管T2的栅极氧化层的单位电容大小，代表的是第一晶体管T1与第二晶体管T2的通道宽长比。在此实施例中，第一晶体管T1与第二晶体管T2具有实质相同的门槛电压值Vth、实质相同的载子移动率μn、实质相同的栅极氧化层的单位电容Cox与实质相同的通道宽长比于实务上，上述参数值为所属技术领域技术人员在详阅本说明书后，得以在不脱离本发明精神的前提下自由调校，并不以上述为限。

另一方面，第二参考电压Vref2的电压准位被设定为第一基准电压V1与第二基准电压V2的平均值，使得式(1)中的VDS1相等于式(2)中的VDS2。在此用VDS取代VDS1与VDS2，以便于后续说明。如前述地，由于放大器OP的高输入阻抗特性，电流IR为电流IT1与电流IT2的差值。基于上述的条件下，电流IR如下式：

依据式(3)，电流IR已然与第一晶体管T1与第二晶体管T2的门槛电压值无关。

进一步地，信号读取电路1的输出电压Vout表达如下式：

Vout＝Vref2-R×IR (4)

因此，信号读取电路1的输出电压Vout也与第一晶体管T1与第二晶体管T2的门槛电压值无关。换句话说，即使第一晶体管T1与第二晶体管T2劣化而使第一晶体管T1与第二晶体管T2的门槛电压值飘移，信号读取电路1也能依据输入电压Vin产生更准确的输出电压Vout，且输出电压Vout，在理想上能够不受偏移的门槛电压值影响。在此实施例中，输出电压Vout系关联于电阻R1的阻值、流经电阻R1的电流IR与第二参考电压Vref2。

请参照图2，图2为根据本发明第二实施例所绘示的信号读取电路的电路示意图。与图1所示的实施例不同的是，信号读取电路2还具有取样开关SW1与取样开关SW2。取样开关SW1的两端分别电性耦接放大器OP的第一输入端Nin1与输出端Nout。取样开关SW2的一端电性耦接第一晶体管T1与第二晶体管T2相电性耦接的一端，取样开关SW2的另一端电性耦接放大器OP的第一输入端Nin1。取样开关SW1受控于第二时脉信号XCK，取样开关SW2受控于第一时脉信号CK。

在这样的电路架构与信号时序下，当第一时脉信号CK为低电压准位时，取样开关SW1导通而取样开关SW2不导通，信号读取电路2的输出电压Vout相同于第二参考电压Vref2。当第一时脉信号CK为低电压准位时，取样开关SW1不导通而取样开关SW2导通，信号读取电路2的输出电压Vout相同于前述的式(4)。借此，得以依据经调整后的输入电压Vin进行取样。其中，取样开关SW1与取样开关SW2例如为双极性晶体管(bi-polar junction transistor,BJT)、薄膜晶体管、金属氧化物半导体晶体管或者是以多个元件组成的开关电路，在此并不加以限制。

请接着参照图3，图3为根据本发明第三实施例所绘示的信号读取电路的电路示意图。相较于图2所示的实施例，信号读取电路3还具有第三晶体管T3与第四晶体管T4。第三晶体管T3的第一端用以接收第一基准电压V1。第三晶体管T3的第二端电性耦接第一晶体管T1的第一端。第三晶体管T3的控制端用以接收第三参考电压Vref3。第四晶体管T4的第一端电性耦接第二晶体管T2的第二端。第四晶体管T4的第二端电性耦接第二基准电压V2。第四晶体管T4的控制端用以接收第四参考电压Vref4。借由类似于串联第一晶体管T1与第三晶体管T3，以及串联第二晶体管T2与第四晶体管T4。所属技术领域技术人员当可理解，信号读取电路当可设置有更多的互相串联的晶体管，且晶体管的数目并不以所举之例为限。

请参照图4、图5与图6，图4为根据本发明第四实施例所绘示的信号读取电路的电路示意图，图5为根据本发明第五实施例所绘示的信号读取电路的电路示意图，图6为根据本发明第六实施例所绘示的信号读取电路的电路示意图。图4所对应的实施例相仿于图2所对应的实施例，图5与图6所对应的实施例则相仿于图3所对应的实施例。不同的是，在图4所对应的实施例中，第一晶体管T1’为P型的金属氧化物半导体晶体管。在图5所对应的实施例中，第一晶体管T1’与第三晶体管T3’为P型的金属氧化物半导体晶体管。在图6所对应的实施例中，第一晶体管T1’以至于第四晶体管T4’为P型的金属氧化物半导体晶体管。借着图1至图6所示的实施例，本案的信号读取电路得以在保有核心精神的情况下适用于不同的制程，增加了实务上的泛用性。上述仅为举例示范，实际上并不以此为限。

请参照图7，图7为根据本发明第七实施例所绘示的信号读取电路的电路示意图。于图7所对应的实施例中，相较于图1所示的实施例，信号读取电路7还具有取样开关SW1、第一取样模块72与第二取样模块74。取样开关SW1的两端分别电性耦接放大器OP的第一输入端Nin1与放大器OP的输出端Nout。取样开关SW1依据第二时脉信号XCK选择性地将第一输入端Nin1导通至输出端Nout。

第一取样模块72具有第一取样晶体管TS1与第二取样晶体管TS2。第二取样模块74具有第三取样晶体管TS3与第四取样晶体管TS4。第一取样晶体管TS1的第一端用以接收第一参考电压Vref1。第一取样晶体管TS1的第二端电性耦接第一晶体管T1的控制端。第一取样晶体管TS1的控制端用以接收第一时脉信号CK。第二取样晶体管TS2的第一端电性耦接第一晶体管T1的控制端。第二取样晶体管TS2的第二端用以接收第二参考电压Vref2。第二取样晶体管TS2的控制端用以接收第二时脉信号XCK。

第二取样模块74具有第三取样晶体管TS3与第四取样晶体管TS4。第三取样晶体管TS3的第一端用以接收输入电压Vin。第三取样晶体管TS3的第二端电性耦接第二晶体管T2的控制端。第三取样晶体管TS3的控制端用以接收第一时脉信号CK。第四取样晶体管TS4的第一端电性耦接第一晶体管T1的控制端。第四取样晶体管TS4的第二端用以接收第二基准电压V2。第四取样晶体管TS4的控制端用以接收第二时脉信号XCK。

在这样的电路架构与信号时序下，当第一时脉信号CK为低电压准位时，第一取样晶体管TS1与第三取样晶体管TS3不导通，第二取样晶体管TS2、第四取样晶体管TS4与取样开关SW1导通。此时，第二参考电压Vref2被提供至第一晶体管T1的控制端，第二基准电压V2被提供至第二晶体管T2的控制端。第一晶体管T1的控制端的电压准位相仿于第一节点N1的电压准位，第一晶体管T1不导通。第二晶体管T2的控制端的电压准位相仿于第二晶体管T2的第二端的电压准位，第二晶体管T2不导通。借由第二取样晶体管T2与第四取样晶体管T4，得以稳定第一晶体管T1的控制端的电压准位与第二晶体管T2的控制端的电压准位，并确保第一晶体管T1与第二晶体管T2在第一时脉信号CK为低电压准位时不导通。

当第一时脉信号CK为高电压准位时，第一取样晶体管TS1与第三取样晶体管TS3导通，第二取样晶体管TS2、第四取样晶体管TS4与取样开关SW1不导通。此时，第一参考电压Vref1被提供至第一晶体管T1的控制端，输入电压Vin被提供至第二晶体管T2的控制端。对应地，流经第一晶体管T1的电流IT1’与流经第二晶体管T2的电流IT2’可分别表达如下二式：

式(5)与式(6)中的参数如前述，于此不再赘述。惟ΔV是用以指第一取样晶体管TS1的导通电阻与第三取样晶体管TS3的导通电阻所导致的电压差。相仿地，在此实施例中，第一取样晶体管TS1的导通电阻所导致的电压差与第三取样晶体管TS3的导通电阻所导致的电压差大致上相同，但并不以此为限。此时，电流IR’同样表达如式(7)：

换句话说，电流IR’无关于第一取样晶体管TS1及第三取样晶体管TS3的导通电阻，且电流IR’无关于第一晶体管T1及第二晶体管T2的门槛电压。如前述地，此时输出电压Vout系关联于电阻R1的阻值、流经电阻R1的电流IR与第二参考电压Vref2，因此输出电压Vout也无关于第一取样晶体管TS1与第三取样晶体管TS3的导通电阻以及第一晶体管T1与第二晶体管T2的门槛电压。

而于图7所对应的实施例中，信号读取电路7还具有电容C1与电容C2。电容C1电性耦接第一取样晶体管TS1的第二端与第二取样晶体管TS2的第一端。电容C2电性耦接第三取样晶体管TS3的第二端与第四取样晶体管TS4的第一端。电容C1、C2用以稳压滤波，以防止第一晶体管T1的控制端的电压准位与第二晶体管T2的控制端的电压准位被噪音所干扰。在一实施例中，电容C1与电容C2的电容值相同，但并不以此为限。

请参照图8，图8为根据本发明第八实施例所绘示的信号读取电路的电路示意图。图8所示的实施例相仿于图7所对应的实施例，不同之处在于，图8中的各晶体管为P型的金属氧化物半导体晶体管，且各电压也被相应地调整。相关细节为所属技术领域技术人员经详阅本说明书后所能类推而得，在此并不加以赘述。图8所示的实施例具有与图7所对应的实施例相仿的功效，并提供工艺上另外一种实作的方式。

另一方面，如式(4)所示，输出电压Vout实际上具有一个相等于第二参考电压Vref2的偏移量，而使得输出电压Vout不能直接是经过增益的输入电压Vin。于实务上，本发明所提供的信号读取电路可还具有减法模块以消除输出电压Vout的偏移量。请一并参照图9，图9为根据本发明一实施例所绘示的减法模块的电路示意图。减法模块96具有缓冲单元962与减法单元964。缓冲单元962的输入端用以接收如前述的输出电压Vout，缓冲单元962的输出端电性耦接减法单元964的输入端。缓冲单元962具有放大器OPS1。减法单元964具有电阻RS1～RS4与放大器OPS2。其中，放大器OPS1的非反相输入端电性耦接放大器OPS2的输出端而形成电压随耦器，放大器OPS2则与电阻RS1～RS4电性耦接成电压减法器。电压减法器的一端即为减法单元964的输入端，电压减法器的另一端则用以接收第二参考电压Vref2。在此实施例中，电阻RS1～RS4的电阻值彼此相同。因此，由式(4)与图9所示的减法模块96，减法模块96依据输出电压Vout与第二参考电压Vref2产生输出电压Vout’。其中，输出电压Vout’表达如下式：

Vout′＝R×IR (8)

亦即，借由减法模块96，输出电压Vout’不再具有如输出电压Vout所具有的偏移量。而在另一种实施例中，减法模块的另一端例如用以接收时变信号。此时变信号的频率与波形相同于如前述的第一时脉信号CK，其振幅可依实际所需被放大或被降低。借此，除了可以使输出电压Vout’不再具有如关联于第二参考电压Vref2的偏移量，还得以提升后端处理的动态范围(dynamic range)。

依据上述，本发明还提供了一种脉搏感测器。请参照图11，图11为根据本发明一实施例所绘示的脉搏检测器的示意图。脉搏检测器20具有多个检测模块。在此实施例中举排列成阵列的检测模块202a～202p为例进行说明，然实际上脉搏检测器中的各检测模块的数量与排列方式应不以所举之例为限。

请接着参照图12以对脉搏检测器进行进一步地叙述，图12为根据本发明一实施例所绘示的脉搏检测器的其中一个检测单元的功能方块示意图。图12依据图11中的检测模块202a绘示而成。如图12所示，检测模块202a具有感测单元2022a与信号读取电路2024a。

感测单元2022a电性耦接信号读取电路2024a。在一实施例中，感测单元2022a例如为压电感测器，感测单元2022a用以依据生物体脉搏产生对应的压电信号以作为如前述的输入信号。压电感测器30例如具有以聚偏氟乙烯(Polyvinylidene,PVDF)材料制成的压电薄膜，但并不以此为限。

信号读取电路2024a例如为图1至图9中任一所述的信号读取电路。相关作动细节如前述，于此不再赘述。于此实施例中，检测模块202a还具有调变单元2026a。调变单元2026a电性耦接信号读取电路2024a。调变单元2026a用以依据信号读取电路2024a的输出信号产生对应于后续电路规格的调变信号，以供后续电路使用。然调变单元为一种选择性的设计，各检测模块并不必然具有调变单元。

如上述概念，本发明还提供了一种信号读取电路的控制方法，请参照图10以进行说明，图10为根据本发明一实施例所绘示的信号读取电路的控制方法的流程示意图。如图10所述的信号读取电路的控制方法，适用于信号读取电路。所述的信号读取电路具有第一晶体管、第二晶体管、电阻与放大器。放大器具有第一输入端、第二输入端与输出端。第一晶体管的一端电性耦接第一输入端，另一端用以接收第一基准电压。第二晶体管的一端电性耦接第一输入端，另一端用以接收第二基准电压。电阻的两端分别电性耦接第一输入端与输出端。所述的控制方法于步骤S101中，操作第一晶体管与第二晶体管于线性区。于步骤S103中，令流经电阻的电流的电流值为第一晶体管的导通电流与第二晶体管的导通电流的差值。而于步骤S105中，令第一晶体管的两端的跨压值等于第二晶体管的两端的跨压值。其中，放大器的输出端的电压准位关联于电阻的阻值与流经电阻的电流。需注意的是，上述的步骤S103与步骤S105并无必然的先后顺序之分。

于一实施例中，在令第一晶体管的两端的跨压值等于第二晶体管的两端的跨压值的步骤中，提供第二参考电压至第二输入端，第二参考电压为第一基准电压与第二基准电压的平均值。

综合以上所述，本发明提供了一种信号读取电路及其控制方法，利用电流相减的方式，降低元件电性变异对于感测元件信号读出值的影响。借此，即使信号读取电路中的元件参数因为实务上的情况失准，信号读取电路仍能避免受到参数失准的影响，而仍可输出精准的读值，成功地克服了元件参数失准影响信号读取电路精准度的问题。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。