专利名称：：一种显示器控制器的制作方法
技术领域：
：本发明涉及视频显示技术，具体涉及一种显示器控制器。
背景技术：
：现有的显示器控制器一般都是集成在MCU、芯片或ARM(AdvancedRiseMachines)核上，但其成本高、复杂不易使用、可改性差，用起来很不方便。
发明内容本发明就是为了克服以上的不足，提出了一种方便使用的显示器控制器o本发明的技术问题通过以下的技术方案予以解决-一种显示器控制器，所述显示器控制器是在FPGA上实现的，所述显示器控制器包括相互连接的接口电路和RGB时序生成单元；所述接口电路根据输入其内的信号判断出所述显示器控制器需输出的接口时序，如果为系统接口时序则将输入其内的信号输出至显示器驱动器，如果为RGB接口时序则将输入其内的信号送至RGB时序生成单元，所述RGB时序生成单元将输入其内的信号转换成RGB时序并将RGB时序输出至显示器驱动器。本发明的技术问题通过以下的技术方案进一步予以解决所述RGB时序生成单元包括指令译码器、数据存储器、时钟管理器和时序管理器，所述时钟管理器为指令译码器、数据存储器和时序管理器提供时钟信号，所述指令译码器还分别与接口电路、数据存储器和时序管理器相连，所述时序管理器与数据存储器相连；所述接口电路判断出控制器需输出RGB接口时序后，将控制指令信号按时钟顺序输出至指令译码器，将数据信号按时钟顺序输出至数据存储器，所述时序管理器根据时钟信号和控制指令信号生成相应的RGB控制信号、将时钟管理器输出的时钟信号变换成RGB时钟信号、将数据存储器输出的数据信号转换成RGB数据信号。所述数据存储器包括存储器控制器和静态存储器，所述存储器控制器连接在所述接口电路和静态存储器之间，所述指令译码器与存储器控制器相连；所述接口电路按时钟管理器输出的时钟信号将数据信号输出至存储器控制器，所述存储器控制器在指令译码器的控制下将数据信号存入静态存储器内。所述时钟管理器包括时钟发生器和时钟选择器，所述时钟选择器输入端分别与接口电路和时钟发生器的输出端相连，所述时钟选择器输出端与指令译码器、存储器控制器和时序管理器输入端相连，所述时钟选择器将从接口电路输出端接收的第一时钟信号输出至存储器控制器和指令译码器，将从时钟发生器输出端接收的第二时钟信号输出至时序管理器。所述时钟发生器包括相互连接的振荡器和分频器，所述振荡器将基准时钟信号输出至分频器，所述分频器对基准时钟信号进行适当分频后作为第二时钟信号输出至时钟选择器。还包括与显示器驱动器上的接口相适配的RGB接口和系统接口，所述系统接口与接口电路相连，所述系统接口用于在显示器控制器需输出系统接口时序时，接收接口电路输出的信号并送至显示器驱动器；所述RGB接口与时序管理器相连，所述RGB接口用于在显示器控制器需输出RGB接口时序时，接收时序管理器输出的时序并送至显示器驱动器。本发明与现有技术对比的有益效果是-本发明的显示器控制器在需要输出系统接口时序时，接口电路将输入其内的信号输出至显示器驱动器，在需要输出RGB接口时序时，接口电路将输入其内的信号送至RGB时序生成单元，RGB时序生成单元将信号转换成RGB时序输出至显示器驱动器。该显示器控制器能方便在RGB接口时序或系统接口时序之间转换。而且该显示器控制器基于FPGA实现，具有可编程特性、可改性强、成本低、用户使用起来很方便。本发明的显示器控制器结构简单，而且通过控制指令可产生所需要的各种RGB接口时序，方便用户的使用。图1是本发明具体实施方式的LCD控制器的结构示意图；图2是本发明具体实施方式的LCD控制器生成RGB接口帧同步信号、行同步信号的原理示意图3是本发明具体实施方式的LCD控制器生成行同步信号、像素数据和RGB时钟信号的原理示意图4是本发明具体实施方式生成的的LCD控制器RGB接口时序的示意图。具体实施例方式下面通过具体的实施方式并结合附图对本发明做进一步详细说明。本具体实施方式的显示器控制器用于实现手机基带到手机液晶显示器驱动器(LCDDriver)的连接，该显示器控制器可方便地产生各种接口时序，包括RGB接口时序和系统接口时序。如图1所示，本LCD控制器包括接口电路l、RGB时序生成单元。所述接口电路l根据输入其内的信号判断出所述LCD控制器需输出的接口时序，如果为系统接口时序则将输入其内的信号输出至LCD驱动器，如果为RGB接口时序则将输入其内的信号送至RGB时序生成单元，所述RGB时序生成单元将输入其内的信号转换成RGB时序并将RGB时序输出至LCD驱动器。所述RGB时序生成单元包括指令译码器2、数据存储器、时钟管理器、时序管理器7。所述时钟管理器包括时钟发生器和时钟选择器6，所述时钟发生器包括振荡器51、分频器52，所述数据存储器包括存储器控制器3、静态存储器(SRAM)4。所述LCD控制器还包括与LCD驱动器上的接口相适配的RGB(红绿蓝三原色)接口8以及系统接口9。如图1所示，手机基带接口(Basebandinterface)与接口电路1相连。接口电路1输出分别与指令译码器2、存储器控制器3、时钟选择器6以及系统接口9输入相连接。指令译码器2输出与存储器控制器3和时序管理器7输入分别连接。存储器控制器3还与静态存储器4相连接。振荡器51的输入接外部振荡信号OSCEXT作为基准时钟信号(显然，也可由振荡器51自身产生基准时钟信号)，振荡器51的输出接分频器52。分频器52输出接时钟选择器6。时钟选择器6的输出分别与时序管理电路7、指令译码器2和存储器控制器3的输入相连接，为这些模块提供相应时钟。静态存储器4还与时序管理电路7连接。时序管理电路7输出与RGB接口8输入相连。上述LCD控制器的工作原理如下手机基带接口将通过手机基带送来的各种信号输出给LCD控制器的接口电路1。图1中所给出的信号只是手机基带接口送给接口电路1的部分信号。接口电路1根据输入信号中的接口选择信号(HCI)的电平高低判断出所述LCD控制器需输出何种接口时序。当判断出需要输出系统接口时序时，接口电路l将手机基带接口送来的各种信号通过系统接口9送给LCD驱动器；当判断出需要输出RGB接口时序时，接口电路1将基带送来的信号送至RGB时序生成单元以生成RGB接口时序并通过RGB接口8送至LCD驱动器。接口电路1根据输入信号中的数据传输选择信号(PS)的电平特性选择进入何种选择系统接口模式。本具体实施方式中接口电路1可选择进入HD:18bit/16bit/9bit/8bit四种系统接口模式之一，这四种接口模式所对应的数据传输位数分别18bit、16bit、9bit、8bit。当LCD控制器输出系统接口时序时，LCD驱动器如何进行操作是由LCD控制器输出信号中的控制信号(RS)、以及写控制信号(NWR)、读控制信号(NRD)、RW等信号确定。LCD驱动器所要进行的具体操作情况参见表1。表lLCD驱动器操作选择表<table>tableseeoriginaldocumentpage7</column></row><table>RGB时序生成单元生成RGB接口时序的原理如下当LCD控制器需输出RGB接口时序时，接口电路1根据输入信号中的HD/C信号的电平高低进行相应操作。例如当HD/C^时，接口电路l写控制寄存器(控制寄存器位于指令译码器内部，SRAM也可被看作一种特殊的控制寄存器)的地址，当HD/C=1时表示往控制寄存器内写数据(即向指令译码器或SRAM内写数据)。接口电路1将从手机基带接口接收的信号中的时钟信号作为第一时钟信号clockl输出给时钟选择器6。振荡器51将基准时钟信号送至分频器52进行分频作为第二时钟信号clock2并输出至时钟选择器6。时钟选择器6对来第一时钟信号clockl和第二时钟信号clock2进行统一管理，并向指令译码器2、存储器控制器3和时序管理器7提供其所需使用的时钟信号。即时钟选择器6将第一时钟信号clockl提供给指令译码器2、存储器控制器3;将第二时钟信号clock2提供给时序管理器7。所述接口电路1是按照第一时钟信号clockl的时钟顺序将控制指令信号写入指令译码器2内相应的寄存器中。这些控制指令信号将被用作控制存储器控制器3和时序管理器7的动作。接口电路1是按照第一时钟信号clockl的时钟顺序将数据信号输出至存储器控制器3，所述存储器控制器3在指令译码器2的控制指令信号的控制下，将数据信号存入静态存储器4内。静态存储器4的存储格式是固定的，一般为每个单元存18bit的数据。如果当前的接口传输模式不是18bit，则存储器控制器3需要在指令译码器2的控制下对数据信号进行组合后再存入静态存储器4内。所述存储器控制器3在指令译码器2的控制下还能对静态存储器4内的数据进行读操作。所述时序管理器7将时钟管理器输出的第二时钟信号clock2变换成RGB时钟信号DOTCLK;根据第二时钟信号clock2和指令译码器2输出的控制指令信号生成相应的RGB控制信号，具体包括帧同步信号VSYNC、行同步信号HSYNC和写使能信号ENABLE;将静态存储器输出的数据信号转换成RGB数据信号PixelData。数据信号PixelData包括红原色数据(R[5:O])、绿原色数据(G[5:O])和蓝原色数据(B[5:O])。通过上述方式就生成了RGB接口时序，这些RGB接口时序通过RGB接口提供给LCD驱动器。如图2、图3所示，RGB控制信号的生成可以通过如下的方式实现如图2所示，通过指令译码器2输出的控制指令VBP6-0(控制指令是由手机基带接口通过接口电路1送至指令译码器2的控制寄存器内的，下同)，就可设置帧同步信号VSYNC在显示第一有效行之前存在6个行同步信号HSYNC的长度，这6行即是伪行(Dummylines),这可保证所需显示的有效行不会错位，保证显示效果。通过指令译码器2输出的控制指令MUX6-0，设置帧同步信号VSYNC—个周期(即一帧)中所需显示的有效行数对应有220个行同步信号HSYNC长度，显然，根据配套使用的LCD的大小规格也可设置帧同步信号VSYNC—个周期(即一帧)中的显示有效行数对应其他个数(如400、480、600等)行同步信号HSYNC长度。通过控制指令VFP6-0(图2上没标出)可设置VSYNC—周期最后一有效行(LastLine)后的伪行(Dummylines)有4个行同步信号HSYNC长度，则整个帧同步信号VSYNC长度为230个行同步信号HSYNC长度。帧同步信号VSYNC的时间长度对应为显示一帧的时间，本具体实施方式中一帧总共有230行，而每行的时间由RGB时钟信号DOTCLK的个数来决定。如图3所示，通过指令译码器2输出的控制指令HBP7-0可设置行同步信号HSYNC在显示RGB数据信号PixelData的有效数据(也相当于第一有效像素数据)之前有若干个(具体数目可根据用户的需求任意设定)伪(Dummy)数据长度。通过指令译码器2输出的控制指令HBP5-0设置在显示第一有效像素数据之前的Dummy数据对应占用的RGB时钟信号DOTCLK为10个时钟周期。通过控制指令XL7-0设置行同步信号HSYNC一周期(即一行)中所显示的有效像素数据PixelData长度，本具体实施方式默认为176(根据配套使用的LCD的大小规格也可进行相应修改)个像素一行。还可根据其他控制指令(图3上没标出)，设置HSYNC—个周期最后一有效显示像素数据后的Dummy数据。总之，行同步信号HSYNC的长度是由时钟数决定的，而帧同步信号VSYNC周期(一帧的时间)是由行同步信号HSYNC(—行)的数量决定的，所以，一帧的时间实际上由RGB时钟信号DOTCLK决定。用户可以修改控制行、列大小的控制指令来得到不同分辨率的时序。这样用户可将本发明的LCD控制器与各种规格的LCD适配使用。图4是RGB接口所输出的一帧RGB接口时序示意图，RGB接口时序具体包括帧词步信号VSYNC、行同步信号HSYNC、RGB时钟信号DOTCLK、写使能信号ENABLE和RGB数据信号DB(即图2中的PixelData),当写使能信号ENABLE信号处在一个定义的电平(图中为低电平)时，RGB数据信号DB才被看作有效数据。所述时序管理器7可以生成18bit或16bit或6bitRGB接口模式，这三种接口模式下，每个时钟周期内分别对应18bit/16bit/6bit的数据信号。由指令译码器2输出的控制指令RIM可以确定LCD控制器此时所需输出何种RGB接口模式(18bit/16bit/6bit)。所以，通过控制指令RIM的设置可实现在18bit/16bit/6bitRGB接口模式之间进行切换。RGB接口模式的具体确定情况请参见表2。表2RGB接口模式选择表<table>tableseeoriginaldocumentpage9</column></row><table><table>tableseeoriginaldocumentpage10</column></row><table>上面三种RGB接口模式下，时序管理器7产生RGB控制信号、RGB时钟信号、RGB数据信号的方法相同。如图3所示，图中采用的是18bit或16bit(16bit可以扩展为18bit)RGB接口模式，此时一个RGB时钟信号DOTCLK对应一个像素数据。如果是6bitRGB时接口模式，则要使用三个RGB时钟信号DOTCLK来对应一个像素数据。用户可根据控制指令调整帧同步信号VSYNC、行同步信号HSYNC、写使能信号ENABLE以及RGB时钟信号DOTCLK的电平长短，以给LCD驱动器提供正常的RGB接口时序，从而使LCD驱动器能正常工作。而且，用户还可使用本LCD控制器验证LCD驱动器的各项功能。如用户通过RGB时序生成单元生成一定的RGB时序输出到LCD驱动器，检验LCD最终的显示是否是满足用户要求，从而达到对LCD驱动器功能的验证。以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。比如，除了手机LCD，本发明同样可用于MP4播放器LCD/OLED、掌上电脑LCD/OLED、手机OLED等。本发明所针对的RGB接口时序是通用的接□协议，.只要可以应用RGB接口时序的地方都可以使用本发明。对于本发明所属
技术领域：
的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。权利要求1.一种显示器控制器，其特征在于所述显示器控制器是在FPGA上实现的，所述显示器控制器包括相互连接的接口电路(1)和RGB时序生成单元；所述接口电路(1)根据输入其内的信号判断出所述显示器控制器需输出的接口时序，如果为系统接口时序则将输入其内的信号输出至显示器驱动器，如果为RGB接口时序则将输入其内的信号送至RGB时序生成单元，所述RGB时序生成单元将输入其内的信号转换成RGB时序并将RGB时序输出至显示器驱动器。2.根据权利要求1所述的显示器控制器，其特征在于所述RGB时序生成单元包括指令译码器(2)、数据存储器、时钟管理器和时序管理器(7)，所述时钟管理器为指令译码器(2)、数据存储器和时序管理器(7)提供时钟信号，所述指令译码器(2)还分别与接口电路(1)、数据存储器和时序管理器(7)相连，所述时序管理器(7)与数据存储器相连；所述接口电路(1)判断出控制器需输出RGB接口时序后，将控制指令信号按时钟顺序输出至指令译码器(2)，将数据信号按时钟顺序输出至数据存储器，所述时序管理器(7)根据时钟信号和控制指令信号生成相应的RGB控制信号、将时钟管理器输出的时钟信号变换成RGB时钟信号、将数据存储器输出的数据信号转换成RGB数据信号。3.根据权利要求2所述的显示器控制器，其特征在于所述数据存储器包括存储器控制器(3)和静态存储器(4)，所述存储器控制器(3)连接在所述接口电路(1)和静态存储器(4)之间，所述指令译码器(2)与存储器控制器(3)相连；所述接口电路(1)按时钟管理器输出的时钟信号将数据信号输出至存储器控制器(3)，所述存储器控制器(3)在指令译码器(2)的控制下将数据信号存入静态存储器(4)内。4.根据权利要求3所述的显示器控制器，其特征在于所述时钟管理器包括时钟发生器和时钟选择器(6)，所述时钟选择器(6)输入端分别与接口电路(1)和时钟发生器的输出端相连，所述时钟选择器(6)输出端与指令译码器(2)、存储器控制器(3)和时序管理器(7)输入端相连，所述时钟选择器(6)将从接口电路(1)输出端接收的第一时钟信号输出至存储器控制器(3)和指令译码器(2)，将从时钟发生器输出端接收的第二时钟信号输出至时序管理器(7)。5.根据权利要求4所述的显示器控制器，其特征在于所述时钟发生器包括相互连接的振荡器(51)和分频器(52)，所述振荡器(51)将基准时钟信号输出至分频器(52)，所述分频器(52)对基准时钟信号进行适当分频后作为第二时钟信号输出至时钟选择器(6)。6.根据权利要求1-5任一所述的显示器控制器，其特征在于还包括与显示器驱动器上的接口相适配的RGB接口(8)和系统接口(9)，所述系统接口(9)与接口电路(1)相连，所述系统接口(9)用于在显示器控制器需输出系统接口时序时，接收接口电路(1)输出的信号并送至显示器驱动器；所述RGB接口与时序管理器相连，所述RGB接口(8)用于在显示器控制器需输出RGB接口时序时，接收时序管理器输出的时序并送至显示器驱动器。全文摘要本发明公开了一种显示器控制器，该显示器控制器是在FPGA上实现的，包括相互连接的接口电路和RGB时序生成单元；接口电路根据输入其内的信号判断出显示器控制器需输出的接口时序，如果为系统接口时序则将输入其内的信号输出至显示器驱动器，如果为RGB接口时序则将输入其内的信号送至RGB时序生成单元，RGB时序生成单元将输入其内的信号转换成RGB时序并将RGB时序输出至显示器驱动器。该显示器控制器能方便在RGB接口时序或系统接口时序之间转换。该显示器控制器基于FPGA实现，具有可编程特性、可改性强、成本低、用户使用起来很方便。文档编号G09G5/04GK101359463SQ200710075450公开日2009年2月4日申请日期2007年7月30日优先权日2007年7月30日发明者卫冯,云杨,林陈,臣黄申请人:比亚迪股份有限公司