具有电压补偿机制的模拟缓冲器的制作方法

专利名称：具有电压补偿机制的模拟缓冲器的制作方法
技术领域：
本发明涉及一种模拟缓冲器，尤其涉及一种具有电压补偿机制的模拟缓 冲器。
背景技术：
液晶显示装置(Liquid Crystal Display; LCD)是目前广泛使用的一种平 面显示器，其具有外型轻薄、省电以及无辐射等特征。液晶显示装置的工作 原理是利用改变液晶层两端的电压差来改变液晶层内的液晶分子的排列状 态，以改变液晶层的透光性，再配合背光模块所提供的光源来显示影像。一 般而言，液晶显示装置包含多个像素单元、多条数据线及源极驱动装置，源 极驱动装置包含多个源极驱动电路。每一源极驱动电路耦合于相对应的数据 线，用以对所输入的数字影像数据信号执行取样闩锁处理、位准移位处理、 数字至模拟转换处理及模拟信号输出缓冲处理，并将所产生的模拟信号输出 至对应数据线，进而执行像素单元的数据信号写入操作。由上述可知，用以执行模拟信号输出缓冲处理的模拟缓冲器，就是源极 驱动电路产生模拟输出信号以执行像素电压写入操作的关键性元件，所以若 模拟缓冲器可以提供高驱动电流以执行快速精准的像素电压写入操作，则液 晶显示装置就可产生高画质输出，因此模拟缓冲器的性能直接影响到液晶显 示装置的显示品质。另一方面，由于每一源极驱动电路均要设置模拟缓冲器， 即源极驱动装置要设置相当多的模拟缓冲器，所以若能在不降低模拟信号输 出缓冲处理的性能前提下，简化模拟缓冲器的设计复杂度或简化其控制电路 复杂度，则可大幅降低源极驱动装置所需的装置布局面积，如此不但可设计 更轻薄的液晶显示装置，也可显著降低成本。图1为用于液晶显示装置的传统模拟缓冲器的电路示意图。如图所示， 模拟缓冲器IOO包含N沟道金属氧化物半导体晶体管111、 P沟道金属氧化 物半导体晶体管112、多个电容121-124、多个开关131-142、以及两个电流源181与182。模拟缓冲器100用以将输入电压Vin缓冲至输出电压Vout， 进而执行像素电容Cpixel的像素电压写入操作。然而上述传统模拟缓冲器需 要相当多的控制信号来控制开关元件的导通截止状态，电流源也需要额外的 电流控制信号，所以传统模拟缓冲器的电路操作实质上需要复杂的控制电路 以产生所需的复杂控制信号。因此，对于追求轻薄液晶显示装置的设计而言， 传统模拟缓冲器无法满足需求。发明内容依据本发明的实施例，其公开一种具有电压补偿机制的模拟缓冲器，包 含第一晶体管、第二晶体管、第一电容、第二电容、第一开关、第二开关、 第三开关、第四开关、第五开关及第六开关。第一晶体管包含漏极、源极及栅极，其中漏极用以接收第一供应电压， 输出电压经由第一晶体管的源极而输出。第二晶体管包含漏极、源极及栅极， 其中漏极用以接收第二供应电压，源极耦合于第一晶体管的源极。第一电容 包含第一端及第二端，其中第一端耦合于第一晶体管的栅极。第二电容包含 第一端及第二端，其中第一端耦合于第二晶体管的栅极。第一开关包含第一 端及第二端，其中第一端耦合于第一电容的第二端，第二端耦合于第一晶体 管的源极。第二开关包含第一端及第二端，其中第一端耦合于第二电容的第 二端，第二端耦合于第二晶体管的源极。第三开关包含第一端及第二端，其 中第一端用以接收第一参考电压，第二端耦合于第一电容的第一端。第四开 关包含第一端及第二端，其中第一端用以接收第二参考电压，第二端耦合于 第二电容的第一端。第五开关包含第一端及第二端，其中第一端用以接收输 入电压，第二端耦合于第一电容的第二端。第六开关包含第一端及第二端， 其中第一端用以接收输入电压，第二端耦合于第二电容的第二端。此模拟缓 冲器根据第一参考电压及第二参考电压以执行输出电压的电压补偿。上述模拟缓冲器还可包含参考电压产生器，用以产生该第一参考电压及该第二参考电压，该参考电压产生器包含第一电流源，包含第一端及第二 端，其中该第一端用以接收第三供应电压；第二电流源，包含第一端及第二 端，其中该第一端用以接收第四供应电压；第一补偿二极管，包含正极端及 负极端，其中该正极端耦合于该第一电流源的第二端，该正极端用以输出该第一参考电压；以及第二补偿二极管，包含正极端及负极端，其中该正极端 耦合于该第一补偿二极管的负极端，该负极端耦合于该第二电流源的第二端， 该负极端用以输出该第二参考电压。上述模拟缓冲器还可包含参考电压产生器，用以产生该第一参考电压及 该第二参考电压，该参考电压产生器包含第一电流源，包含第一端及第二 端，其中该第一端用以接收第三供应电压；第二电流源，包含第一端及第二 端，其中该第一端用以接收第四供应电压；N沟道金属氧化物半导体晶体管， 包含漏极、源极及栅极，其中该漏极耦合于该第一电流源的第二端，该栅极耦合于该漏极，该漏极用以输出该第一参考电压；以及P沟道金属氧化物半导体晶体管，包含漏极、源极及栅极，其中该漏极耦合于该第二电流源的第二端，该栅极耦合于该漏极，该源极耦合于该N沟道金属氧化物半导体晶体管的源极，该漏极用以输出该第二参考电压。上述模拟缓冲器中，该第一晶体管可为N沟道金属氧化物半导体晶体管， 该第二晶体管可为P沟道金属氧化物半导体晶体管。上述模拟缓冲器还可包含第七开关，包含第一端及第二端，其中该第一端耦合于该第一晶体管的栅极，该第二端耦合于该第一晶体管的源极；第 八开关，包含第一端及第二端，其中该第一端耦合于该第二晶体管的栅极， 该第二端耦合于该第二晶体管的源极；第九开关，包含第一端及第二端，其 中该第一端耦合于该第一电容的第一端，该第二端耦合于该第一晶体管的栅 极；以及第十开关，包含第一端及第二端，其中该第一端耦合于该第二电容 的第一端，该第二端耦合于该第二晶体管的栅极；其中该第一开关至该第四 开关的导通截止状态受控于第一控制信号，该第五开关及该第六开关的导通 截止状态受控于第二控制信号，该第九开关及该第十开关的导通截止状态受 控于第一使能控制信号，该第七开关及该第八开关的导通截止状态受控于第 二使能控制信号。依据本发明的实施例，还公开一种具有电压补偿机制的模拟缓冲器，包 含第一晶体管、第二晶体管、第一电容、第二电容、第一开关、第二开关、 第三开关、第四开关、第五开关、第六开关、第三电容、第四电容、第七开 关、第八开关、第九开关及第十开关。第一晶体管包含漏极、源极及栅极，其中漏极用以接收第一供应电压，输出电压经由第一晶体管的源极而输出。第二晶体管包含漏极、源极及栅极， 其中漏极用以接收第二供应电压，源极耦合于第一晶体管的源极。第一电容 包含第一端及第二端，其中第一端耦合于第一晶体管的栅极。第二电容包含 第一端及第二端，其中第一端耦合于第二晶体管的栅极。第一开关包含第一 端及第二端，其中第一端耦合于第一电容的第二端，第二端耦合于第一晶体 管的源极。第二开关包含第一端及第二端，其中第一端耦合于第二电容的第 二端，第二端耦合于第二晶体管的源极。第三开关包含第一端及第二端，其 中第一端用以接收第一参考电压，第二端耦合于第一电容的第一端。第四开 关包含第一端及第二端，其中第一端用以接收第二参考电压，第二端耦合于 第二电容的第一端。第五开关包含第一端及第二端，其中第一端用以接收输 入电压，第二端耦合于第一电容的第二端。第六开关包含第一端及第二端， 其中第一端用以接收输入电压，第二端耦合于第二电容的第二端。第三电容 包含第一端及第二端，其中第一端耦合于第一晶体管的栅极。第四电容包含 第一端及第二端，其中第一端耦合于第二晶体管的栅极。第七开关包含第一 端及第二端，其中第一端耦合于第五开关的第一端，第二端耦合于第三电容 的第二端。第八开关包含第一端及第二端，其中第一端耦合于第六开关的第 一端，第二端耦合于第四电容的第二端。第九开关包含第一端及第二端，其 中第一端耦合于第三电容的第二端，第二端耦合于第一晶体管的源极。第十 开关包含第一端及第二端，其中第一端耦合于第四电容的第二端，第二端耦 合于第二晶体管的源极。此模拟缓冲器根据第一参考电压及第二参考电压以 执行输出电压的电压补偿。依据本发明的实施例，还公开一种具有电压补偿机制的模拟缓冲器，包 含第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一电容、第二电 容、第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第 七开关、第八开关、第九开关及第十开关。第一晶体管包含漏极、源极及栅极，其中漏极用以接收第一供应电压， 输出电压经由第一晶体管的源极而输出。第二晶体管包含漏极、源极及栅极， 其中漏极用以接收第二供应电压，源极耦合于第一晶体管的源极。第一电容 包含第一端及第二端，其中第一端耦合于第一晶体管的栅极。第二电容包含 第一端及第二端，其中第一端耦合于第二晶体管的栅极。第一开关包含第一端及第二端，其中第一端耦合于第一电容的第二端，第二端耦合于第一晶体 管的源极。第二开关包含第一端及第二端，其中第一端耦合于第二电容的第 二端，第二端耦合于第二晶体管的源极。第三开关包含第一端及第二端，其 中第一端用以接收第一参考电压，第二端耦合于第一电容的第一端。第四开 关包含第一端及第二端，其中第一端用以接收第二参考电压，第二端耦合于 第二电容的第一端。第五开关包含第一端及第二端，其中第一端用以接收输 入电压，第二端耦合于第一电容的第二端。第六开关包含第一端及第二端， 其中第一端用以接收输入电压，第二端耦合于第二电容的第二端。第三晶体 管包含漏极、源极及栅极，其中漏极用以接收第三供应电压，源极耦合于第 一晶体管的源极。第四晶体管包含漏极、源极及栅极，其中漏极用以接收第 四供应电压，源极耦合于第二晶体管的源极。第七开关包含第一端及第二端， 其中第一端耦合于第三晶体管的栅极，第二端耦合于第三晶体管的源极。第 八开关包含第一端及第二端，其中第一端耦合于第四晶体管的栅极，第二端 耦合于第四晶体管的源极。第九开关包含第一端及第二端，其中第一端耦合 于第一晶体管的栅极，第二端耦合于第三晶体管的栅极。第十开关包含第一 端及第二端，其中第一端耦合于第二晶体管的栅极，第二端耦合于第四晶体 管的栅极。此模拟缓冲器根据第一参考电压及第二参考电压以执行输出电压 的电压补偿。上述模拟缓冲器还可包含参考电压产生器，用以产生该第一参考电压及 该第二参考电压，该参考电压产生器包含第一电流源，包含第一端及第二 端，其中该第一端用以接收第三供应电压；第二电流源，包含第一端及第二端，其中该第一端用以接收第四供应电压；第一补偿二极管，包含正极端及负极端，其中该正极端耦合于该第一电流源的第二端，该正极端用以输出该第一参考电压；以及第二补偿二极管，包含正极端及负极端，其中该正极端 耦合于该第一补偿二极管的负极端，该负极端耦合于该第二电流源的第二端， 该负极端用以输出该第二参考电压。上述模拟缓冲器还可包含参考电压产生器，用以产生该第一参考电压及 该第二参考电压，该参考电压产生器包含第一电流源，包含第一端及第二 端，其中该第一端用以接收第三供应电压；第二电流源，包含第一端及第二 端，其中该第一端用以接收第四供应电压；N沟道金属氧化物半导体晶体管，包含漏极、源极及栅极，其中该漏极耦合于该第一电流源的第二端，该栅极 耦合于该漏极，该漏极用以输出该第一参考电压；以及P沟道金属氧化物半 导体晶体管，包含漏极、源极及栅极，其中该漏极耦合于该第二电流源的第 二端，该栅极耦合于该漏极，该源极耦合于该N沟道金属氧化物半导体晶体 管的源极，该漏极用以输出该第二参考电压。上述模拟缓冲器中，该第一晶体管可为N沟道金属氧化物半导体晶体管，该第二晶体管可为p沟道金属氧化物半导体晶体管。上述模拟缓冲器还可包含第十一开关，包含第一端及第二端，其中该第一端耦合于该第一电容的第二端，该第二端耦合于该第二电容的第二端；其中该第一开关至该第四开关的导通截止状态受控于第一控制信号，该第五 开关、该第六开关、该第九开关及该第十开关的导通截止状态受控于第二控 制信号，该第七开关、该第八开关及该第十一开关的导通截止状态受控于第 三控制信号。上述模拟缓冲器还可包含第十一开关，包含第一端及第二端，其中该第一端耦合于该第一晶体管的栅极，该第二端耦合于该第一晶体管的源极；第十二开关，包含第一端及第二端，其中该第一端耦合于该第二晶体管的栅极，该第二端耦合于该第二晶体管的源极；第十三开关，包含第一端及第二 端，其中该第一端耦合于该第一电容的第一端，该第二端耦合于该第一晶体 管的栅极；以及第十四开关，包含第一端及第二端，其中该第一端耦合于该 第二电容的第一端，该第二端耦合于该第二晶体管的栅极；其中该第一开关 至该第四开关的导通截止状态受控于第一控制信号，该第五开关、该第六开 关、该第九开关及该第十开关的导通截止状态受控于第二控制信号，该第七 开关及该第八幵关的导通截止状态受控于第三控制信号，该第十三开关及该 第十四开关的导通截止状态受控于第一使能控制信号，该第十一开关及该第 十二开关的导通截止状态受控于第二使能控制信号。上述模拟缓冲器还可包含第十五开关，包含第一端及第二端，其中该 第一端耦合于该第一电容的第二端，该第二端耦合于该第二电容的第二端； 其中该第十五开关的导通截止状态受控于该第三控制信号。依据本发明的实施例，还公开一种具有电压补偿机制的模拟缓冲器，包 含第一晶体管，包含漏极、源极及栅极，其中该漏极用以接收第一供应电压，该源极用以输出输出电压；第二晶体管，包含漏极、源极及栅极，其中该漏极用以接收第二供应电压，该源极耦合于该第一晶体管的源极；第一电 容，包含第一端及第二端，其中该第一端耦合于该第一晶体管的栅极；第二 电容，包含第一端及第二端，其中该第一端耦合于该第二晶体管的栅极；第 一开关，包含第一端及第二端，其中该第一端耦合于该第一电容的第二端， 该第二端耦合于该第一晶体管的源极；第二开关，包含第一端及第二端，其 中该第一端耦合于该第二电容的第二端，该第二端耦合于该第二晶体管的源 极；第三开关，包含第一端及第二端，其中该第一端用以接收第一参考电压， 该第二端耦合于该第一电容的第一端；第四开关，包含第一端及第二端，其 中该第一端用以接收第二参考电压，该第二端耦合于该第二电容的第一端； 第五开关，包含第一端及第二端，其中该第一端用以接收输入电压，该第二 端耦合于该第一电容的第二端；第六开关，包含第一端及第二端，其中该第 一端用以接收该输入电压，该第二端耦合于该第二电容的第二端；第三晶体 管，包含漏极、源极及栅极，其中该漏极用以接收第三供应电压，该源极耦 合于该第一晶体管的源极；第四晶体管，包含漏极、源极及栅极，其中该漏 极用以接收第四供应电压，该源极耦合于该第二晶体管的源极；第七开关， 包含第一端及第二端，其中该第一端耦合于该第三晶体管的栅极，该第二端 耦合于该第三晶体管的源极；第八开关，包含第一端及第二端，其中该第一 端耦合于该第四晶体管的栅极，该第二端耦合于该第四晶体管的源极；第九 开关，包含第一端及第二端，其中该第一端耦合于该第一晶体管的栅极，该 第二端耦合于该第三晶体管的栅极；以及第十开关，包含第一端及第二端， 其中该第一端耦合于该第二晶体管的栅极，该第二端耦合于该第四晶体管的 栅极；其中该模拟缓冲器根据该第一参考电压及该第二参考电压以执行该输 出电压的电压补偿。上述模拟缓冲器还可包含参考电压产生器，用以产生该第一参考电压及 该第二参考电压，该参考电压产生器包含第一电流源，包含第一端及第二 端，其中该第一端用以接收第五供应电压；第二电流源，包含第一端及第二 端，其中该第一端用以接收第六供应电压；第一补偿二极管，包含正极端及 负极端，其中该正极端耦合于该第一电流源的第二端，用以输出该第一参考 电压；以及第二补偿二极管，包含正极端及负极端，其中该正极端耦合于该第一补偿二极管的负极端，该负极端耦合于该第二电流源的第二端，用以输 出该第二参考电压。上述模拟缓冲器还可包含参考电压产生器，用以产生该第一参考电压及 该第二参考电压，该参考电压产生器包含第一电流源，包含第一端及第二 端，其中该第一端用以接收第五供应电压；第二电流源，包含第一端及第二 端，其中该第一端用以接收第六供应电压；N沟道金属氧化物半导体晶体管，包含漏极、源极及栅极，其中该漏极耦合于该第一电流源的第二端，该栅极耦合于该漏极，该漏极用以输出该第一参考电压；以及P沟道金属氧化物半 导体晶体管，包含漏极、源极及栅极，其中该漏极耦合于该第二电流源的第 二端，该栅极耦合于该漏极，该源极耦合于该N沟道金属氧化物半导体晶体 管的源极，该漏极用以输出该第二参考电压。上述模拟缓冲器中，该第一晶体管及该第三晶体管可为N沟道金属氧化 物半导体晶体管，该第二晶体管及该第四晶体管可为P沟道金属氧化物半导 体晶体管。上述模拟缓冲器还可包含第十一开关，包含第一端及第二端，其中该第一端耦合于该第一晶体管的栅极，该第二端耦合于该第一晶体管的源极； 第十二开关，包含第一端及第二端，其中该第一端耦合于该第二晶体管的栅 极，该第二端耦合于该第二晶体管的源极；第十三开关，包含第一端及第二 端，其中该第一端耦合于该第一电容的第一端，该第二端耦合于该第一晶体 管的栅极；以及第十四开关，包含第一端及第二端，其中该第一端耦合于该 第二电容的第一端，该第二端耦合于该第二晶体管的栅极；其中该第一开关 至该第四开关的导通截止状态受控于第一控制信号，该第五开关及该第六开 关的导通截止状态受控于第二控制信号，该第十三开关及该第十四开关的导 通截止状态受控于第一使能控制信号，该第十一开关及该第十二开关的导通 截止状态受控于第二使能控制信号，该第九开关及该第十幵关的导通截止状 态受控于第三使能控制信号，该第七开关及该第八开关的导通截止状态受控 于第四使能控制信号。依据本发明的实施例，还公开一种具有电压补偿机制的模拟缓冲器，包 含第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一电容、第二电 容、第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第三电容、第四电容、第七开关、第八开关、第九开关、第十开关、第十一开 关、第十二开关、第十三开关及第十四开关。第一晶体管包含漏极、源极及栅极，其中漏极用以接收第一供应电压，输出电压经由第一晶体管的源极而输出。第二晶体管包含漏极、源极及栅极， 其中漏极用以接收第二供应电压，源极耦合于第一晶体管的源极。第一电容 包含第一端及第二端，其中第一端耦合于第一晶体管的栅极。第二电容包含 第一端及第二端，其中第一端耦合于第二晶体管的栅极。第一开关包含第一 端及第二端，其中第一端耦合于第一电容的第二端，第二端耦合于第一晶体 管的源极。第二开关包含第一端及第二端，其中第一端耦合于第二电容的第 二端，第二端耦合于第二晶体管的源极。第三开关包含第一端及第二端，其 中第一端用以接收第一参考电压，第二端耦合于第一电容的第一端。第四开 关包含第一端及第二端，其中第一端用以接收第二参考电压，第二端耦合于 第二电容的第一端。第五开关包含第一端及第二端，其中第一端用以接收输 入电压，第二端耦合于第一电容的第二端。第六开关包含第一端及第二端， 其中第一端用以接收输入电压，第二端耦合于第二电容的第二端。第三电容 包含第一端及第二端，其中第一端耦合于第一晶体管的栅极。第四电容包含 第一端及第二端，其中第一端耦合于第二晶体管的栅极。第七开关包含第一 端及第二端，其中第一端耦合于第五开关的第一端，第二端耦合于第三电容 的第二端。第八开关包含第一端及第二端，其中第一端耦合于第六开关的第 一端，第二端耦合于第四电容的第二端。第九开关包含第一端及第二端，其 中第一端耦合于第三电容的第二端，第二端耦合于第一晶体管的源极。第十 开关包含第一端及第二端，其中第一端耦合于第四电容的第二端，第二端耦 合于第二晶体管的源极。第三晶体管包含漏极、源极及栅极，其中漏极用以 接收第三供应电压，源极耦合于第一晶体管的源极。第四晶体管包含漏极、 源极及栅极，其中漏极用以接收第四供应电压，源极耦合于第二晶体管的源 极。第十一开关，包含第一端及第二端，其中第一端耦合于第三晶体管的栅 极，第二端耦合于第三晶体管的源极。第十二开关，包含第一端及第二端， 其中第一端耦合于第四晶体管的栅极，第二端耦合于第四晶体管的源极。第 十三开关包含第一端及第二端，其中第一端耦合于第一晶体管的栅极，第二 端耦合于第三晶体管的栅极。第十四开关包含第一端及第二端，其中第一端耦合于第二晶体管的栅极，第二端耦合于第四晶体管的栅极。此模拟缓冲器 根据第一参考电压及第二参考电压以执行输出电压的电压补偿。上述模拟缓冲器还可包含参考电压产生器，用以产生该第一参考电压及 该第二参考电压，该参考电压产生器包含第一电流源，包含第一端及第二 端，其中该第一端用以接收第五供应电压；第二电流源，包含第一端及第二端，其中该第一端用以接收第六供应电压；第一补偿二极管，包含正极端及负极端，其中该正极端耦合于该第一电流源的第二端，用以输出该第一参考电压；以及第二补偿二极管，包含正极端及负极端，其中该正极端耦合于该第一补偿二极管的负极端，该负极端耦合于该第二电流源的第二端，用以输 出该第二参考电压。上述模拟缓冲器还可包含参考电压产生器，用以产生该第一参考电压及该第二参考电压，该参考电压产生器包含第一电流源，包含第一端及第二 端，其中该第一端用以接收第五供应电压；第二电流源，包含第一端及第二 端，其中该第一端用以接收第六供应电压；N沟道金属氧化物半导体晶体管， 包含漏极、源极及栅极，其中该漏极耦合于该第一电流源的第二端，该栅极 耦合于该漏极，该漏极用以输出该第一参考电压；以及P沟道金属氧化物半 导体晶体管，包含漏极、源极及栅极，其中该漏极耦合于该第二龟流源的第 二端，该栅极耦合于该漏极，该源极耦合于该N沟道金属氧化物半导体晶体 管的源极，该漏极用以输出该第二参考电压。上述模拟缓冲器中，该第一晶体管及该第三晶体管可为N沟道金属氧化 物半导体晶体管，该第二晶体管及该第四晶体管可为P沟道金属氧化物半导 体晶体管。上述模拟缓冲器还可包含第十五开关，包含第一端及第二端，其中该 第一端耦合于该第一电容的第二端，该第二端耦合于该第二电容的第二端； 其中该第一开关至该第四开关的导通截止状态受控于第一控制信号，该第五 开关、该第六开关、第九开关及第十开关的导通截止状态受控于第二控制信 号，第七开关、第八开关及第十五开关的导通截止状态受控于第三控制信号， 该第十三开关及该第十四开关的导通截止状态受控于第三使能控制信号，该 第十一开关及该第十二开关的导通截止状态受控于第四使能控制信号。上述模拟缓冲器还可包含第十五开关，包含第一端及第二端，其中该第一端耦合于该第一晶体管的栅极，该第二端耦合于该第一晶体管的源极； 第十六开关，包含第一端及第二端，其中该第一端耦合于该第二晶体管的栅 极，该第二端耦合于该第二晶体管的源极；第十七开关，包含第一端及第二端，其中该第一端耦合于该第一电容的第一端，该第二端耦合于该第一晶体管的栅极；以及第十八开关，包含第一端及第二端，其中该第一端耦合于该 第二电容的第一端，该第二端耦合于该第二晶体管的栅极；其中该第一开关 至该第四开关的导通截止状态受控于第一控制信号，该第五开关、该第六开 关、第九开关及第十开关的导通截止状态受控于第二控制信号，第七开关及 第八开关的导通截止状态受控于第三控制信号，该第十七开关及该第十八开 关的导通截止状态受控于第一使能控制信号，该第十五开关及该第十六开关 的导通截止状态受控于第二使能控制信号，该第十三开关及该第十四开关的 导通截止状态受控于第三使能控制信号，该第十一开关及该第十二开关的导 通截止状态受控于第四使能控制信号。上述模拟缓冲器还可包含第十九开关，包含第一端及第二端，其中该 第一端耦合于该第一电容的第二端，该第二端耦合于该第二电容的第二端； 其中该第十九开关的导通截止状态受控于该第三控制信号。本发明能够减少模拟缓冲器的功率损耗，提供更精准的输出电压，并使 得模拟缓冲器的电路工作于更高速的信号电压处理。


图1为用于液晶显示装置的传统模拟缓冲器的电路示意图。图2为本发明第一实施例的具有电压补偿机制的模拟缓冲器电路示意图。图3显示参考电压产生器的第一实施例电路示意图。图4显示参考电压产生器的第二实施例电路示意图。图5为图2的模拟缓冲器的工作相关信号时序图，其中横轴为时间轴。图6为本发明第二实施例的具有电压补偿机制的模拟缓冲器电路示意图。图7为图6的模拟缓冲器的工作相关信号时序图，其中横轴为时间轴。 图8为本发明第三实施例的具有电压补偿机制的模拟缓冲器电路示意图。图9为图8的模拟缓冲器的工作相关信号时序图，其中横轴为时间轴。 图10为本发明第四实施例的具有电压补偿机制的模拟缓冲器电路示意图。图11为图10的模拟缓冲器的工作相关信号时序图，其中横轴为时间轴。其中，附图标记说明如下100、 200、500、 600、 700模拟缓冲器111N沟道金属氧化物半导体晶体管112P沟道金属氧化物半导体晶体管121-124电容131-142开关181、 182电流源211、 431、511、 611、 711第一晶体管212、 432、512、 612、 712第二晶体管221、 521、621、 721第一电容222、 522、622、 722~1电^*231、 531、631、 731第一开关232、 532、632、 732第二开关233、 533、633、 733第三开关234、 534、634、 734第四开关235、 535、635、 735第五开关236、 536、636、 736第六开关237、 537、637、 737第七开关238、 538、638、 738第八开关239、 539、639、 739第九开关240、 540、640、 740第十开关290、 300、400、 590、 690、 790参考电压产生器311、 411第一电流源312、 412第二电流源331第一补偿二极管332 第二补偿二极管523、 723 第三电容524、 724 第四电容541、 641、 741 第H""—开关542、 642、 742 第十二开关543、 643、 743 第十三开关544、 644、 744 第十四开关545、 745 第十五开关746 第十六开关747 第十七开关748 第十八开关749 第十九开关Ea 第一使能控制信号 Eab 第二使能控制信号 II、 12 电流 Pl 第一控制信号 P2 第二控制信号 P3 第三控制信号 Ql 第三使能控制信号 Qlb 第四使能控制信号TlO、 Tn、 Ti2、 Ti3、 丁20、 丁21、 T22、 丁23 时间V0、 V,、 V2 电压AV0、 AVi、 AV2、 AV02、八Vu、 AV12、 AV21、误差电压 AV22Vbl 第一参考电压 Vb2 第二参考电压 Vddl 第一供应电压 Vdd2 第三供应电压 Vdd3 第五供应电压 Vin 输入电压Vout 输出电压Vssl 第二供应电压Vss2 第四供应电压Vss3 第六供应电压具体实施方式
为让本发明更显而易懂，下文依本发明的具有电压补偿机制的模拟缓冲 器，特举实施例配合附图作详细说明，但所提供的实施例并不用以限制本发 明所涵盖的范围。图2为本发明第一实施例的具有电压补偿机制的模拟缓冲器电路示意 图。如图2所示，模拟缓冲器200包含第一晶体管211、第二晶体管212、第 一电容221、第二电容222、第一开关231、第二开关232、第三开关233、. 第四开关234、第五开关235、第六开关236、第七开关237、第八开关238、 第九开关239、第十开关240、及参考电压产生器2卯。参考电压产生器290 由第三供应电压Vdd2及第四供应电压Vss2供应电源，用以产生第一参考电 压Vbl及第二参考电压Vb2。第一晶体管211包含漏极、源极及栅极，其中漏极用以接收第一供应电 压Vddl，输出电压Vout经由第一晶体管211的源极而输出。第二晶体管212 包含漏极、源极及栅极，其中漏极用以接收第二供应电压Vssl，源极耦合于 第一晶体管211的源极。第一晶体管211可为N沟道金属氧化物半导体晶体 管(N-channel Metal-Oxide-Semiconductor Transistor)，第二晶体管212可为 P沟道金属氧化物半导体晶体管(P-channd MOS Transistor)。在模拟缓冲 器200的电路工作中，第一晶体管211及第二晶体管212操作于共集极组态 (Common-drain Configuration)的AB类源极跟随模式，用以降低功率损耗。第七开关237包含第一端及第二端，分别耦合于第一晶体管211的栅极 及源极。第八开关238包含第一端及第二端，分别耦合于第二晶体管的栅极 及源极。第九开关239包含第一端及第二端，其中第二端耦合于第一晶体管 211的栅极，第十开关240包含第一端及第二端，其中第二端耦合于第二晶 体管212的栅极。第三开关233包含第一端及第二端，其中第一端耦合于参 考电压产生器290以接收第一参考电压Vbl，第二端耦合于第九开关239的第一端。第四开关234包含第一端及第二端，其中第一端耦合于参考电压产生器290以接收第二参考电压Vb2，第二端耦合于第十开关240的第一端。第一电容221包含第一端及第二端，其中第一端耦合于第三开关233的 第二端。第二电容222包含第一端及第二端，其中第一端耦合于第四开关234 的第二端。第五开关235包含第一端及第二端，其中第一端用以接收输入电 压Vin，第二端耦合于第一电容221的第二端。第六开关236包含第一端及 第二端，其中第一端用以接收输入电压Vin，第二端耦合于第二电容222的 第二端。第一开关231包含第一端及第二端，其中第一端耦合于第一电容221 的第二端，第二端耦合于第一晶体管211的源极。第二开关232包含第一端 及第二端，其中第一端耦合于第二电容222的第二端，第二端耦合于第二晶 体管212的源极。在一个实施例中，图2的参考电压产生器290的内部电路结构为图3所 示的参考电压产生器300。请参考图3，图3为显示参考电压产生器的第一实 施例电路示意图。如图3所示，参考电压产生器300包含第一电流源311、 第二电流源312、第一补偿二极管331、及第二补偿二极管332。第一电流源 3U包含第一端及第二端，其中第一端用以接收第三供应电压Vdd2，第二端 用以提供电流Il。第二电流源312包含第一端及第二端，其中第一端用以接 收第四供应电源Vss2，第二端用以提供电流I2。第一补偿二极管331包含正 极端及负极端，其中正极端耦合于第一电流源311的第二端。第二补偿二极 管332包含正极端及负极端，其中正极端耦合于第一补偿二极管331的负极 端，负极端耦合于第二电流源312的第二端。第一参考电压Vbl经由第一补 偿二极管331的正极端而输出，第二参考电压Vb2经由第二补偿二极管332 的负极端而输出。在另一实施例中，图2的参考电压产生器2卯的内部电路结构为图4所 示的参考电压产生器400。请参考图4，图4为显示参考电压产生器的第二实 施例电路示意图。如图4所示，参考电压产生器400包含第一电流源411、 第二电流源412、第一晶体管431、及第二晶体管432。第一电流源411包含 第一端及第二端，其中第一端用以接收第三供应电压Vdd2，第二端用以提供 电流Il。第二电流源412包含第一端及第二端，其中第一端用以接收第四供 应电源Vss2，第二端用以提供电流I2。第一晶体管431包含漏极、源极及栅极，其中漏极耦合于第一电流源411的第二端，栅极耦合于漏极。第二晶体管432包含漏极、源极及栅极，其中漏极耦合于第二电流源412的第二端， 栅极耦合于漏极，源极耦合于第一晶体管431的源极。第一参考电压Vbl经 由第一晶体管431的漏极而输出，第二参考电压Vb2经由第二晶体管432的 漏极而输出。第一晶体管431可为N沟道金属氧化物半导体晶体管，第二晶 体管432可为P沟道金属氧化物半导体晶体管。图5为图2的模拟缓冲器的工作相关信号时序图，其中横轴为时间轴。 在图5中，由上往下的信号分别为输入电压Vin、第一控制信号P1、第二控 制信号P2、第一使能控制信号Ea、第二使能控制信号Eab及输出电压Vout。 第一控制信号Pl用以控制第一开关231至第四开关234的导通截止状态。 第二控制信号P2用以控制第五开关235及第六开关236的导通截止状态。 第一使能控制信号Ea用以控制第九开关239及第十开关240的导通截止状 态。第二使能控制信号Eab用以控制第七开关237及第八开关238的导通截 止状态。在以下有关工作信号时序图的叙述中，使能的高电平控制信号用以 切换对应开关至导通短路状态，禁能的低电平控制信号用以切换对应开关至 截止开路状态。模拟缓冲器200的工作原理说明如下。在时间T1Q内，第一控制信号Pl及第一使能控制信号Ea为使能的高电 平控制信号，且第二控制信号P2及第二使能控制信号Eab为禁能的低电平 控制信号，输出电压Vout从前阶段的电压Vo士AVo调整为预设启始电压 Vpreset，同时第一电容221的电容电压被充电至第一晶体管211导通时的栅 源极电压，而第二电容222的电容电压则被充电至第二晶体管212导通时的 栅源极电压。在时间Tu内，第二控制信号P2及第一使能控制信号Ea为使 能的高电平控制信号，且第一控制信号P1及第二使能控制信号Eab为禁能 的低电平控制信号，此时输入电压Vin的电压V,配合第一电容221及第二电 容222的电容电压，将输出电压Vout从预设启始电压Vpreset调整为电压 V,土AVp由于第一晶体管211及第二晶体管212导通时的栅源极电压已被 第一电容221及第二电容222的电容电压所补偿，所以可将正负误差AV,降 低至可容许的微小偏移范围内。在时间T,2内，第二使能控制信号Eab为使 能的高电平控制信号，且第一控制信号P1、第二控制信号P2及第一使能控 制信号Ea为禁能的低电平控制信号，此时第一晶体管211及第二晶体管212均在截止状态， 一方面使输出电压Vout保持在电压V,士AV,，另一方面可节 省因第一晶体管211及第二晶体管212导通所导致的功率消耗。在时间T2Q内，第一控制信号Pl及第一使能控制信号Ea为使能的高电 平控制信号，且第二控制信号P2及第二使能控制信号Eab为禁能的低电平 控制信号，输出电压Vout又被调整为预设启始电压Vpreset,同时第一电容 221及第二电容222的电容电压分别被充电至第一晶体管211及第二晶体管 212导通时的栅源极电压。在时间丁21内，第二控制信号P2及第一使能控制 信号Ea为使能的高电平控制信号，且第一控制信号P1及第二使能控制信号 Eab为禁能的低电平控制信号，此时输入电压Vin的电压V2配合第一电容 221及第二电容222的电容电压，将输出电压Vout从预设启始电压Vpreset 调整为电压V2±AV2，同理由于第一晶体管211及第二晶体管212导通时的 栅源极电压已被第一电容221及第二电容222的电容电压所补偿，所以可将正负误差AV2降低至可容许的微小偏移范围内。在时间T22内，第二使能控制信号Eab为使能的高电平控制信号，且第一控制信号Pl、第二控制信号 P2及第一使能控制信号Ea为禁能的低电平控制信号，此时第一晶体管211 及第二晶体管212均在截止状态， 一方面使输出电压Vout保持在电压V2± AV2，另一方面可节省因第一晶体管211及第二晶体管212导通所导致的功 率消耗。由上述可知，第七开关237至第十开关240的元件工作性能，在控制第 一晶体管211及第二晶体管212的导通截止状态以节省功率消耗，所以如果 模拟缓冲器200的设计重点不在节省功率消耗，则在另一实施例中，可省略 第七开关237至第十开关240以节省成本，即在模拟缓冲器200的设计中， 将第七开关237及第八开关238取代为开路，及将第九开关239及第十开关 240取代为短路，以下其余实施例同理类推。请注意，虽然本文所述控制信 号均以高电平电压为使能信号，且低电平电压为禁能信号，但在另一实施例 中，可以低电平电压为使能信号，且高电平电压为禁能信号，但模拟缓冲器 仍具有相同的工作性能。图6为本发明第二实施例的具有电压补偿机制的模拟缓冲器电路示意 图。如图6所示，模拟缓冲器500包含第一晶体管511、第二晶体管512、第 一电容521、第二电容522、第三电容523、第四电容524、第一开关531、第二开关532、第三开关533、第四开关534、第五开关535、第六开关536、 第七开关537、第八开关538、第九开关539、第十开关540、第十一开关541、 第十二开关542、第十三开关543、第十四开关544、第十五开关545、及参 考电压产生器590。参考电压产生器590由第三供应电压Vdd2及第四供应电 压Vss2供应电源，用以产生第一参考电压Vbl及第二参考电压Vb2。第一晶体管511包含漏极、源极及栅极，其中漏极用以接收第一供应电 压Vddl,输出电压Vout经由第一晶体管511的源极而输出。第二晶体管512 包含漏极、源极及栅极，其中漏极用以接收第二供应电压Vssl，源极耦合于 第一晶体管511的源极。第一晶体管511可为N沟道金属氧化物半导体晶体 管，第二晶体管512可为P沟道金属氧化物半导体晶体管。在模拟缓冲器500 的电路工作中，第一晶体管511及第二晶体管512操作于共集极组态的AB 类源极跟随模式，用以降低功率损耗。第十一开关541包含第一端及第二端，分别耦合于第一晶体管511的栅 极及源极。第十二开关542包含第一端及第二端，分别耦合于第二晶体管512 的栅极及源极。第十三开关543包含第一端及第二端，其中第二端耦合于第 一晶体管511的栅极。第十四开关544包含第一端及第二端，其中第二端耦 合于第二晶体管512的栅极。第三电容523包含第一端及第二端，其中第一 端耦合于第十三开关543的第一端。第四电容524包含第一端及第二端，其 中第一端耦合于第十四开关544的第一端。第九开关539包含第一端及第二 端，其中第一端耦合于第三电容523的第二端，第二端耦合于第一晶体管511 的源极。第十开关540包含第一端及第二端，其中第一端耦合于第四电容524 的第二端，第二端耦合于第二晶体管512的源极。第七开关537包含第一端及第二端，其中第一端用以接收输入电压Vin， 第二端耦合于第三电容523的第二端，第八开关538包含第一端及第二端， 其中第一端用以接收输入电压Vin，第二端耦合于第四电容524的第二端。 第三开关533包含第一端及第二端，其中第一端耦合于参考电压产生器590 以接收第一参考电压Vbl，第二端耦合于第十三开关543的第一端。第四开 关534包含第一端及第二端，其中第一端耦合于参考电压产生器590以接收 第二参考电压Vb2，第二端耦合于第十四开关544的第一端。第一电容521包含第一端及第二端，其中第一端耦合于第三开关533的第二端。第二电容522包含第一端及第二端，其中第一端耦合于第四开关534 的第二端。第五开关535包含第一端及第二端，其中第一端用以接收输入电 压Vin，第二端耦合于第一电容521的第二端。第六开关536包含第一端及 第二端，其中第一端用以接收输入电压Vin，第二端耦合于第二电容522的 第二端。第一开关531包含第一端及第二端，其中第一端耦合于第一电容521 的第二端，第二端耦合于第一晶体管511的源极。第二开关532包含第一端 及第二端，其中第一端耦合于第二电容522的第二端，第二端耦合于第二晶 体管512的源极。第十五开关545包含第一端及第二端，其中第一端耦合于 第一电容521的第二端，第二端耦合于第二电容522的第二端。在一个实施例中，图6的参考电压产生器590的内部电路结构为图3所 示的参考电压产生器300。在另一实施例中，图6的参考电压产生器5卯的 内部电路结构为图4所示的参考电压产生器400。图7为图6的模拟缓冲器的工作相关信号时序图，其中横轴为时间轴。 在图7中，由上往下的信号分别为输入电压Vin、第一控制信号P1、第二控 制信号P2、第三控制信号P3、第一使能控制信号Ea、第二使能控制信号Eab 及输出电压Vout。第一控制信号Pl用以控制第一开关531至第四开关534 的导通截止状态。第二控制信号P2用以控制第五开关535、第六开关536、 第九开关539及第十开关540的导通截止状态。第三控制信号P3用以控制 第七开关537、第八开关538及第十五开关545的导通截止状态。第一使能 控制信号Ea用以控制第十三开关543及第十四开关544的导通截止状态。 第二使能控制信号Eab用以控制第十一开关541及第十二开关542的导通截 止状态。模拟缓冲器500的工作原理说明如下。在时间Tw内，第一控制信号Pl及第一使能控制信号Ea为使能的高电 平控制信号，且第二控制信号P2、第三控制信号P3及第二使能控制信号Eab 为禁能的低电平控制信号，输出电压Vout从前阶段的电压Vo士八Vo2调整为 预设启始电压Vpreset，同时第一电容521及第二电容522的电容电压分别被 充电至第一晶体管511及第二晶体管512导通时的第一栅源极电压及第二栅 源极电压。在时间Tu内，第二控制信号P2及第一使能控制信号Ea为使能 的高电平控制信号，且第一控制信号P1、第三控制信号P3及第二使能控制 信号Eab为禁能的低电平控制信号，此时输入电压Vin的电压Vi配合第一电容521及第二电容522的电容电压，将输出电压Vout从预设启始电压 Vpreset调整为电压V,士AVu，由于此时第一晶体管511及第二晶体管512 导通时的第三栅源极电压及第四栅源极电压己被第一电容521及第二电容 522的电容电压(第一栅源极电压及第二栅源极电压)所补偿，所以可将正 负误差电压降低至AVu，但第三栅源极电压及第四栅源极电压并没有完全被 补偿，所以利用第三电容523及第四电容524充电至第三栅源极电压及第四 栅源极电压以作后续补偿。在时间T12内，第三控制信号P3及第一使能控制 信号Ea为使能的高电平控制信号，且第一控制信号Pl、第二控制信号P2 及第二使能控制信号Eab为禁能的低电平控制信号，此时第十五开关545在 导通短路状态，使第三电容523及第四电容524的电容电压可保持在第三栅 源极电压及第四栅源极电压以作精确的电压补偿，因此输入电压Vin的电压 Vp就配合第三电容523及第四电容524的电容电压，将输出电压Vout从电 压V,士AVu调整为电压V!士AV^，即利用第三电容523及第四电容524的 第三栅源极电压及第四栅源极电压作进一步的栅源极电压补偿，将正负误差 电压从AV 降低至AV12，用以提供更精准的输出电压Vout。在时间Tn内，第二使能控制信号Eab为使能的高电平控制信号，且第 一控制信号P、第二控制信号P2、第三控制信号P3及第一使能控制信号 Ea为禁能的低电平控制信号，此时第一晶体管511及第二晶体管512均在截 止状态， 一方面使输出电压Vout保持在电压V,土AV,2，另一方面可节省因 第一晶体管511及第二晶体管512导通所导致的功率消耗。模拟缓冲器500在时间丁2()至时间T23的电路工作状况类同于上述有关时间T^至时间1\3的电路工作状况，所以不再赘述。图8为本发明第三实施例的具有电压补偿机制的模拟缓冲器电路示意 图。如图8所示，模拟缓冲器600包含第一晶体管611、第二晶体管612、第 三晶体管613、第四晶体管614、第一电容621、第二电容622、第一开关631、 第二开关632、第三开关633、第四开关634、第五开关635、第六开关636、 第七开关637、第八开关638、第九开关639、第十开关640、第十一开关641、 第十二开关642、第十三开关643、第十四开关644、及参考电压产生器690。 参考电压产生器690由第三供应电压Vdd2及第四供应电压Vss2供应电源， 用以产生第一参考电压Vbl及第二参考电压Vb2。第一晶体管611包含漏极、源极及栅极，其中漏极用以接收第一供应电压Vddl ，输出电压Vout经由第一晶体管611的源极而输出。第二晶体管612 包含漏极、源极及栅极，其中漏极用以接收第二供应电压Vssl，源极耦合于 第一晶体管611的源极。第三晶体管613包含漏极、源极及栅极，其中漏极 用以接收第五供应电压Vdd3，源极耦合于第一晶体管611的源极。第四晶体 管614包含漏极、源极及栅极，其中漏极用以接收第六供应电压Vss3,源极 耦合于第二晶体管612的源极。在一电路工作实施例中，第五供应电压Vdd3 大于第一供应电压Vddl，而第六供应电压Vss3则小于第二供应电压Vssl， 用以在利用第三晶体管613及第四晶体管614辅助电容电压充电操作时，提 供更快速的电压调整性能。第一晶体管611及第三晶体管613可为N沟道金 属氧化物半导体晶体管，第二晶体管612及第四晶体管614可为P沟道金属 氧化物半导体晶体管。在模拟缓冲器600的电路工作中，第一晶体管611、 第二晶体管612、第三晶体管613及第四晶体管614操作于共集极组态的AB 类源极跟随模式，用以降低功率损耗。第七开关637包含第一端及第二端，分别耦合于第三晶体管613的栅极 及源极。第八开关638包含第一端及第二端，分别耦合于第四晶体管614的 栅极及源极。第九开关639包含第一端及第二端，分别耦合于第一晶体管611 的栅极及第三晶体管613的栅极。第十开关640包含第一端及第二端，分别 耦合于第二晶体管612的栅极及第四晶体管614的栅极。第十一开关641包 含第一端及第二端，分别耦合于第一晶体管611的栅极及源极。第十二开关 642包含第一端及第二端，分别耦合于第二晶体管612的栅极及源极。第十三开关643包含第一端及第二端，其中第二端耦合于第一晶体管611 的栅极。第十四开关644包含第一端及第二端，其中第二端耦合于第二晶体 管612的栅极。第三开关633包含第一端及第二端，其中第一端耦于参考电 压产生器690以接收第一参考电压Vbl，第二端耦合于第十三开关643的第 一端。第四开关634包含第一端及第二端，其中第一端耦合于参考电压产生 器690以接收第二参考电压Vb2，第二端耦合于第十四开关644的第一端。第一电容621包含第一端及第二端，其中第一端耦合于第三开关633的 第二端。第二电容622包含第一端及第二端，其中第一端耦合于第四开关634 的第二端。第五开关635包含第一端及第二端，其中第一端用以接收输入电压Vin，第二端耦合于第一电容621的第二端。第六开关636包含第一端及 第二端，其中第一端用以接收输入电压Vin，第二端耦合于第二电容622的 第二端。第一开关631包含第一端及第二端，其中第一端耦合于第一电容621 的第二端，第二端耦合于第一晶体管611的源极。第二开关632包含第一端 及第二端，其中第一端耦合于第二电容622的第二端，第二端耦合于第二晶 体管612的源极。在一个实施例中，图8的参考电压产生器690的内部电路结构为图3所 示的参考电压产生器300。在另一实施例中，图8的参考电压产生器690的 内部电路结构为图4所示的参考电压产生器400。图9为图8的模拟缓冲器的工作相关信号时序图，其中横轴为时间轴。 在图9中，由上往下的信号分别为输入电压Vin、第一控制信号P1、第二控 制信号P2、第一使能控制信号Ea、第二使能控制信号Eab、第三使能控制信 号Q1、第四使能控制信号Qlb及输出电压Vout。第一控制信号P1用以控制 第一开关631至第四开关634的导通截止状态。第二控制信号P2用以控制 第五开关635及第六开关636的导通截止状态。第一使能控制信号Ea用以 控制第十三开关643及第十四开关644的导通截止状态。第二使能控制信号 Eab用以控制第十一开关641及第十二开关642的导通截止状态。第三使能 控制信号Ql用以控制第九开关639及第十开关640的导通截止状态。第四 使能控制信号Qlb用以控制第七开关637及第八开关638的导通截止状态。 模拟缓冲器600的工作原理说明如下。在时间T1Q内，第一控制信号Pl、第一使能控制信号Ea及第三使能控 制信号Q1为使能的高电平控制信号，且第二控制信号P2、第二使能控制信 号Eab及第四使能控制信号Qlb为禁能的低电平控制信号，输出电压Vmit 从前阶段的电压Vo土AVo调整为预设启始电压Vpreset，同时第一电容621 的电容电压被充电至第一晶体管611及第三晶体管613导通时的栅源极电压， 而第二电容622的电容电压则被充电至第二晶体管612及第四晶体管614导 通时的栅源极电压。因为电容电压调整及充电路径可经由第一晶体管611至 第四晶体管614执行，所以可快速完成，即可大幅縮短时间Tu)以使电路工 作于更高速的信号电压处理。在时间Tn内，第二控制信号P2、第一使能控制信号Ea及第四使能控制信号Qlb为使能的高电平控制信号，且第一控制信号P1、第二使能控制 信号Eab及第三使能控制信号Ql为禁能的低电平控制信号，此时输入电压 Vin的电压V'配合第一电容621及第二电容622的电容电压，将输出电压 Vout从预设启始电压Vpreset调整为电压V!士AVp由于第一晶体管611至 第四晶体管614导通时的栅源极电压已被第一电容621及第二电容622的电 容电压所补偿，所以可将正负误差AVJ牵低至可容许的微小偏移范围内。在 时间T12内，第二使能控制信号Eab及第四使能控制信号Qlb为使能的高电 平控制信号，且第一控制信号P1、第二控制信号P2、第一使能控制信号Ea 及第三使能控制信号Ql为禁能的低电平控制信号，此时第一晶体管611至 第四晶体管614均在截止状态，使输出电压Vout保持在电压Vi士AVp并可 节省因第一晶体管611至第四晶体管614导通所导致的功率消耗。模拟缓冲 器600在时间丁2()至时间T22的电路工作状况类同于上述有关时间Tu)至时间 T,2的电路工作状况，所以不再赘述。在模拟缓冲器600的另一电路工作实施例中，在时间Tu内，可令第二 控制信号P2、第一使能控制信号Ea及第三使能控制信号Ql为使能的高电 平控制信号，且第一控制信号P1、第二使能控制信号Eab及第四使能控制信 号Qlb为禁能的低电平控制信号，此时第一晶体管611至第四晶体管614均 在导通状态，用以使输出电压Vout可快速地从预设启始电压Vpreset调整为 电压V,土AVp即可大幅縮短时间T 以使电路工作于更高速的信号电压处 理。图10为本发明第四实施例的具有电压补偿机制的模拟缓冲器电路示意 图。如图10所示，模拟缓冲器700包含第一晶体管711、第二晶体管712、 第三晶体管713、第四晶体管714、第一电容721、第二电容722、第三电容 723、第四电容724、第一开关731、第二开关732、第三开关733、第四开关 734、第五开关735、第六开关736、第七开关737、第八开关738、第九开关 739、第十开关740、第十一开关741、第十二开关742、第十三开关743、第 十四开关744、第十五幵关745、第十六开关746、第十七开关747、第十八 开关74S、第十九开关749、及参考电压产生器790。参考电压产生器790由 第三供应电压Vdd2及第四供应电压Vss2供应电源，用以产生第一参考电压 Vbl及第二参考电压Vb2。第一晶体管711包含漏极、源极及栅极，其中漏极用以接收第一供应电压Vddl，输出电压Vout经由第一晶体管711的源极而输出。第二晶体管712 包含漏极、源极及栅极，其中漏极用以接收第二供应电压Vssl，源极耦合于 第一晶体管711的源极。第三晶体管713包含漏极、源极及栅极，其中漏极 用以接收第五供应电压Vdd3，源极耦合于第一晶体管711的源极。第四晶体 管714包含漏极、源极及栅极，其中漏极用以接收第六供应电压Vss3，源极 耦合于第二晶体管712的源极。同理，在一电路工作实施例中，第五供应电 压Vdd3大于第一供应电压Vddl，而第六供应电压Vss3则小于第二供应电 压Vssl ，用以在利用第三晶体管713及第四晶体管714辅助电容电压充电操 作时，提供更快速的电压调整性能。第一晶体管711及第三晶体管713可为 N沟道金属氧化物半导体晶体管，第二晶体管712及第四晶体管714可为P 沟道金属氧化物半导体晶体管。在模拟缓冲器700的电路工作中，第一晶体 管711、第二晶体管712、第三晶体管713及第四晶体管714操作于共集极组 态的AB类源极跟随模式，用以降低功率损耗。第十一开关741包含第一端及第二端，分别耦合于第三晶体管713的栅 极及源极。第十二开关742包含第一端及第二端，分别耦合于第四晶体管714 的栅极及源极。第十三开关743包含第一端及第二端，分别耦合于第一晶体 管711的栅极及第三晶体管713的栅极。第十四开关744包含第一端及第二 端，分别耦合于第二晶体管712的栅极及第四晶体管714的栅极。第十五开 关745包含第一端及第二端，分别耦合于第一晶体管711的栅极及源极。第 十六开关746包含第一端及第二端，分别耦合于第二晶体管712的栅极及源 极。第十七开关747包含第一端及第二端，其中第二端耦合于第一晶体管711 的栅极。第十八开关748包含第一端及第二端，其中第二端耦合于第二晶体 管712的栅极。第三电容723包含第一端及第二端，其中第一端耦合于第十 七开关747的第一端。第四电容724包含第一端及第二端，其中第一端耦合 于第十八开关748的第一端。第九开关739包含第一端及第二端，其中第一 端耦合于第三电容723的第二端，第二端耦合于第一晶体管711的源极。第 十开关740包含第一端及第二端，其中第一端耦合于第四电容724的第二端， 第二端耦合于第二晶体管712的源极。第七开关737包含第一端及第二端，其中第一端用以接收输入电压Vin，第二端耦合于第三电容723的第二端。 第八开关738包含第一端及第二端，其中第一端用以接收输入电压Vin，第 二端耦合于第四电容724的第二端。第一电容721包含第一端及第二端，其中第一端耦合于第十七开关747 的第一端。第二电容包含第一端及第二端，其中第一端耦合于第十八开关748 的第一端。第三开关733包含第一端及第二端，其中第一端耦合于参考电压 产生器790以接收第一参考电压Vbl，第二端耦合于第一电容721的第一端。 第四开关734包含第一端及第二端，其中第一端耦合于参考电压产生器790 以接收第二参考电压Vb2，第二端耦合于第二电容722的第一端。第五开关 735包含第一端及第二端，其中第一端用以接收输入电压Vin，第二端耦合于 第一电容721的第二端。第六开关736包含第一端及第二端，其中第一端用 以接收输入电压Vin，第二端耦合于第二电容722的第二端。第一开关731 包含第一端及第二端，其中第一端耦合于第一电容721的第二端，第二端耦 合于第一晶体管711的源极。第二开关732包含第一端及第二端，其中第一 端耦合于第二电容722的第二端，第二端耦合于第二晶体管712的源极。第 十九开关749包含第一端及第二端，其中第一端耦合于第一电容721的第二 端，第二端耦合于第二电容722的第二端。在一个实施例中，图10的参考电压产生器790的内部电路结构为图3 所示的参考电压产生器300。在另一实施例中，图10的参考电压产生器790 的内部电路结构为图4所示的参考电压产生器400。图11为图10的模拟缓冲器的工作相关信号时序图，其中横轴为时间轴。 在图11中，由上往下的信号分别为输入电压Vin、第一控制信号P1、第二 控制信号P2、第三控制信号P3、第一使能控制信号Ea、第二使能控制信号 Eab、第三使能控制信号Q1、第四使能控制信号Qlb及输出电压Vout。第一 控制信号Pl用以控制第一开关731至第四开关734的导通截止状态。第二 控制信号P2用以控制第五开关735、第六开关736、第九开关739及第十开 关740的导通截止状态。第三控制信号P3用以控制第七开关737、第八开关 738及第十九开关749的导通截止状态。第一使能控制信号Ea用以控制第十 七开关747及第十八开关748的导通截止状态。第二使能控制信号Eab用以 控制第十五开关745及第十六开关746的导通截止状态。第三使能控制信号Ql用以控制第十三开关743及第十四开关744的导通截止状态。第四使能控 制信号Qlb用以控制第十一开关741及第十二开关742的导通截止状态。模 拟缓冲器700的工作原理说明如下。在时间T,。内，第一控制信号Pl、第一使能控制信号Ea及第三使能控 制信号Ql为使能的高电平控制信号，且第二控制信号P2、第三控制信号P3、 第二使能控制信号Eab及第四使能控制信号Qlb为禁能的低电平控制信号， 输出电压Vout从前阶段的电压Vo士AVo2调整为预设启始电压Vpreset，同时 第一电容721的电容电压被充电至第一晶体管711及第三晶体管713导通时 的第一栅源极电压，而第二电容722的电容电压则被充电至第二晶体管712 及第四晶体管714导通时的第二栅源极电压。因为电容电压调整及充电路径 可经由第一晶体管711至第四晶体管714执行，所以可快速完成，即可大幅 縮短时间T1Q以使电路工作于更高速的信号电压处理。在时间T 内，第二控制信号P2、第一使能控制信号Ea及第四使能控 制信号Qlb为使能的高电平控制信号，且第一控制信号Pl、第三控制信号 P3、第二使能控制信号Eab及第三使能控制信号Ql为禁能的低电平控制信 号，此时输入电压Vin的龟压V,配合第一电容721及第二电容722的电容电 压，将输出电压Vout从预设启始电压Vpreset调整为电压V,士AVn，由于此 时第一晶体管711及第三晶体管713导通时的第三栅源极电压已被第一电容 721的电容电压(第一栅源极电压)所补偿，且第二晶体管712及第四晶体 管714导通时的第四栅源极电压己被第二电容722的电容电压(第二栅源极 电压)所补偿，所以可将正负误差电压降低至AVu，但第三栅源极电压及第 四栅源极电压并没有完全被补偿，所以利用第三电容723及第四电容724充 电至第三栅源极电压及第四栅源极电压以作后续补偿。在时间T,2内，第三 控制信号P3、第一使能控制信号Ea及第四使能控制信号Qlb为使能的高电 平控制信号，且第一控制信号P1、第二控制信号P2、第二使能控制信号Eab 及第三使能控制信号Ql为禁能的低电平控制信号，此时第十九开关749在 导通短路状态，使第三电容723及第四电容724的电容电压可保持在第三栅 源极电压及第四栅源极电压以作精确的电压补偿，因此输入电压Vin的电压 Vp就配合第三电容723及第四电容724的电容电压，将输出电压Vout从电 压Vi士AVn调整为电压Vt±AV12，即利用第三电容723及第四电容724的第三栅源极电压及第四栅源极电压作进一步的栅源极电压补偿，将正负误差电压从AV 降低至AV12，用以提供更精准的输出电压Vout。在时间T13内，第二使能控制信号Eab及第四使能控制信号Qlb为使能 的高电平控制信号，且第一控制信号P1、第二控制信号P2、第三控制信号 P3、第一使能控制信号Ea及第三使能控制信号Ql为禁能的低电平控制信号， 此时第一晶体管711至第四晶体管714均在截止状态， 一方面使输出电压 Voiit保持在电压Vi土AV^另一方面可节省因第一晶体管711至第四晶体 管714导通所导致的功率消耗。模拟缓冲器700在时间T加至时间T23的电路 工作状况类同于上述有关时间丁1()至时间T13的电路工作状况，所以不再赘述。 在模拟缓冲器700的另一电路工作实施例中，在时间Tu内，可令第二 控制信号P2、第一使能控制信号Ea及第三使能控制信号Ql为使能的高电 平控制信号，且第一控制信号P1、第三控制信号P3、第二使能控制信号Eab 及第四使能控制信号Qlb为禁能的低电平控制信号，此时第一晶体管711至 第四晶体管714均在导通状态，用以使输出电压Vout可快速地从预设启始电 压Vpreset调整为电压V1±AV11，即可大幅縮短时间Tu以使电路工作于更 高速的信号电压处理。同理，在时间丁12内，可令第三控制信号P3、第一使能控制信号Ea及 第三使能控制信号Q1为使能的高电平控制信号，且第一控制信号P1、第二 控制信号P2、第二使能控制信号Eab及第四使能控制信号Qlb为禁能的低 电平控制信号，此时第一晶体管711至第四晶体管714均在导通状态，用以 使输出电压Vout可快速地从电压V,士AVu调整为电压V,±AV12，以加速信 号电压处理性能。不过由于电压Vi士AVu与电压Vi士AV。之间只有微量压 差，所以加速信号电压处理的性能提升相当有限，而第三晶体管713及第四 晶体管714导通所导致的功率损耗却较为显著，因此在电路工作较佳实施例 中，第三晶体管713及第四晶体管714在时间T,2内控制在截止状态以节省 功率损耗。虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何具有 本发明所属技术领域之通常知识者，在不脱离本发明的精神和范围内，当可 作各种更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定 者为准。
权利要求
1. 一种具有电压补偿机制的模拟缓冲器，包含第一晶体管，包含漏极、源极及栅极，其中该漏极用以接收第一供应电压，该源极用以输出输出电压；第二晶体管，包含漏极、源极及栅极，其中该漏极用以接收第二供应电压，该源极耦合于该第一晶体管的源极；第一电容，包含第一端及第二端，其中该第一端耦合于该第一晶体管的栅极；第二电容，包含第一端及第二端，其中该第一端耦合于该第二晶体管的栅极；第一开关，包含第一端及第二端，其中该第一端耦合于该第一电容的第二端，该第二端耦合于该第一晶体管的源极；第二开关，包含第一端及第二端，其中该第一端耦合于该第二电容的第二端，该第二端耦合于该第二晶体管的源极；第三开关，包含第一端及第二端，其中该第一端用以接收第一参考电压，该第二端耦合于该第一电容的第一端；第四开关，包含第一端及第二端，其中该第一端用以接收第二参考电压，该第二端耦合于该第二电容的第一端；第五开关，包含第一端及第二端，其中该第一端用以接收输入电压，该第二端耦合于该第一电容的第二端；以及第六开关，包含第一端及第二端，其中该第一端用以接收该输入电压，该第二端耦合于该第二电容的第二端；其中该模拟缓冲器根据该第一参考电压及该第二参考电压以执行该输出电压的电压补偿。
2. 如权利要求1所述的模拟缓冲器，还包含参考电压产生器，用以产生 该第一参考电压及该第二参考电压，该参考电压产生器包含第一电流源，包含第一端及第二端，其中该第一端用以接收第三供应电压；第二电流源，包含第一端及第二端，其中该第一端用以接收第四供应电压； 第一补偿二极管，包含正极端及负极端，其中该正极端耦合于该第一电 流源的第二端，该正极端用以输出该第一参考电压；以及第二补偿二极管，包含正极端及负极端，其中该正极端耦合于该第一补 偿二极管的负极端，该负极端耦合于该第二电流源的第二端，该负极端用以 输出该第二参考电压。
3. 如权利要求1所述的模拟缓冲器，还包含参考电压产生器，用以产生 该第一参考电压及该第二参考电压，该参考电压产生器包含第一电流源，包含第一端及第二端，其中该第一端用以接收第三供应电压；第二电流源，包含第一端及第二端，其中该第一端用以接收第四供应电压；N沟道金属氧化物半导体晶体管，包含漏极、源极及栅极，其中该漏极 耦合于该第一电流源的第二端，该栅极耦合于该漏极，该漏极用以输出该第 一参考电压；以及P沟道金属氧化物半导体晶体管，包含漏极、源极及栅极，其中该漏极 耦合于该第二电流源的第二端，该栅极耦合于该漏极，该源极耦合于该N沟 道金属氧化物半导体晶体管的源极，该漏极用以输出该第二参考电压。
4. 如权利要求1所述的模拟缓冲器，其中该第一晶体管为N沟道金属氧 化物半导体晶体管，该第二晶体管为P沟道金属氧化物半导体晶体管。
5. 如权利要求1所述的模拟缓冲器，还包含第七开关，包含第一端及第二端，其中该第一端耦合于该第一晶体管的 栅极，该第二端耦合于该第一晶体管的源极；第八开关，包含第一端及第二端，其中该第一端耦合于该第二晶体管的 栅极，该第二端耦合于该第二晶体管的源极；第九开关，包含第一端及第二端，其中该第一端耦合于该第一电容的第 一端，该第二端耦合于该第一晶体管的栅极；以及第十开关，包含第一端及第二端，其中该第一端耦合于该第二电容的第 一端，该第二端耦合于该第二晶体管的栅极；其中该第一开关至该第四开关的导通截止状态受控于第一控制信号，该第五开关及该第六开关的导通截止状态受控于第二控制信号，该第九开关及 该第十开关的导通截止状态受控于第一使能控制信号，该第七开关及该第八 开关的导通截止状态受控于第二使能控制信号。
6. —种具有电压补偿机制的模拟缓冲器，包含第一晶体管，包含漏极、源极及栅极，其中该漏极用以接收第一供应电 压，该源极用以输出输出电压；第二晶体管，包含漏极、源极及栅极，其中该漏极用以接收第二供应电压，该源极耦合于该第一晶体管的源极；第一电容，包含第一端及第二端，其中该第一端耦合于该第一晶体管的 栅极；第二电容，包含第一端及第二端，其中该第一端耦合于该第二晶体管的 栅极；第一开关，包含第一端及第二端，其中该第一端耦合于该第一电容的第 二端，该第二端耦合于该第一晶体管的源极；第二开关，包含第一端及第二端，其中该第一端耦合于该第二电容的第 二端，该第二端耦合于该第二晶体管的源极；第三开关，包含第一端及第二端，其中该第一端用以接收第一参考电压， 该第二端耦合于该第一电容的第一端；第四开关，包含第一端及第二端，其中该第一端用以接收第二参考电压， 该第二端耦合于该第二电容的第一端；第五开关，包含第一端及第二端，其中该第一端用以接收输入电压，该 第二端耦合于该第一电容的第二端；第六开关，包含第一端及第二端，其中该第一端用以接收该输入电压， 该第二端耦合于该第二电容的第二端；第三电容，包含第一端及第二端，其中该第一端耦合于该第一晶体管的 栅极；第四电容，包含第一端及第二端，其中该第一端耦合于该第二晶体管的 栅极；第七开关，包含第一端及第二端，其中该第一端耦合于该第五开关的第 一端，该第二端耦合于该第三电容的第二端；第八开关，包含第一端及第二端，其中该第一端耦合于该第六开关的第 一端，该第二端耦合于该第四电容的第二端；第九开关，包含第一端及第二端，其中该第一端耦合于该第三电容的第二端，该第二端耦合于该第一晶体管的源极；以及第十开关，包含第一端及第二端，其中该第一端耦合于该第四电容的第 二端，该第二端耦合于该第二晶体管的源极；其中该模拟缓冲器根据该第一参考电压及该第二参考电压以执行该输出 电压的电压补偿。
7. 如权利要求6所述的模拟缓冲器，还包含参考电压产生器，用以产生 该第一参考电压及该第二参考电压，该参考电压产生器包含第一电流源，包含第一端及第二端，其中该第一端用以接收第三供应电压；第二电流源，包含第一端及第二端，其中该第一端用以接收第四供应电压；第一补偿二极管，包含正极端及负极端，其中该正极端耦合于该第一电 流源的第二端，该正极端用以输出该第一参考电压；以及第二补偿二极管，包含正极端及负极端，其中该正极端耦合于该第一补 偿二极管的负极端，该负极端耦合于该第二电流源的第二端，该负极端用以 输出该第二参考电压。
8. 如权利要求6所述的模拟缓冲器，还包含参考电压产生器，用以产生 该第一参考电压及该第二参考电压，该参考电压产生器包含第一电流源，包含第一端及第二端，其中该第一端用以接收第三供应电压；第二电流源，包含第一端及第二端，其中该第一端用以接收第四供应电压；N沟道金属氧化物半导体晶体管，包含漏极、源极及栅极，其中该漏极 耦合于该第一电流源的第二端，该栅极耦合于该漏极，该漏极用以输出该第 一参考电压；以及P沟道金属氧化物半导体晶体管，包含漏极、源极及栅极，其中该漏极 耦合于该第二电流源的第二端，该栅极耦合于该漏极，该源极耦合于该N沟道金属氧化物半导体晶体管的源极，该漏极用以输出该第二参考电压。
9. 如权利要求6所述的模拟缓冲器，其中该第一晶体管为N沟道金属氧化物半导体晶体管，该第二晶体管为p沟道金属氧化物半导体晶体管。
10. 如权利要求6所述的模拟缓冲器，还包含第十一开关，包含第一端及第二端，其中该第一端耦合于该第一电容的第二端，该第二端耦合于该第二电容的第二端；其中该第一开关至该第四开关的导通截止状态受控于第一控制信号，该 第五开关、该第六开关、该第九开关及该第十开关的导通截止状态受控于第 二控制信号，该第七开关、该第八开关及该第十一开关的导通截止状态受控 于第三控制信号。
11. 如权利要求6所述的模拟缓冲器，还包含第十一开关，包含第一端及第二端，其中该第一端耦合于该第一晶体管的栅极，该第二端耦合于该第一晶体管的源极；第十二开关，包含第一端及第二端，其中该第一端耦合于该第二晶体管 的栅极，该第二端耦合于该第二晶体管的源极；第十三开关，包含第一端及第二端，其中该第一端耦合于该第一电容的 第一端，该第二端耦合于该第一晶体管的栅极；以及第十四开关，包含第一端及第二端，其中该第一端耦合于该第二电容的 第一端，该第二端耦合于该第二晶体管的栅极；其中该第一开关至该第四开关的导通截止状态受控于第一控制信号，该 第五开关、该第六开关、该第九开关及该第十开关的导通截止状态受控于第 二控制信号，该第七开关及该第八开关的导通截止状态受控于第三控制信号， 该第十三开关及该第十四开关的导通截止状态受控于第一使能控制信号，该 第十一开关及该第十二开关的导通截止状态受控于第二使能控制信号。
12. 如权利要求ll所述的模拟缓冲器，还包含第十五开关，包含第一端及第二端，其中该第一端耦合于该第一电容的 第二端，该第二端耦合于该第二电容的第二端；其中该第十五开关的导通截止状态受控于该第三控制信号。
13. —种具有电压补偿机制的模拟缓冲器，包含第一晶体管，包含漏极、源极及栅极，其中该漏极用以接收第一供应电压，该源极用以输出输出电压；第二晶体管，包含漏极、源极及栅极，其中该漏极用以接收第二供应电 压，该源极耦合于该第一晶体管的源极；第一电容，包含第一端及第二端，其中该第一端耦合于该第一晶体管的栅极；第二电容，包含第一端及第二端，其中该第一端耦合于该第二晶体管的 栅极；第一开关，包含第一端及第二端，其中该第一端耦合于该第一电容的第 二端，该第二端耦合于该第一晶体管的源极；第二开关，包含第一端及第二端，其中该第一端耦合于该第二电容的第 二端，该第二端耦合于该第二晶体管的源极；第三开关，包含第一端及第二端，其中该第一端用以接收第一参考电压， 该第二端耦合于该第一电容的第一端；第四开关，包含第一端及第二端，其中该第一端用以接收第二参考电压， 该第二端耦合于该第二电容的第一端；第五开关，包含第一端及第二端，其中该第一端用以接收输入电压，该 第二端耦合于该第一电容的第二端；第六开关，包含第一端及第二端，其中该第一端用以接收该输入电压， 该第二端耦合于该第二电容的第二端；第三晶体管，包含漏极、源极及栅极，其中该漏极用以接收第三供应电 压，该源极耦合于该第一晶体管的源极；第四晶体管，包含漏极、源极及栅极，其中该漏极用以接收第四供应电 压，该源极耦合于该第二晶体管的源极；第七开关，包含第一端及第二端，其中该第一端耦合于该第三晶体管的 栅极，该第二端耦合于该第三晶体管的源极；第八开关，包含第一端及第二端，其中该第一端耦合于该第四晶体管的 栅极，该第二端耦合于该第四晶体管的源极；第九开关，包含第一端及第二端，其中该第一端耦合于该第一晶体管的 栅极，该第二端耦合于该第三晶体管的栅极；以及第十开关，包含第一端及第二端，其中该第一端耦合于该第二晶体管的栅极，该第二端耦合于该第四晶体管的栅极；其中该模拟缓冲器根据该第一参考电压及该第二参考电压以执行该输出 电压的电压补偿。
14. 如权利要求13所述的模拟缓冲器，还包含参考电压产生器，用以产 生该第一参考电压及该第二参考电压，该参考电压产生器包含第一电流源，包含第一端及第二端，其中该第一端用以接收第五供应电压；第二电流源，包含第一端及第二端，其中该第一端用以接收第六供应电压，-第一补偿二极管，包含正极端及负极端，其中该正极端耦合于该第一电流源的第二端，用以输出该第一参考电压；以及第二补偿二极管，包含正极端及负极端，其中该正极端耦合于该第一补 偿二极管的负极端，该负极端耦合于该第二电流源的第二端，用以输出该第 二参考电压。
15. 如权利要求13所述的模拟缓冲器，还包含参考电压产生器，用以产 生该第一参考电压及该第二参考电压，该参考电压产生器包含第一电流源，包含第一端及第二端，其中该第一端用以接收第五供应电压；第二电流源，包含第一端及第二端，其中该第一端用以接收第六供应电压；N沟道金属氧化物半导体晶体管，包含漏极、源极及栅极，其中该漏极 耦合于该第一电流源的第二端，该栅极耦合于该漏极，该漏极用以输出该第 一参考电压；以及P沟道金属氧化物半导体晶体管，包含漏极、源极及栅极，其中该漏极 耦合于该第二电流源的第二端，该栅极耦合于该漏极，该源极耦合于该N沟 道金属氧化物半导体晶体管的源极，该漏极用以输出该第二参考电压。
16. 如权利要求13所述的模拟缓冲器，其中该第一晶体管及该第三晶体 管为N沟道金属氧化物半导体晶体管，该第二晶体管及该第四晶体管为P沟 道金属氧化物半导体晶体管。
17. 如权利要求13所述的模拟缓冲器，还包含第十一开关，包含第一端及第二端，其中该第一端耦合于该第一晶体管 的栅极，该第二端耦合于该第一晶体管的源极；第十二开关，包含第一端及第二端，其中该第一端耦合于该第二晶体管的栅极，该第二端耦合于该第二晶体管的源极；第十三开关，包含第一端及第二端，其中该第一端耦合于该第一电容的第一端，该第二端耦合于该第一晶体管的栅极；以及第十四开关，包含第一端及第二端，其中该第一端耦合于该第二电容的 第一端，该第二端耦合于该第二晶体管的栅极；其中该第一开关至该第四开关的导通截止状态受控于第一控制信号，该 第五开关及该第六开关的导通截止状态受控于第二控制信号，该第十三开关 及该第十四开关的导通截止状态受控于第一使能控制信号，该第十一开关及 该第十二开关的导通截止状态受控于第二使能控制信号，该第九开关及该第 十开关的导通截止状态受控于第三使能控制信号，该第七开关及该第八开关 的导通截止状态受控于第四使能控制信号。
18. —种具有电压补偿机制的模拟缓冲器，包含第一晶体管，包含漏极、源极及栅极，其中该漏极用以接收第一供应电 压，该源极用以输出输出电压；第二晶体管，包含漏极、源极及栅极，其中该漏极用以接收第二供应电 压，该源极耦合于该第一晶体管的源极；第一电容，包含第一端及第二端，其中该第一端耦合于该第一晶体管的 栅极；第二电容，包含第一端及第二端，其中该第一端耦合于该第二晶体管的 栅极；第一开关，包含第一端及第二端，其中该第一端耦合于该第一电容的第 二端，该第二端耦合于该第一晶体管的源极；第二开关，包含第一端及第二端，其中该第一端耦合于该第二电容的第 二端，该第二端耦合于该第二晶体管的源极；第三开关，包含第一端及第二端，其中该第一端用以接收第一参考电压， 该第二端耦合于该第一电容的第一端；第四开关，包含第一端及第二端，其中该第一端用以接收第二参考电压，该第二端耦合于该第二电容的第一端；第五开关，包含第一端及第二端，其中该第一端用以接收输入电压，该第二端耦合于该第一电容的第二端；第六开关，包含第一端及第二端，其中该第一端用以接收该输入电压，该第二端耦合于该第二电容的第二端；第三电容，包含第一端及第二端，其中该第一端耦合于该第一晶体管的 栅极；第四电容，包含第一端及第二端，其中该第一端耦合于该第二晶体管的 栅极；第七开关，包含第一端及第二端，其中该第一端耦合于该第五开关的第 一端，该第二端耦合于该第三电容的第二端；第八开关，包含第一端及第二端，其中该第一端耦合于该第六开关的第 一端，该第二端耦合于该第四电容的第二端；第九开关，包含第一端及第二端，其中该第一端耦合于该第三电容的第 二端，该第二端耦合于该第一晶体管的源极；第十开关，包含第一端及第二端，其中该第一端耦合于该第四电容的第 二端，该第二端耦合于该第二晶体管的源极；第三晶体管，包含漏极、源极及栅极，其中该漏极用以接收第三供应电 压，该源极耦合于该第一晶体管的源极；第四晶体管，包含漏极、源极及栅极，其中该漏极用以接收第四供应电 压，该源极耦合于该第二晶体管的源极；第十一开关，包含第一端及第二端，其中该第一端耦合于该第三晶体管 的栅极，该第二端耦合于该第三晶体管的源极；第十二开关，包含第一端及第二端，其中该第一端耦合于该第四晶体管 的栅极，该第二端耦合于该第四晶体管的源极；第十三开关，包含第一端及第二端，其中该第一端耦合于该第一晶体管 的栅极，该第二端耦合于该第三晶体管的栅极；以及第十四开关，包含第一端及第二端，其中该第一端耦合于该第二晶体管 的栅极，该第二端耦合于该第四晶体管的栅极；其中该模拟缓冲器根据该第一参考电压及该第二参考电压以执行该输出电压的电压补偿。
19. 如权利要求18所述的模拟缓冲器，还包含参考电压产生器，用以产 生该第一参考电压及该第二参考电压，该参考电压产生器包含第一电流源，包含第一端及第二端，其中该第一端用以接收第五供应电压；第二电流源，包含第一端及第二端，其中该第一端用以接收第六供应电压；第一补偿二极管，包含正极端及负极端，其中该正极端耦合于该第一电 流源的第二端，用以输出该第一参考电压；以及第二补偿二极管，包含正极端及负极端，其中该正极端耦合于该第一补 偿二极管的负极端，该负极端耦合于该第二电流源的第二端，用以输出该第 二参考电压。
20. 如权利要求18所述的模拟缓冲器，还包含参考电压产生器，用以产 生该第一参考电压及该第二参考电压，该参考电压产生器包含第一电流源，包含第一端及第二端，其中该第一端用以接收第五供应电压；第二电流源，包含第一端及第二端，其中该第一端用以接收第六供应电压；N沟道金属氧化物半导体晶体管，包含漏极、源极及栅极，其中该漏极 耦合于该第一电流源的第二端，该栅极耦合于该漏极，该漏极用以输出该第 一参考电压；以及P沟道金属氧化物半导体晶体管，包含漏极、源极及栅极，其中该漏极 耦合于该第二电流源的第二端，该栅极耦合于该漏极，该源极耦合于该N沟道金属氧化物半导体晶体管的源极，该漏极用以tr出该第二参考电压。
21. 如权利要求18所述的模拟缓冲器，其中该第一晶体管及该第三晶体 管为N沟道金属氧化物半导体晶体管，该第二晶体管及该第四晶体管为P沟 道金属氧化物半导体晶体管。
22. 如权利要求18所述的模拟缓冲器，还包含第十五开关，包含第一端及第二端，其中该第一端耦合于该第一电容的 第二端，该第二端耦合于该第二电容的第二端；其中该第一开关至该第四开关的导通截止状态受控于第一控制信号，该 第五开关、该第六开关、第九开关及第十开关的导通截止状态受控于第二控 制信号，第七开关、第八开关及第十五开关的导通截止状态受控于第三控制 信号，该第十三开关及该第十四开关的导通截止状态受控于第三使能控制信 号，该第十一开关及该第十二开关的导通截止状态受控于第四使能控制信号。
23. 如权利要求18所述的模拟缓冲器，还包含第十五开关，包含第一端及第二端，其中该第一端耦合于该第一晶体管 的栅极，该第二端耦合于该第一晶体管的源极；第十六开关，包含第一端及第二端，其中该第一端耦合于该第二晶体管的栅极，该第二端耦合于该第二晶体管的源极；第十七开关，包含第一端及第二端，其中该第一端耦合于该第一电容的 第一端，该第二端耦合于该第一晶体管的栅极；以及第十八开关，包含第一端及第二端，其中该第一端耦合于该第二电容的 第一端，该第二端耦合于该第二晶体管的栅极；其中该第一开关至该第四开关的导通截止状态受控于第一控制信号，该 第五开关、该第六开关、第九开关及第十开关的导通截止状态受控于第二控 制信号，第七开关及第八开关的导通截止状态受控于第三控制信号，该第十 七开关及该第十八开关的导通截止状态受控于第一使能控制信号，该第十五 开关及该第十六开关的导通截止状态受控于第二使能控制信号，该第十三开 关及该第十四开关的导通截止状态受控于第三使能控制信号，该第十一开关 及该第十二开关的导通截止状态受控于第四使能控制信号。
24. 如权利要求23所述的模拟缓冲器，还包含第十九开关，包含第一端及第二端，其中该第一端耦合于该第一电容的 第二端，该第二端耦合于该第二电容的第二端；其中该第十九开关的导通截止状态受控于该第三控制信号。
全文摘要
一种可用于液晶显示装置的源极驱动电路的具有电压补偿机制的模拟缓冲器，此种模拟缓冲器包含参考电压产生器、多个电容、多个开关及多个晶体管。通过参考电压产生器所提供的参考电压，每一个电容可储存相对应导通晶体管的栅源极电压，用以执行栅源极电压补偿操作。每一个开关根据对应控制信号控制其导通截止状态，进而控制栅源极电压补偿操作。所以本发明模拟缓冲器具有补偿导通晶体管栅源极电压的功能，用以将输出电压相对于输入电压的误差降低至可容许的微小偏移量。此外，本发明能减少模拟缓冲器的功率损耗，提供更精准的输出电压，并使得模拟缓冲器的电路工作于更高速的信号电压处理。
文档编号G09G3/36GK101267203SQ20081009623
公开日2008年9月17日 申请日期2008年5月6日 优先权日2008年5月6日
发明者白承丘, 陈忠君 申请人:友达光电股份有限公司