面发光显示装置的制作方法

专利名称：面发光显示装置的制作方法
技术领域：
本发明涉及面发光显示装置，主要涉及有机EL面板、液晶面板等薄型显示器。
背景技术：
作为薄型显示器的一例，可知顶部发光结构的有源方式有机EL显示器。图1表示 该有源方式EL显示器的面板单元的代表性结构。该面板单元具有下述结构在形成有发光 元件(例如有机EL元件)、像素电路等的电路基板(TFT基板)11上，贴合彩色滤光片基板 12。另外，符号13表示外周密封区域。 图2A是表示上述电路基板11的配线结构的示意图。在电路基板ll，存在在纵方 向并列的多个电源线21、和使这些电源线21汇总并向阴极电源端子(GND端子)23引出的 电源总线22。在各电源线21上分别连接有多个像素电路24。 在该电路基板11中，作为惯例，设置有平坦化树脂层，因上述像素电路24的 TFT(Thin Film Transistor :薄膜晶体管)等而产生的凹凸被该平坦化树脂层平坦化。在 该平坦化树脂层设置有用于连结像素电路24和发光元件的接触孔27。
各像素电路24，通过数据信号线(源极信号线)25与数据控制电路17连接，另外， 通过扫描信号线(栅极信号线)26与栅极控制电路18连接。 图2B是仅将电源周围的配线抽出并表示的示意图。如图所示，作为电源21的配 线，使用的不是整面状或网眼状的配线，而常使用走向为一个方向的配线。利用这样的配 线，相对于图2A所示的数据信号线25和扫描信号线26的电源线21的横截面积减小，配线 间电容减少，因此，由该配线间电容引起的信号延迟能够被抑制。另外，在像素较小的情况 下，能够得到能够使像素电路24中的晶体管的构成面积稍增大一些的优点。符号16表示 已集成化的控制电路(数据控制电路17和栅极控制电路18)。 图3表示像素电路24的代表性结构。该像素电路24使用于液晶或有机EL元件 等的驱动中，具有作为驱动用晶体管的TFT32和作为控制用晶体管的TFT33。 TFT33的源极 和栅极分别与数据信号线25和扫描信号线26连接。 在该像素电路24中，被施加电压VDD的电极(全部的像素电路24共同连接的上 部透明电极)为阳极，另外，与TFT32的源极连接的GND为阴极。符号34表示电容器。
接着，对设置于图1所示的面板的像素部的结构进行说明。图4A表示像素部的平 面图。另外，图4B和图4C分别表示图4A的A-A和B-B截面图。 如图4B、4C所示，在玻璃基板37上，存在平坦化树脂层40。如前所述，该平坦化树 脂层40，为了使因像素电路24的TFT等而产生的凹凸平坦化而设置。该平坦化树脂层40， 按照需要，由无机的钝化膜覆盖。 在平坦化树脂层40上，隔着用于使紧贴性良好的基底层41形成有反射电极42，此 处在发光部形成有具有开口的绝缘膜43。之后，蒸镀多个有机膜44，并在其上进行透明电 极层45的成膜。此处，将透明电极层45称为上部透明电极层。作为该上部透明电极层45，既 可以使用由IZ0、 ITO等氧化物构成的透明的层，也可以使用半透明反射镜(half mirror)
4状的厚度为数nm 数十nm的金属膜。 图5A仅表示透明电极层45的配线示意图。另外，图5B表示图5A的C_C截面图。 因为透明电极层45是全部像素共同的电极，所以如图5A中符号53所示，具有整面配线结 构(面状的配线结构)。该透明电极层45，在面板外周部与不同于前述的电源总线51连接， 被向端子52引出。这样，透明电极层45的整个面被阻挡层(barrier layer)46覆盖。
以上是图1所示的电路基板11侧的结构。 另一方面，在图1的彩色滤光片基板12侧，在玻璃基板38上形成有黑矩阵47、彩 色滤光片48，而且根据需要形成有堤分隔壁(bankpartition wall) 39、色变换层49。当然， 也有不使用堤分隔壁39、色变换层49的方式。而且，根据需要，还可以设置间隔物50。
上述电路基板11和彩色滤光片基板12，在以像素被恰当地形成的方式被定位的 状态下贴合。间隙层54—般由粘接剂等固体构成，但也可以由液体或气体构成。
在图2A和图2B所示的电路基板11中，因为像印刷基板那样的厚膜配线较为困 难，所以配线电阻不能够忽视。于是，特别是在像有机EL面板那样的使用电流驱动自发光 元件的显示器的情况下，因为与使用液晶等的显示器相比，在电源线21流动的电流较大， 所以在该电源线21、电源总线22的电压下降(上升)变大。 上述电压下降(上升)，在单纯地导致电力消耗增加之外，还产生施加于各发光元 件的电压的画面内分布，这会引起亮度不均。 另外，像素电路24，在采用图3所示的结构的情况下，特别是在GND的电位上升时， TFT32的栅极控制电压会发生变动，因此，即使电位的面内分布很小，也可能会造成极大的 亮度不均。这时，只有被施加正常或其附近的GND电位的电源端子23(参照图2A和图2B) 附近的很少的像素发出极明亮的光。若忽视该状态地设定面板整体的平均亮度，则甚至可 能会灼伤画面。 因此，专利文献1提出用于抑制这样的现象的技术。该专利文献1所述的技术，将 第二导电层经由接触孔与作为第一导电层的电源线电连接，由此，形成第一导电层与第二 导电层合并的截面积较大的、即电阻较低的电源线路。 但是，因为上述专利文献l所述的技术需要附加上述接触孔和第二导电层，所以
会导致制造成本的上升和形状的大型化。 专利文献1 :专利第3770368号公报

发明内容
于是，本发明的课题在于，提供一种面发光显示装置，其能够不伴随配线材料的变 更和成本上升地抑制亮度不均、由配线电阻引起的电力消耗的增加。 本发明涉及具有电路基板的面发光显示装置的改良，该电路基板形成有并列的 多根电源线；连接有该多根电源线的电源总线；具有与上述电源线连接的内部线路的多个 像素电路；和由该多个像素电路所分别具备的晶体管驱动的多个发光元件。为了解决上述 课题，上述像素电路的内部线路，以对于所连接的上述电源线构成旁通路、并且构成形成该 像素电路的上述晶体管的配线的一部分的方式形成。 本发明的实施方式包括用于使因上述电路基板上的电路元素而形成的凹凸平坦 化的平坦化层；和为了连结上述像素电路和上述发光元件之间而形成在上述平坦化层的接触孔区域，其中，使上述像素电路的内部线路的一部分位于上述接触孔区域的下方。 作为上述发光元件，例如使用有机EL元件。另外，作为上述晶体管，例如使用薄膜
晶体管。 在实施方式中，上述像素电路的内部线路包括第一线路部，其具有与上述电源线 连接的一端部、和设置有梳齿状的分支部的另一端部；以及第二线路部，其使上述分支部的 至少一个与连接有上述一端部的上述电源线连接。并且，上述第一线路部作为形成上述晶 体管的源极的配线而形成。 上述像素电路还能够具有第三线路部，该第三线路部具有与上述第一线路部的上 述分支部啮合的梳齿状的分支部。该第三线路部作为形成上述晶体管的漏极的配线而形 成。 另外，为了解决上述课题，本发明提供对具有上述结构的面发光显示装置进一步 附加其它结构的面发光显示装置。该面发光显示装置的上述电源总线，为了调整与上述多 根电源线各自的连接部位的电位，具有其一部分被在从电源端子向上述连接部位的方向延 伸的缝隙分割的结构。 在本发明的实施方式中，上述缝隙设置有多个，通过该缝隙的数目、长度和排列间 隔的调整，调整上述连接部位的电位。 在本发明中，作为上述发光元件，例如使用有机EL元件，另外，作为上述晶体管， 例如使用薄膜晶体管。 根据本发明，因为像素电路的内部线路对于所连接的电源线构成旁通路，所以该 电源线的电阻被减小，由此，能够实现亮度不均的抑制和电力消耗的降低。而且，上述旁通 路使用形成像素电路的晶体管的配线的一部分或接触孔区域而构成，因此，能够不縮小上 述晶体管的构成面积地得到上述效果。 另外，根据本发明，进一步设置有利用从电源端子向各电源线的连接部位的方向 延伸的缝隙分割电源总线的一部分，从而调整各电源线的连接部位的电位的机构。由此，能 够不伴随材料、膜厚等工艺的变更或边框的增大等地得到极高的亮度不均抑制作用，能够 廉价地实现高品质的面发光显示装置。


图1是表示一般的顶部发光型的有机EL面板单元的整体图。 图2A是表示现有的TFT基板的阴极配线的整体结构的示意图。 图2B是现有的TFT基板的阴极配线的示意图。 图3是表示一般的TFT基板的像素电路的例子的电路图。 图4A是表示顶部发光型的有机EL面板的像素部的平面图。 图4B是图4A的A_A截面图。 图4C是图4A的B-B截面图。 图5A是表示全部像素共同的整面配线结构的上部共同电极的平面图。 图5B是图5A的C-C截面图。 图6是表示本发明的实施方式的面发光显示装置中的电路基板的整体结构的示 意图。
6
图7A是表示像素电路的配线结构的一例的示意图。图7B是图7A的D-D截面图。图7C是图7A的E-E截面图。图8A是电源总线(阴极侧)的整体图。图8B是缝隙部的放大图。符号说明25数据信号线(源极信号线)26扫描信号线(栅极信号线)27接触孔55栅极配线图案56源极配线图案57漏极配线图案59旁通路形成用配线图案210电源线220电源总线230电源端子240像素电路71 、72缝隙
具体实施例方式以下，参照附图对本发明的实施方式进行说明。 图6是本实施方式的面发光显示装置中的电路基板110的示意图。在该图6中， 对与图2A所示的电路基板11的要素相同的要素标注共同的符号。 本实施方式的面发光显示装置，除电路基板110的结构外，与图1 图5B所示的 面发光显示装置具有相同的结构。因此，以下主要对电路基板110的结构进行说明。
在电路基板110，设置有电源线210、电源总线220和像素电路240。它们与图2A 所示的电源线21、电源总线22和像素电路24分别对应。其中，像素电路240与图2A所示 的像素电路24相同，具有图3所例示的结构。 图7A示意性地表示像素电路240的配线结构的一个例子。在该配线结构中，形成 有栅极配线图案55作为第一层的金属配线图案，并且，在该栅极配线图案55上隔着绝缘层 61 (参照图7C)和Si层29，分别形成有源极配线图案56、漏极配线图案57和上述电源线 210分别作为第二层的金属配线图案。 栅极控制用元件区域58，以与栅极配线图案55相邻的方式设置。在该栅极控制用 元件区域58设置有图3所示的TFT(Thin FilmTransistor :薄膜晶体管)33和电容器34， 并且，作为第二层的金属配线图案的数据信号线(源极信号线)25和作为第一层的金属配 线图案的扫描信号线(栅极信号线)26与该栅极控制用元件区域58连接。
源极配线图案56，作为形成图3所示的TFT32的源极的配线而设置。该源极配线 图案56的基端部与电源线210的Pa点连接，并且，该源极配线图案56通过使前端部分支 为梳齿状而形成与电源线210平行的分支部56a、56b。
另一方面，漏极配线图案57，作为形成上述TFT32的漏极的配线而设置。该漏极配 线图案57的基端部位于旁通路形成用配线图案59的上方，该漏极配线图案57具有从该基 端部向上述源极配线图案56的分支部56a、56b间延伸的分支部57a、和从该基端部向上述 分支部56b与电源线210间延伸的分支部57b。即，该漏极配线图案57，具有与源极配线图 案56的梳齿状的分支部啮合的梳齿状的分支部。 另外，源极配线图案56的分支数和漏极配线图案57的分支数，可以为3以上。
图7B和图7C，分别表示图7A的D-D截面图和E-E截面图。 如图7B所示，作为第一层的金属配线图案的上述旁通路形成用配线图案59，一端 部通过接触孔60a与源极配线图案56 (分支部56a的前端部)电连接，而且，另一端部通过 接触孔60b与电源线210 (图7A的Pb点)电连接。 于是，源极配线图案56和旁通路形成用配线图案59，构成从电源线210出来，再次 返回电源线210的一系列的旁通线路66。 另一方面，漏极配线图案57的基端部，隔着绝缘层61和Si层29配置在旁通路形 成用配线图案59上。在该漏极配线图案57的基端部上，形成有连接该漏极配线图案57和 未图示的EL发光元件的接触孔27的区域。其结果为，旁通路形成用配线图案59位于上述 接触孔27的区域的下方。 如上所述地使旁通路形成用配线图案59位于接触孔27的区域的下方，能够带来 以下优点。 S卩，在接触孔27之下，因为担心应力和凹凸，所以基本不会配置晶体管等元件图 案。于是，如果在接触孔27的区域的下方设置旁通路形成用配线图案59，则能够避免由于 形成该旁通路形成用配线图案59而造成的像素内的有效面积的减少。
另外，在图7B、图7C中，符号37表示玻璃基板，符号40表示平坦化树脂层、符号 62表示钝化层、符号41表示反射电极层或基底层。 根据本发明的面发光显示装置，由源极配线图案56和旁通路形成用配线图案59 构成的上述的旁通线路66，形成于各像素电路240。该旁通线路66与电源线210并联连接。 于是，在图6所示的各电源线210中，并联连接上述旁通线路66的部位的电阻降低。
上述电阻的降低抑制各电源线210中的电压下降(上升)，因此带来电力消耗的降 低。另外，上述电阻的降低使施加在与该各电源线210连接的各像素电路240的发光元件 上的电压一致化，因此带来所谓的亮度不均的降低。 如上所述，上述旁通线路66利用作为形成TFT32的源极的配线而设置的源极配线 图案56而构成，因此能够不縮小像素电路240中的晶体管的形成面积地容易地实现。艮卩， 上述旁通线路66能够不必在像素电路240内确保特别的配置空间地实现。
另外，如图7A所示，在本实施方式中，使栅极配线图案55的端部位于电源线210 的下方，但也可以不使该端部位于电源线210的下方。 接着，对图6所示的电源总线220进行说明。该电源总线220，在共同连接有各电 源线210的一端的上线路部221、和共同连接有该各电源线210的另一端的下线路部222中 分别形成有缝隙71。 缝隙71，从线路部221 (222)的两端沿着该线路部221 (222)的长度方向设置有多 根。这些缝隙71，按照下述方式形成越是位于线路部221 (222)的内侧(像素区域侧)长
8度越短，并且，被它们分割的各部分中，越是位于线路部221 (222)的内侧的部分宽度越窄。
根据该结构，各电源线210内，越是与电源端子230的距离接近的电源线210，来自 该电源端子230的电阻越高，因此所谓的亮度不均被减小。 即，在不设置上述缝隙71的情况下，各电源线210内，对于与电源端子230的距离 越短的电源线210，来自该电源端子230的电阻越低，因此产生经由离电源端子230较近的 电源线210被供电的发光元件的亮度高于经由离电源端子230较远的电源线210被供电的 发光元件的高度的所谓亮度不均。 与此相对，在设置有上述缝隙71的情况下，利用该缝隙71，电源端子230与各电源 线210间的电阻被平均化，因此能够有效地抑制如上所述的亮度不均。
另外，在仅设置有一个电源端子230的情况下，设置从线路部221 (222)的一端部 (离电源端子230近的一侧的端部)向另一端部延伸的缝隙组即可。在该情况下，缝隙的数 目、间隔和长度，被适宜地设定，使得电源端子230与各电源线210间的电阻被平均化。
接着，考虑电源总线220的进一步低电阻化。数据信号线25、扫描信号线26，在保 持绝缘的同时与电源总线220交叉，但并不必在整个面交叉。因此，如图6中阴影线和标注 符号220a所表示的那样，通过在没有与扫描信号线26交叉的部分叠层导电层，能够降低电 源总线220的电阻。 另外，总线220的右侧线路虽然没有与扫描信号线26交叉，但为了实现与左侧线
路的电阻的对称性，以与左侧线路相同的方式叠层有导电体。
[实施例] 根据图6、图7、图7B和图7C所示的结构对实施例进行说明。面板的像素尺寸为 60iimX180iimXRGB，像素数为横240RGBX纵320的QVGA，画面尺寸为约3inch，电源总线 的容许宽度大致为2mm，电源端子的引出位置为两处。 在画面内，直线连接纵320个的各个像素的约8ii m宽的电源线210，配置为
240 X 3根，它们的两端与电源总线220连接。然后，在各像素内，以3 5 ii m左右的宽度的
配线，形成晶体管等电路图案。另外，各像素的控制，通过连接置于画面外的控制IC(包含
数据控制电路17和栅极控制电路18的集成电路)和信号线25、26而进行。 在设计阴极侧电源线图案时，着眼于主要晶体管(图3的TFT32)的源极配线图案
56与阴极为同电位这一点，通过使该源极配线图案56与电源线210在像素的长度方向上的
2点连接，形成具有旁通路结构的线路图案。这时，如图7A、图7B所示，为了有效利用像素
内空间，采用旁通路形成用配线图案59在通常不设置电路图案的平坦化树脂层40的接触
孔27之下穿过的结构。当然，在配线交叉之处以夹着绝缘膜的方式设计。 源极配线图案56和电源线210，分别通过接触孔60a和60b与旁通路形成用配线
图案59连接，由此，形成像素内旁通路线66。 像素内旁通路线66与电源线210并联连接。在该情况下，与电源线210单体的电 阻相比，能够使配线电阻削减3成左右。 关于电源总线220，如图8A所示，采用具有4处如图8B(图8A的X部的放大图) 所示的由缝隙71、72形成的6分割结构部的图案。图8A的面板基本上左右对称，因此，将 与像素数目的一半对应的120XRGB = 360的1/6即60根的电源线210作为1区块，以使 被缝隙71、72分割的部分的宽度与从电源端子230到各个区块的距离的比相对应的方式设定。 另外，缝隙71、72的宽度与电源总线整体的宽度约2mm相比极小(约10 y m)。另 外，缝隙71具有在电源总线220内外周闭合的形状，缝隙72具有在电源总线220内外周不 闭合的形状。 在TFT基板(图6所示的电路基板110)的制作中，首先，在200mm X 200mm X厚度 0. 7mm的无碱玻璃(AN-100 :旭硝子制造)上，进行400nm MoCr膜的溅射成膜，利用光刻法， 形成包含图8A所示的电源总线图案的第一层规定的金属图案。 接着，在该金属图案上形成构成绝缘层61 (参照图7C)的无机绝缘膜，在其上形成 非晶Si层作为Si层29。之后，以300nm的厚度进行第二层MoCr膜的溅射成膜，利用光刻 法形成图案。第二层MoCr膜形成电源线210，该电源线210连接纵320个的各个像素，并 且在两端与电源总线220连接。另外，该第二层MoCr膜，也作为跨在由第一层金属形成的 电源总线220上的信号线26被利用。但是，因为存在不作为信号线使用的空间，所以如图 6所示，电源总线220采用部分具有多层配线部220a的结构。上下叠层的MoCr层，通过在 绝缘层利用干蚀刻事先形成的多个接触孔而被连接。 在形成第二层MoCr膜后，由CVD装置形成钝化膜(SiN 300nm)，由干蚀刻形成有机 EL元件连接用的开口 、端子的开口 。接着，通过光刻法形成厚度约2 m的平坦化树脂层40， 缓和配线的高低差。另外，在TFT和有机EL元件的连接部，也形成锥度角(taper angle) 缓和的接触孔27。光刻处理之后，将TFT基板在约22(TC下烘烤约1小时，除去平坦化树脂 层40的水分。S卩，在处理上与通常的非晶Si-TFT基板的制作相比没有任何变化。
接着，形成有机EL元件。首先，在TFT基板上形成厚度300nm的Si02钝化膜，通 过干蚀刻在接触孔部、端子部设置开口。接着对作为用于提高紧贴性的基底层41的IZ0进 行50nm的溅射成膜。这时，使用RF-平面磁控管作为溅射装置，此外，作为气体使用Ar。
该IZ0层通过设置在平坦化树脂层40和钝化层62的接触孔27与TFT连接。接着， 在该IZ0层上溅射形成lOOnm的Ag合金，在对其涂敷抗蚀剂"0FRP-800"(商品名，东京应 化制造)后，进行曝光、显影，通过湿蚀刻，形成每个子像素岛状分离的反射电极42。在其上 形成30nm的IZ0，通过同样的处理，以覆盖Ag合金的反射电极42的方式形成岛状的图案。 此时，上述的基底层41也同时被图案化，分离于各个电极q。接着，在被IZ0覆盖的岛状的反 射电极42上，以旋转涂敷法涂敷1 P m的酚醛清漆(novolac)类树脂膜("JEM-700R2"JSR 制造)，以在发光的部位形成窗口的方式利用光刻法形成有机绝缘膜43。
接着，将其安装在电阻加热蒸镀装置内，在反射电极42上堆积1. 5nm的Li ，得到阴 极缓冲层。然后，不破坏真空地依次形成电子输送层、发光层、空穴输送层、空穴注入层。在 成膜时，真空槽内压减压至IX 10—4Pa。各个层以0. lnm/s的蒸镀速度被堆积，作为电子输送 层使用膜厚20nm的三(8-羟基喹啉)铝(Alq3)，作为发光层使用膜厚30nm的4-4' -二 (2-2' _二苯乙烯基)联苯(0 ￥81)，作为空穴输送层使用膜厚1011111的4-4' -二 [N-(l-萘 基)-N-苯基氨]联苯(ci-NPD)，作为空穴注入层使用膜厚100nm的铜酞菁(CuPc)。然后， 在其上进一步蒸镀5nm的MgAg，作为进行透明电极的溅射成膜时的损伤缓和层。不破坏真 空地使其移动至对置溅射装置，进行200nm的作为透明电极45的IZO的成膜。在这些蒸镀 和溅射成膜时，应用在与显示部对应的位置开有四角窗口的区域开口形的金属掩膜。进一 步不破坏真空地使基板移动至CVD装置，以2 ii m的厚度，整个面地形成作为阻挡层46的
另一方面，在彩色滤光片基板侧，首先在200mmX200mmX厚度0. 7mm的无碱玻 璃(Eagle2000 :康宁公司制造)上，使用光刻法形成厚度1 P m的黑矩阵47(CK_7001 :Fuji Film ARCH制造)。接着，彩色滤光片48是通过光刻法分别形成红色(CR-7001 :Fuji Film ARCH制造)、绿色(CG-7001 :Fuji Film ARCH制造)、蓝色(CB-7001 :FujiFilm ARCH制造)。 均为厚度约1.5iim的长条形状。接着，使用感光性树脂(CR-600 :日立化成工业制造)，通 过光刻法，在黑矩阵上形成长条形分隔壁39在与彩色滤光片的长条相同的方向上延伸的 堤结构体。堤分隔壁的宽度为约14ym，高度为约5ym。在其上再次涂敷该感光性树脂，通 过光刻法形成间隔物50。间隔物50的直径为约15 ii m，高度为约2 y m，位于被黑矩阵隐藏 的位置。 接着，在使该彩色滤光片基板加热干燥后，将其设置在多喷嘴式喷墨装置(击中 精度约士5iim)中，该喷墨装置设置在氧50卯m、氮50卯m以下的环境中，在使用在黑矩阵 制作而成的标记进行对准之后，将溶解于溶剂的红和绿的色变换材料瞄准与各自的颜色对 应的像素的堤中央部喷出并扫描，在对画面整体进行涂敷后，不破坏氮气氛地使其以温度 IO(TC被干燥。(略去关于色变换材料的说明) 接着，使有机EL基板和彩色滤光片基板移动至保持在氧5卯m、水分5ppm以下的 环境中的贴合装置中。然后，将彩色滤光片基板的处理面朝上地进行设置，在多个画面的各 自的外周使用分配器(dispenser)不留缝隙地涂敷环氧类紫外线固化粘接剂(XNR-5516 : Nagase chemteX公司制造)，即形成所谓堤，之后，在各画面中央附近，滴下粘度更低的热固 化型环氧粘接剂。作为滴下装置，使用喷出精度5%以内的旋转式机械计量阀。
然后，将形成有有机EL元件的TFT基板以处理面向下的状态进行设置，在使其和 彩色滤光片基板的处理面彼此相对的状态下，减压至约10Pa左右，之后使两基板平行地接 近至约30 ii m左右，在外周密封部件整周与有机EL基板接触的状态下，由对准机构使两基 板的像素位置相配合，之后在恢复大气压的同时施加微小的负荷。 滴下的热固化型环氧粘接剂扩散至面板周边部，在彩色滤光片基板的间隔物前端 与带有机EL元件的TFT基板接触处停止。对其从彩色滤光片基板侧仅在外周密封部经由 掩膜照射紫外线而使其初步硬化，并取出至一般环境。 之后，使用自动玻璃划线机(scriber)和断裂(break)装置，使其分割为各个面板 (在此阶段没有IC(控制用集成电路))。将其放入加热炉以8(TC加热1小时，在炉内自然 冷却30分钟后取出。将其放入干蚀刻装置，除去覆盖端子部15、 IC连接用垫的厚度2 ii m 的阻挡层。最后，COG连接控制用IC，制作出图1所示的面板单元。 在现有的面板中，整个面点亮时的亮度不均在画面整体为约40% (取决于流动的 电流值)，但如果使用通过本发明的旁通路结构而使电阻削减约3成左右的电源线210，则 能够将同样条件下的亮度不均降低为约30%。进一步，在其中使用配置有缝隙71、72的电 源总线220的情况下，能够将同样条件下的亮度不均降低为约10% 20%左右，几乎无法 分辨。另外，与GND电位上升的抑制相对应地，能够降低被配线消耗的电力。
另外，为了进一步降低亮度不均，可以预先通过模拟获得将沿着电源线210的一 维亮度分布修正为平坦的系数，将该系数设置于图像控制电路，利用软件方法修正上述一 维亮度分布。
产业上的可利用性 能够不伴随配线材料的变更、成本的上升地抑制由亮度不均、配线电阻导致的电 力消耗的增加，因此，能够有效地应用于有机EL面板、液晶面板等薄型显示器。
权利要求
一种面发光显示装置，其具有电路基板，该电路基板形成有并列的多根电源线；连接有该多根电源线的电源总线；具有与所述电源线连接的内部线路的多个像素电路；和由该多个像素电路所分别具备的晶体管驱动的多个发光元件，该面发光显示装置的特征在于所述像素电路的内部线路，以对于所连接的所述电源线构成旁通路、并且构成形成该像素电路的所述晶体管的配线的一部分的方式形成。
2. 如权利要求1所述的面发光显示装置，其特征在于，包括 用于使因所述电路基板上的电路元件而形成的凹凸平坦化的平坦化层；禾口 为了连结所述像素电路和所述发光元件之间而形成于所述平坦化层的接触孔区域，其中使所述像素电路的内部线路的一部分位于所述接触孔区域的下方。
3. 如权利要求l所述的面发光显示装置，其特征在于 所述发光元件是有机EL元件。
4. 如权利要求l所述的面发光显示装置，其特征在于 所述晶体管是薄膜晶体管。
5. 如权利要求l所述的面发光显示装置，其特征在于 所述像素电路的内部线路包括第一线路部，其具有与所述电源线连接的一端部、和设置有梳齿状的分支部的另一端 部；以及第二线路部，其使所述分支部的至少一个与连接有所述一端部的所述电源线连接，其中所述第一线路部作为形成所述晶体管的源极的配线而形成。
6. 如权利要求5所述的面发光显示装置，其特征在于所述像素电路还具有第三线路部，该第三线路部具有与所述第一线路部的所述分支部 啮合的梳齿状的分支部，该第三线路部作为形成所述晶体管的漏极的配线而形成。
7. —种面发光显示装置，其具有电路基板，该电路基板形成有并列的多根电源线；连 接有该多根电源线的电源总线；具有与所述电源线连接的内部线路的多个像素电路；和由 该多个像素电路所分别具备的晶体管驱动的多个发光元件，该面发光显示装置的特征在 于所述像素电路的内部线路，以对于所连接的所述电源线构成旁通路、并且构成形成该 像素电路的所述晶体管的配线的一部分的方式形成，所述电源总线，为了调整与所述多根电源线各自的连接部位的电位，其一部分被从电 源端子向所述连接部位延伸的缝隙分割。
8. 如权利要求7所述的面发光显示装置，其特征在于所述缝隙设置有多个，通过该缝隙的数目、长度和排列间隔的调整，调整所述连接部位 的电位。
9. 如权利要求7所述的面发光显示装置，其特征在于 所述发光元件是有机EL元件。
10. 如权利要求7所述的面发光显示装置，其特征在于所述晶体管是薄膜晶体管'
全文摘要
本发明提供面发光显示装置，其具有电路基板(110)，该电路基板(110)形成有并列的多根电源线(210)；连接有该多根电源线(210)的电源总线(220)；具有与电源线(210)连接的内部线路(66)的多个像素电路(240)；和由多个像素电路(240)所分别具有的晶体管驱动的多个发光元件。像素电路(240)的内部线路(66)，以对于所连接的电源线(210)构成旁通路、并且构成形成像素电路(240)的晶体管的配线的一部分的方式形成。
文档编号G09F9/30GK101796562SQ20088010543
公开日2010年8月4日 申请日期2008年7月2日 优先权日2008年7月2日
发明者仲村秀世 申请人:富士电机控股株式会社