专利名称：电平移位电路及使用该电路的驱动器和显示装置的制作方法
技术领域：
本发明涉及到一种电平移位电路及使用该电路的驱动器和显示装置。
背景技术：
最近，在显示装置领域内，开发出了使用液晶显示装置或有机EL 元件的显示器等利用各种显示设备的显示器。在这些显示装置中，要 求高画质化(多灰度化)，扫描信号及灰度信号的电压振幅有变高的 趋势。因此，驱动显示面板的扫描线的行驱动器及通过灰度信号驱动 显示面板的数据线的列驱动器的各输出部要求实现高压化。
另一方面，从显示控制器提供到行驱动器(扫描驱动器)及列驱 动器(数据驱动器)的各种控制信号及图像数据信号要求以较少的布 线数进行高速传输，并要求低EMI (Electromagnetic Interference,电磁 干扰)等，这些信号越来越低振幅化。并且在行驱动器及列驱动器内 部，为了抑制对伴随高精细化、多灰度化而增加的数据量进行处理的 逻辑电路的面积增加(高成本化)，采用精细处理，与之相伴逻辑电 路的电源电压有低压化趋势。即，行驱动器及列驱动器要求在输入部 为低压化，在输出部为高压化。
因此，在将输入部的低压信号变换为输出部的高压信号的电平移 位电路中，必须将低振幅信号变换为高振幅信号。
图13是表示将低振幅信号变换为高振幅信号的电平移位电路的典 型构造的一例的图(参照下述专利文献l)。该电平移位电路接收低压 信号IN，输出高压的输出信号OUT、 OUT的反相信号OUTB。具有作
10为输出端子W1、W2的充电元件而发挥作用的P沟道MOS晶体管P1、 P2,其源极连接到电源端子VDD3,栅极分别连接到输出端子W2、 Wl，漏极分别连接到输出端子Wl、 W2。 P沟道M0S晶体管P1、 P2 分别在栅极接收从输出端子W2、 Wl输出的高振幅的输出信号OUT、 OUTB。 P沟道M0S晶体管P1、 P2的栅极、源极间电压VGS的绝对 值最大为I VSS-VDD3 I 。并且，N沟道MOS晶体管Nl、 N2作为输 出端子W1、 W2的放电元件而发挥作用，该N沟道MOS晶体管N1、 N2的源极与电源端子VSS连接，漏极分别与输出端子W1、 W2连接， 栅极接收低压输入信号IN及其反转信号(均为低振幅信号)。
放电元件N1、N2的栅极、源极间电压最大为输入信号IN的振幅， 放电元件N1、 N2的放电能力和栅极、源极间电压VGS的绝对值最大 为I VSS-VDD3 I的充电元件P1、 P2的充电能力相比较低。放电元件 Nl、 N2及充电元件P1、 P2的漏极电流例如与(栅极、源极间电压-阈 值)的二次方成比例，导通时栅极、源极间电压设定为较大值的充电 元件P1、 P2的漏极电流大于放电元件N1、 N2的漏极电流。
因此，为了提高放电元件N1、 N2的放电能力，需要使放电元件 Nl、 N2的元件大小(W/L比，W:沟道宽，L:沟道长)足够大。
但是，必须将放电元件Nl、 N2的放电能力设定得大于充电元件 Pl、 P2的充电能力。这一点只要考虑到放电动作即可理解。
作为具体示例，例如可考虑输出端子W1、 W2分别从VDD3 (高 电位)、VSS (低电位)的状态(初始状态)开始变化的情况。在该状 态下，充电元件P1导通，充电元件P2截止。并且输入信号IN为低电 平，放电元件N1截止，放电元件N2导通。
其中，在输入信号IN从低电平向高电平变化时，放电元件N1导 通，放电元件N2截止。但是，输入信号IN从低振幅的低电平向高电平变化之后充电元件Pl保持导通，因此放电元件Nl使输出端子Wl向低电平(VSS)变化时，需要使放电元件Ni的放电能力(N沟道 MOS晶体管Nl的漏极电流)大于充电元件Pl的充电能力(P沟道 MOS晶体管P1的漏极电流)。因此，为了使图13的电平移位电路正常动作，必须使放电元件 Nl、 N2的元件大小(W/L比)足够大，并且使充电元件P1、 P2的元 件大小(W/L比)足够小，使放电能力大于充电能力。艮P，构成图13的电平移位电路的放电元件的各元件大小变大，面 积变大。尤其是当输入信号IN低压化时，放电元件N1、 N2的放电能 力相对下降，因此电路面积进一步增加。并且，放电元件N1、 N2的放电能力充分大于充电元件P1、 P2的充电能力的晶体管大小的设定变得困难。在增大放电元件N1、 N2的W/L比时，由于寄生电容增加等，电 平移位动作变慢，Nl、 Pl同时为导通状态、或N2、 P2同时为导通状 态的期间变长，流动的贯通电流过度增加，产生耗电增大的问题。图14是表示单端的电平移位电路结构的图(参照下述专利文献 2)。具有输出级的驱动器12、预驱动器14、反馈用的P沟道MOS 晶体管16、补偿用的N沟道MOS晶体管18及补偿用N沟道MOS晶 体管32。输出级的驱动器12具有P沟道MOS晶体管20和N沟道MOS 晶体管22，根据预驱动器14的输出信号驱动输出端子0UT1。 P沟道 MOS晶体管20连接在高电位的电源VCCH和输出端子OUT 1之间， N沟道MOS晶体管22连接在输出端子OUT 1和接地之间，P沟道MOS 晶体管20和N沟道MOS晶体管22的栅极分别连接到内部节点Nl 1 、 N12。预驱动器14具有P沟道MOS晶体管24、 N沟道MOS晶体管 26及N沟道MOS晶体管28，根据提供到输入端子IN 1的信号驱动内P沟道MOS晶体管24连接在低电位的电源VCCL 和内部节点N12之间，N沟道MOS晶体管26和N沟道MOS晶体管 28分别连接在内部节点N12和Nil及接地之间。P沟道MOS晶体管 24、 N沟道MOS晶体管26、 28的栅极均与输入端子IN 1连接。反馈 用P沟道MOS晶体管16连接在高电位的电源VCCH和内部节点Nll 之间，栅极连接到输出端子OUT 1，根据驱动到输出端子OUT 1的信 号，将内部节点Nil驱动为高电平(高电位的电源电压VCCH)。补 偿用N沟道MOS晶体管18连接在高电位的电源VCCH和内部节点 Nll之间，栅极连接到内部节点N12，根据预驱动器14的输出信号， 将内部节点Nl 1驱动为高电平(低电位的电源电压VCCL-N沟道MOS 晶体管18的阈值电压VTH) 。N沟道MOS晶体管32连接在高电位的 VCCH和输出端子OUT 1之间，栅极连接到输入端子IN 1。该电平移位电路在内部节点Nll和输出节点OUT 1与高电位电源 VCCH之间分别连接有补偿用N沟道MOS晶体管18、 32，当输入信 号IN 1从低电平向高电平变化时，补偿用晶体管32使输出节点OUT 1 向高压的电位上升加速，当IN 1从高电平向低电平变化时，补偿用晶 体管18通过使节点N11的电位上升加速来加速电平移位动作。专利文献1:日本专利特开2001-298356号公报 专利文献2:日本专利特开平9-093114号公报以下记载对本发明的相关技术进行分析的结果。在图13的电平移位电路中，在进行充电动作时，因过度产生的放 电电流而妨碍充电动作，存在电平移位动作变得迟缓、因过度产生的 贯通电流导致耗电增加的问题。并且，当解决上述问题时，元件尺寸变大。并且，因输入信号的 电压电平(振幅)下降，上述问题(电平移位动作迟缓、贯通电流增大等)更加明显。另一方面，即使增大元件尺寸，其尺寸也终归有限 度，因此上述问题难以解决。
并且，在图14的电平移位电路中，当低位电源VCCL和高位电源 VCCH是较接近的电压时，具有高速动作的效果，但当高位电源VCCH 是比低位电源VCCL足够高的电压时，产生电平移位动作迟缓、面积 增加的问题。以下参照图14对该问题进行详细说明。
作为初始状态，输入信号IN 1及输出OUT 1为GND，节点Nil 为VCCH。此时，节点N12为VCCL， N沟道MOS晶体管22导通，P 沟道MOS晶体管20截止。在输入信号IN 1从初始状态向VCCL变化 时，通过构成CMOS逆变器的晶体管24、 26，节点N12向GND变化， N沟道MOS晶体管22截止。并且在栅极接收输入信号IN 1的补偿用 N沟道MOS晶体管32通过源极跟随动作，将输出OUT 1提高到比电 源VCCL低补偿用晶体管32的阈值电压VTH的电位(VCCL-VTH)。 进一步，为了使输出OUT 1变化为电源VCCH，必须通过节点N11的 电压下降使P沟道MOS晶体管20导通。为了使节点Nil从VDDH降 低到GND，需要使在栅极接收输入信号IN的N沟道MOS晶体管28 的漏极电流(放电电流)大于在栅极接收输出OUT 1的P沟道MOS 晶体管16的漏极电流(充电电流)。
此时，N沟道MOS晶体管28的栅极、源极间电压为VCCL， P 沟道MOS晶体管16的栅极、源极间电源的绝对值为(VCCH-VCCL + VTH)。
作为低位电源VCCL和高位电源VCCH为较接近的电压的情况， 例如在VCCH = 5V、 VCCL = 3V、 VTH=1V时，N沟道MOS晶体管 28及P沟道MOS晶体管16的栅极、源极间电压(绝对值)均为3V， 通过调整各沟道宽W与各沟道长L之比，能够容易使N沟道MOS晶 体管28的漏极电流(放电电流)大于P沟道MOS晶体管16的漏极电流(充电电流)。
但是，作为高位电源VCCH为比低位电源VCCL足够高的电压的 情况，例如在VCCH二18V、 VCCL = 3V、 VTH二1V时，N沟道MOS 晶体管28及P沟道MOS晶体管16的栅极、源极间电压(绝对值)分 别为3V、 16V。此时，为使N沟道MOS晶体管28的漏极电流(放电 电流)大于P沟道MOS晶体管16的漏极电流(充电电流)，必须使 N沟道MOS晶体管28的沟道宽W足够大，使P沟道MOS晶体管16 的沟道长L足够大。
同样，在高位电源VCCH为比低位电源VCCL足够高的电压的情 况下，为了伴随输入信号IN 1从VCCL向GND变化而使输出OUT 1 从VCCH向GND变化，必须使N沟道MOS晶体管22的沟道宽W足 够大，使P沟道MOS晶体管20的沟道长L足够大。
艮口，在图14的电平移位电路中，在使低振幅的输入信号向足够高 振幅的信号电平移位时，和图13中一样，存在电路面积增加、因产生 过度的贯通电流而造成的耗电增加、贯通电流造成动作迟缓的问题。
发明内容
因此，本发明的目的在于提供一种将低振幅的输入信号快速变换 为高振幅信号的电平移位电路。
并且，本发明的其他目的在于提供一种驱动器及具有该驱动器的 显示装置，在需要多个电平移位电路的多输出驱动器中，能够实现高 速动作，并且能够实现低耗电、节省面积(低成本)。
为了解决上述课题，本申请中公开的发明大致具有以下结构。
根据本发明的一个侧面，提供一种电平移位电路，包括第1电平移位器，连接在提供第1电压的第1供电端子和输出端子之间，当 输入到输入端子的输入信号(振幅小于输出信号的振幅)是第1值时， 将上述输出端子设定为上述第1电压电平；第2电平移位器，连接在 提供第2电压的第2供电端子和上述输出端子之间，当上述输入信号 是上述第1值的互补值时，将上述输出端子设定为上述第2电压电平； 以及反馈控制部，根据所输入的控制信号，进行选择上述输出端子的 输出信号的互补信号和上述输出端子的输出信号中的一个信号、或均 不选择的切换，将所选择的信号提供到上述第1电平移位器或上述第1 及第2电平移位器，进行使上述第1电平移位器和上述第2电平移位 器中的至少一个电平移位器的电平移位作用为非激活的控制。
在本发明涉及的电平移位电路中，包括第1电平移位器，连接 在提供第1电压的第1供电端子和输出端子之间，当输入到输入端子 的输入信号(振幅小于输出信号的振幅)是第1值时，将上述输出端 子设定为上述第1电压电平；第2电平移位器，连接在提供第2电压 的第2供电端子和上述输出端子之间，当上述输入信号是上述第1值 的互补值时，将上述输出端子设定为上述第2电压电平；以及反馈控 制部，输入规定包含上述输入信号输入的时间点在内的预定期间的上 述控制信号，当检测出在上述预定期间之前上述输出端子是上述第1 电压电平时，在上述预定期间进行使上述第1电平移位器成为非激活 状态的控制，当在上述预定期间所输入的上述输入信号是使上述输出 端子成为上述第2电压电平的值(上述第1值的互补值)时，上述第2 电平移位器在上述第1电平移位器的电平移位作用为非激活的状态下， 将上述输出端子设定为上述第2电压电平。
在本发明涉及的电平移位电路中，包括第1电平移位器，连接 在提供第1电压的第1供电端子和输出端子之间，当输入到输入端子 的输入信号是第1值时，将上述输出端子设定为上述第1电压电平； 第2电平移位器，连接在提供第2电压的第2供电端子和上述输出端 子之间，当上述输入信号是上述第1值的互补值时，将上述输出端子设定为上述第2电压电平；以及反馈控制部，输入规定包含上述输入 信号输入的时间点在内的预定期间的上述控制信号，当检测出在上述 预定期间之前上述输出端子是上述第1电压电平时，在上述预定期间 进行使上述第1电平移位器成为非激活状态的控制，当检测出在上述 预定期间之前上述输出端子是上述第2电压电平时，在上述预定期间 进行使上述第2电平移位器成为非激活状态的控制，当在上述预定期 间所输入的上述输入信号是使上述输出端子成为上述第2电压电平的 值(上述第1值的互补值)时，上述第2电平移位器在上述第1电平 移位器的电平移位作用为非激活的状态下，将上述输出端子设定为上
述第2电压电平，当在上述预定期间所输入的上述输入信号是使上述
输出端子成为上述第1电压电平的值(上述第1值)时，上述第1电
平移位器在上述第2电平移位器的电平移位作用为非激活的状态下，
将上述输出端子设定为上述第1电压电平。
在本发明涉及的电平移位电路中，在上述第2电平移位器输入向
上述第1电平移位器输入的上述输入信号的互补信号。
在本发明涉及的电平移位电路中，上述第1电平移位器包括第1
至第3晶体管，在上述第1供电端子和上述第2供电端子之间从上述 第2供电端子一侧依次串联连接；和第4晶体管，连接在上述第1供
电端子和上述输出端子之间。上述第1晶体管是第1导电型，向控制 端子输入上述输入信号，当上述输入信号是上述第1值(逻辑值)时
导通，当上述输入信号是上述第1值的互补值时截止。上述第2晶体 管是第1导电型，在控制端子为与上述第1电压电平对应的第2值(逻 辑值)时导通，在控制端子为上述第2值的互补值时截止。上述第3 及第4晶体管分别是第2导电型，在控制端子为上述第2值的互补值 时导通，在控制端子为上述第2值时截止。上述第4晶体管的控制端 子与上述第2及第3晶体管的连接点连接。上述反馈控制部包括第1 及第2开关，该第l及第2开关的一端共同连接，另一端分别与输出 上述输出端子的信号的互补值的互补输出端子及上述输出端子连接，
17并响应于上述控制信号，分别进行接通、断开控制。上述第1电平移位器的上述第2及第3晶体管的控制端子共同连接，并连接到上述反
馈控制部的上述第1及第2开关的共同连接的上述一端。
在本发明涉及的电平移位电路中，第1电平移位器包括第1至
第3晶体管，在上述第1供电端子和上述第2供电端子之间从上述第2供电端子一侧依次串联连接；和第4晶体管，连接在上述第1供电端子和上述输出端子之间。上述第1晶体管是第1导电型，在控制端子为与上述第1电压电平对应的第2值时导通，在控制端子为上述第2值的互补值时截止。上述第2晶体管是第1导电型，向控制端子输入上述输入信号，当上述输入信号是上述第1值时导通，当上述输入信号是上述第1值的互补值时截止。上述第3及第4晶体管分别是第2导电型，在控制端子为上述第2值的互补值时导通，在控制端子为上述第2值时截止。上述第4晶体管的控制端子与上述第2及第3晶体管的连接点连接。上述反馈控制部包括第1及第2开关，该第1及第2开关的一端共同连接，另一端分别与输出上述输出端子的信号的互补值的互补输出端子及上述输出端子连接，并响应于控制信号，分别进行接通、断开控制。上述第1电平移位器的上述第1及第3晶体管的控制端子共同连接，并连接到上述反馈控制部的上述第1及第2开关的共同连接的上述一端。
在本发明涉及的电平移位电路中，上述第2电平移位器包括第5晶体管，该第5晶体管连接在上述输出端子和上述第2供电端子之间，上述第5晶体管是第1导电型，向控制端子输入上述输入信号的互补信号，当上述输入信号的互补信号是上述第1值时导通，当上述输入信号的互补信号是上述第1值的互补值时截止。
在本发明涉及的电平移位电路中，上述第1、第2开关的控制期间包括第1至第3期间，上述第1期间、上述第2期间及上述第3期间的时间总和是与上述输入信号的周期相同的长度，在上述第1期间，根据上述控制信号，上述第1开关接通，上述第2开关断开，在上述
第2期间，根据上述控制信号，上述第1开关断开，上述第2开关断开，在上述第3期间，根据上述控制信号，上述第1开关断开，上述第2开关接通，在上述第2期间内输入上述输入信号。
在本发明涉及的电平移位电路中，上述第2电平移位器包括第5至第7晶体管，在上述第1供电端子和上述第2供电端子之间从上述第2供电端子一侧依次串联连接；第8晶体管，连接在上述输出端子和上述第2供电端子之间；第1逆变器，输入端与上述第6及第7晶体管的连接点连接，输出端与上述第8晶体管的控制端子连接；以及第2逆变器，输入端连接到上述反馈控制部的上述第1及第2开关的共同连接的上述一端。上述第6晶体管为第1导电型，向控制端子输入上述输入信号的互补信号，当上述输入信号的互补信号是上述第1值时导通，当上述输入信号的互补信号是上述第1值的互补值时截止。上述第5、第8晶体管分别是第1导电型，在控制端子为上述第2值时导通，在控制端子为上述第2值的互补值时截止。上述第7晶体管是第2导电型，在控制端子为上述第2值的互补值时导通，在控制端子为上述第2值时截止。上述第5及第7晶体管的控制端子共同连接，并与上述第2逆变器的输出端连接。
在本发明涉及的电平移位电路中，上述第2电平移位器包括第5至第7晶体管，在上述第1供电端子和上述第2供电端子之间从上述第2供电端子一侧依次串联连接；第8晶体管，连接在上述输出端子和上述第2供电端子之间；第1逆变器，输入端与上述第6及第7晶体管的连接点连接，输出端与上述第8晶体管的控制端子连接；以及第2逆变器，输入端连接到上述反馈控制部的上述第1及第2开关的上述共同连接的一端。上述第5晶体管为第1导电型，向控制端子输入上述输入信号的互补信号，当上述输入信号的互补信号是上述第1值时导通，当上述输入信号的互补信号是上述第l值的互补值时截止。上述第6、第8晶体管分别是第1导电型，在控制端子为上述第2值时导通，在控制端子为上述第2值的互补值时截止。上述第7晶体管是
第2导电型，在控制端子为上述第2值的互补值时导通，在控制端子为上述第2值时截止。上述第6及第7晶体管的控制端子共同连接，并与上述第2逆变器的输出端连接。
在本发明涉及的电平移位电路中，包括第1至第3晶体管，在提供第1电压的第1供电端子和提供第2电压的第2供电端子之间从上述第2供电端子一侧依次串联连接；第4晶体管，连接在上述第1供电端子和输出端子之间；第5晶体管，连接在上述输出端子和上述第2供电端子之间；以及第1及第2开关， 一端共同连接，另一端分别与输出上述输出端子的信号的互补值的互补输出端子及上述输出端子连接，并响应于控制信号，分别进行接通、断开控制。上述第l、第2、第5晶体管是第1导电型。上述第3及第4晶体管是第2导电型。在上述第1及第2晶体管中一个晶体管的控制端子输入相对于上述输出端子的信号为相对低振幅的输入信号，在上述第5晶体管的控制端
子输入上述输入信号的互补信号。也可以是如下结构上述第1及第2
晶体管中另一个晶体管的控制端子和上述第3晶体管的控制端子共同连接，并连接到上述第l及第2开关的共同连接的上述一端。
在本发明涉及的电平移位电路中，上述输入信号以预定的周期输入，上述第l、第2开关的控制期间包括第l至第3期间。上述第l期间、上述第2期间及上述第3期间的时间总和是与上述输入信号的周期相同的长度。在上述第1期间，根据上述控制信号，上述第1开关接通，上述第2开关断开，在上述第2期间，根据上述控制信号，上述第1开关断开，上述第2开关断开，在上述第3期间，根据上述控制信号，上述第l开关断开，上述第2开关接通，在上述第2期间内输入上述输入信号。
根据本发明，提供一种扫描驱动器，包括电平移位电路组，接收来自对传输信号进行传输的移位寄存器中所对应的级的、低振幅的信号，将该信号电平移位为高振幅的信号而输出；和缓冲器，接收从 上述电平移位电路组输出的上述高振幅的信号，驱动显示面板的扫描 线，作为上述电平移位电路，具有上述本发明涉及的电平移位电路。
根据本发明，提供一种数据驱动器，包括电平移位电路，接收 来自对数字数据进行锁存的锁存电路的低振幅的信号，将该信号电平 移位为高振幅的信号而输出；数字模拟转换器，接收从上述电平移位 电路输出的上述高振幅的信号，并转换为模拟信号；以及缓冲器，接
收上述数字模拟转换器的输出，驱动显示面板的数据线，作为上述电 平移位电路，具有上述本发明涉及的电平移位电路。
根据本发明，提供一种具有上述扫描驱动器的显示装置。根据本 发明，提供一种具有上述数据驱动器的显示装置。
根据本发明，基本不产生输出信号相对于输入信号的延迟，能够 高速地将低振幅的输入信号变换为高振幅信号。
并且，根据本发明，在需要多个电平移位电路的多输出驱动器、 具有该驱动器的显示装置中，能够实现高速动作、低耗电、节省面积 (低成本)。
图1是表示本发明的实施例1的结构的图。
图2是表示本发明的实施例1-1的结构的图。 图3是表示本发明的实施例1-2的结构的图。 图4是表示本发明的实施例1-1、 l-2的时序动作的一例的图。 图5是表示本发明的实施例1-3的结构(图2的一个具体例)的图。
图6是表示本发明的实施例1-3的时序动作的一例的图。 图7是表示本发明的实施例1-4的结构的图。图8是表示本发明的实施例l-4的时序动作的一例的图。 图9是表示本发明的实施例2的行驱动器结构的一例的图。
图IO是表示本发明的实施例3的列驱动器结构的一例的图。 图11是表示本发明的实施例4的显示装置结构的一例的图。 图12 (A)至图12 (C)是表示图11的像素的例子的图。 图13是表示现有技术的电平移位电路的结构的图。 图14是表示现有技术的电平移位电路的结构的图。
具体实施例方式
参照附图进行如下说明，以进一步对上述本发明进行详细说明。 根据本发明的一个方式，电平移位电路(参照图1)包括第1电平移 位器(10)，连接在提供第1电压(VE1)的第1供电端子(El)和输 出端子(4)之间，当输入到输入端子(1)的输入信号(IN)是第1 值时，将输出端子(4)设定为第1电压电平(VE1);第2电平移位 器(20)，连接在提供第2电压(VE2)的第2供电端子(E2)和输出 端子(4)之间，当上述输入信号(IN)是上述第l值的互补值时，将 上述输出端子(4)设定为第2电压电平(VE2);以及反馈控制部(30)， 根据所输入的控制信号(Sl、 S2)，进行选择输出端子(4)的输出信 号(OUT)的互补信号(OUTB)和输出端子(4)的输出信号(OUT) 中的一个信号、或均不选择的切换，将所选择的信号作为控制激活的 信号(S3)提供到第1电平移位器(10)或第1及第2电平移位器(10、 20)，进行使第1电平移位器(10)和第2电平移位器(20)中的至 少一个电平移位器为非激活的控制。
在本发明涉及的电平移位电路的一个方式中，包括第1电平移 位器(10)，连接在提供第1电压(VE1)的第l供电端子(El)和输 出端子(4)之间，当输入到输入端子(1)的输入信号(IN)是第1 值时，将输出端子(4)设定为上述第1电压电平(VE1);第2电平 移位器(20)，连接在提供第2电压(VE2)的第2供电端子(E2)和 输出端子(4)之间，当输入信号(IN)是上述第l值的互补值时，将上述输出端子(4)设定为上述第2电压电平(VE2);以及反馈控制 部(30)，输入规定包含输入信号(IN)输入的时间点在内的预定期 间的控制信号(Sl、 S2)，当检测出在上述预定期间之前输出端子(4) 是第1电压电平(VE1)时，在上述预定期间进行使第1电平移位器(IO) 为非激活状态的控制，当在预定期间所输入的上述输入信号是使输出 端子(4)成为上述第2电压电平(VE2)的值(上述第1值的互补值) 时，第2电平移位器(20)在第1电平移位器(10)的向第1电压电 平的电平移位作用为非激活的状态下，将输出端子(4)设定为第2电 压电平(VE2)。
在本发明涉及的电平移位电路的一个方式中，反馈控制部(30)， 输入规定包含输入信号(IN)输入的时间点在内的预定期间的控制信 号(Sl、 S2)，当检测出在预定斯间之前输出端子(4)是第l电压电 平(VE1)时，在上述预定期间使第1电平移位器(10)为非激活状态； 当检测出在上述预定期间之前输出端子(4)是第2电压电平(VE2) 时，在上述预定期间进行使第2电平移位器(20)为非激活状态的控 制。当在上述预定期间所输入的上述输入信号(IN)是使输出端子(4) 成为第2电压电平(VE2)的值(上述第1值的互补值)时，第2电平 移位器(20)在第1电平移位器(10)的向第1电压电平的电平移位 作用为非激活的状态下，将输出端子(4)设定为第2电压电平(VE2)。 并且，当在上述预定期间所输入的输入信号(IN)是使输出端子(4) 成为第1电压电平(VE1)的值(上述第1值)时，第1电平移位器(IO) 在第2电平移位器(20)的向第2电压电平的电平移位作用为非激活 的状态下，将输出端子(4)设定为第1电压电平(VE1)。
在本发明涉及的电平移位电路中，在第2电平移位器(20)输入 向第1电平移位器(10)输入的输入信号(IN)的互补信号(INB)。
在本发明涉及的电平移位电路的一个方式中，参照图3，第1电平 移位器(10)包括第1至第3晶体管(Ml、 M2、 M3)，在第1供电端子(El)和第2供电端子(E2)之间从第2供电端子(E2) —侧 依次串联(纵向层叠)连接；和第4晶体管(M4)，连接在第l供电 端子(El)和输出端子(4)之间。第1晶体管(Ml)是第1导电型， 向控制端子输入输入信号(IN)，当输入信号(IN)是第1值(逻辑 值)时导通，当输入信号(IN)是上述第1值的互补值时截止；第2 晶体管(M2)是第1导电型，在控制端子为与第1电压电平(VE1) 对应的第2值(逻辑值)时导通，在控制端子为与第2电压电平(VE2) 对应的上述第2值的互补值时截止；第3及第4晶体管(M3、 M4)分 别是第2导电型，在控制端子为上述第2值的互补值时导通，在控制 端子为上述第2值时截止。第4晶体管(M4)的控制端子与第2及第 3晶体管(M2、 M3)的连接点连接。此外，第1及第2晶体管(Ml、 M2)也可以替换连接顺序(图2)。
在本发明涉及的电平移位电路的一个方式中，参照图5，第2电平 移位器(20)包括第5晶体管(M5)，第5晶体管(M5)连接在输出 端子(4)和第2供电端子(E2)之间，第5晶体管(M5)是第1导 电型，向控制端子输入上述输入信号的互补信号(INB)，当上述输入 信号的互补信号(INB)是上述第l值时导通，当上述输入信号的互补 信号(INB)是上述第l值的互补值时截止。
在本发明涉及的电平移位电路的一个方式中，参照图2或图3，反 馈控制部(30)包括第1及第2开关(SW1、 SW2)，第1及第2开 关(SW1、 SW2)的一端(6)共同连接，另一端分别与输出输出端子
(4)的信号的互补值(OUTB)的互补输出端子(5)及输出端子(4) 连接，并响应于控制信号(Sl、 S2)，分别进行接通、断开控制，第l 电平移位器(10)的第2及第3晶体管(M2、 M3)的控制端子共同连 接，并连接到第1及第2开关(SW1、 SW2)的共同连接的上述一端
(6)。
在本发明涉及的电平移位电路中，输入信号(IN)以预定的周期输入(数据循环为预定的周期)，反馈控制部(30)的第l、第2开关
(SW1、 SW2)的控制期间包括第1至第3期间(Tl、 T2、 T3),上 述第1期间、上述第2期间及上述第3期间的时间总和是与上述输入 信号的周期相同的长度，在第2期间(T2)内输入输入信号(IN)(输 入信号的变化时间点位于第2期间T2内)。
在反馈控制部(30)中，在第1期间(Tl),根据上述控制信号 (Sl、 S2)，上述第1开关(SW1)接通，上述第2开关(SW2)断 开，在上述第2期间(T2)，根据上述控制信号(Sl、 S2)，上述第 1开关(SW1)断开，上述第2开关(SW2)断开，在上述第3期间(T3)， 根据上述控制信号(Sl、 S2)，上述第l开关(SW1)断开，上述第2 开关(SW2)接通，在上述第2期间(T2)内输入上述输入信号(IN)。
根据本发明，例如在进行充电动作时，将放电一侧控制为截止， 消除贯通电流，从而实现电平移位动作的高速化。没有过度生成的贯 通电流，能够实现低耗电。由于各元件大小也可以足够小，因此即使 元件数量增加，也能够节省面积。以下参照实施例进行说明。
实施例 (实施例1)
图1是表示本发明的电平移位电路的一个实施例的结构的图。参 照图1，具有第1电平移位器10、第2电平移位器20、反馈控制部 30、控制信号产生电路90。在图1中，IN、 INB是具有第3及第4电 压电平(VE3及VE4)的振幅的、彼此互补的低振幅的输入信号。OUT、 OUTB是具有第1及第2电压电平(VE1及VE2)的振幅的、彼此互 补的高振幅的输出信号。VE1、 VE2是高电位、低电位侧的第l、第2 电源电压。clk是具有第3及第4电压电平(VE3及VE4)的振幅的、 低振幅的时钟信号。ctl是具有第3及第4电压电平(VE3及VE4)的 振幅的、低振幅的时序控制信号。Sl、 S2、 S3是具有第l及第2电压 电平(VE1及VE2)的振幅的、高振幅的控制信号。第1电平移位器IO连接在提供第1电压电平(VE1)的第1电源 端子(El)和输出端子4 (正转输出端子)之间，其接收低振幅的输入 信号(IN)，根据输入信号(IN)的电压电平的变化，将输出端子4 驱动为第1电压电平(VE1)。
第2电平移位器20连接在提供第2电压电平(VE2)的第2电源 端子(E2)和输出端子4之间，其接收输入信号(IN)的互补信号(INB)， 根据互补信号(INB)的电压电平的变化，将输出端子4驱动为第2电 压电平(VE2，其中VE2〈VE1)。
控制信号产生电路90输入低振幅的基准信号(clk)和时序信号 (ctl)，生成高振幅的控制信号S1、 S2。
反馈控制部30输入来自输出端子4的高振幅的输出信号(OUT) 及来自互补输出端子5 (反转输出端子)的高振幅的互补输出信号
(OUTB)，根据高振幅的第1及第2控制信号(Sl、 S2)，选择输出 信号(OUT)或互补输出信号(OUTB)，作为高振幅的第3控制信号
(S3)输出。互补输出端子5连接到逆变器HINV的输出，逆变器HINV 的输入与输出端子4连接，逆变器HINV的输入、输出为高振幅(VE1、 VE2)。
第1电平移位器10接收来自反馈控制部30的第3控制信号(S3)， 根据第3控制信号(S3)，控制激活(驱动动作)及非激活(驱动动 作停止)。第2电平移位器20也可以根据需要通过第3控制信号(S3) 控制激活(驱动动作)及非激活(驱动动作停止)。
此外，输入信号(IN)的第3及第4电压电平(VE3、 VE4)设定 在第1及第2电压电平(VE1、 VE2)之间，并且第3及第4电压电平 (VE3、 VE4)的振幅设定得小于上述第1及第2电压电平的振幅。即，VE2《VE4<VE3<VE1。并且在图1中，第1电源、第2电源是高电 位电源、低电位电源的简称。
在本实施例中，根据控制信号产生电路90输出的高振幅的第1及 第2控制信号(Sl、 S2)，作为控制期间设置第l、第2、第3期间。
第1期间(Tl)被设定为比输入信号(IN)的电压电平变化的时 刻提前预定时间，第1电平移位器10或第2电平移位器20被控制为 处于可使输出端子4的电压电平变化的状态。
具体而言，例如在输出端子4的电压为第1电压电平(VE1)时， 使第1电平移位器IO为非激活(驱动动作停止)。
第2期间(T2)包含输入信号(IN)的电压电平变化的时刻，根 据输入信号(IN)或输入互补信号(INB)，输出端子4通过第1电平 移位器10或第2电平移位器20驱动为第1电压电平(VE1)或第2电 压电平(VE2)。
在第3期间(T3)，第1电平移位器10或第2电平移位器20被 控制为，保持在第2期间(T2)驱动的输出端子4的电压电平。
并且，在第1期间Tl、第2期间T2、第3期间T3，第1电平移 位器10及第2电平移位器20中的至少一个为非激活(驱动动作停止)。
在第2期间(T2)，根据输入信号(IN)和互补输入信号(INB) 的电压电平的变化，第1电平移位器10或第2电平移位器20改变输 出端子4的电压电平。此时，第1电平移位器IO及第2电平移位器20 中的一个为激活(驱动动作)时，另一个为非激活(驱动动作停止)， 因此可进行高速的电平移位动作，能够不产生贯通电流，能够实现低 耗电。
27并且，在第3期间(T3)，第1电平移位器10或第2电平移位器 20以保持输出端子4的电压电平的方式动作。因此能够避免输出端子 4的电压电平因噪音等影响而变动并产生错误动作。
在本实施例中，例如在输入信号(IN)是以数据信号等的预定周 期输入的信号时，优选第l、第2、第3期间(Tl、 T2、 T3)设定为与 一个数据期间相同的周期。艮卩，Tl+T2 + T3-—个数据期间。
(实施例1-1)
图2是表示图1的电平移位器IO及反馈控制部30的结构例的图。 参照图2，在本实施例中，反馈控制部30包括
开关SW1,其一端连接到互补输出端子5 (输入端与输出端子4 连接的逆变器HINV的输出端)，另一端连接到节点6，根据从控制信 号产生电路90输入到端子7的高振幅的控制信号Sl进行接通(ON)、 断开(OFF)控制；和
开关SW2，其一端与输出端子4连接，另一端与节点6连接，根 据从控制信号产生电路90输入到端子8的高振幅的控制信号S2进行 接通、断开控制。
在开关SW1或幵关SW2接通时，互补输出信号的OUTB (逆变 器HINV的输出)或输出信号OUT择一地输出到节点6。
在开关SW1及SW2均断开时，断开前的端子6的电压电平由寄 生电容Cp保持。
来自反馈控制部30的高振幅的输出信号(节点6的电压信号)作 为控制信号S3，控制第1电平移位器10的动作。
第1电平移位器IO包括N沟道M0S晶体管M2，源极与第2电源端子E2连接，栅极与 节点6连接；
N沟道MOS晶体管Ml，源极与N沟道MOS晶体管M2的漏极 连接，栅极与端子l连接；
P沟道MOS晶体管M3，源极与第1电源端子El连接，栅极与节 点6连接；和
P沟道MOS晶体管M4，源极与第1电源端子El连接，栅极与P 沟道MOS晶体管M3的漏极和N沟道MOS晶体管Ml的漏极的连接 节点3连接，漏极与输出端子4连接。
在本实施例中，来自反馈控制部30的高振幅的控制信号S3仅输 入到第1电平移位器10。由于在栅极接收高振幅的控制信号S3的P沟 道MOS晶体管M3及N沟道MOS晶体管M2彼此为相反导电型，因 此在一个晶体管为导通(ON)时另一个晶体管为截止(OFF)，没有 电源间的贯通电流，因此基本没有耗电。
在第1电平移位器10中，在控制信号S3为高振幅的低电平(VE2) 时，N沟道MOS晶体管M2截止，P沟道MOS晶体管M3导通，与输 入信号IN无关地使节点3为高振幅的高电平(VE1)。因此，栅极(节 点3)为高电位的P沟道MOS晶体管M4截止，断开输出端子4和第 1电压端子E1之间的电流路径，停止输出端子4向第1电压电平VE1 的驱动动作。
在控制信号S3为高振幅的高电平(VE1)时，P沟道MOS晶体 管M3截止，N沟道MOS晶体管M2导通。此时，在输入信号IN为低 振幅的高电平(VE3)时，N沟道MOS晶体管M1导通，使节点3为 高振幅的低电平(VE2) ， P沟道MOS晶体管M4导通，使输出端子4 和第电源端子E1之间的电流路径接通，输出端子4可驱动到第1电 压电平(VE1)。第2电平移位器20在互补输入信号INB为低振幅的高电平(VE3) 时，将输出端子4驱动到第2电压电平(VE2)。
(实施例1-2)
图3是将图2的纵向层叠(cascode，共射共基)连接的N沟道 M0S晶体管M1、 M2的连接替换的结构。在图3所示的例子中，在栅 极接收输入信号IN的N沟道MOS晶体管Ml的源极连接到第2电源 端子VE2,在栅极接收控制信号S3的N沟道MOS晶体管M2的源极 连接到N沟道MOS晶体管Ml的漏极，P沟道MOS晶体管M3的漏 极和N沟道MOS晶体管M2的漏极的连接节点3连接到P沟道MOS 晶体管M4的栅极。图3的电路动作和图2相同，因此省略其结构、动 作的说明。
图4是表示在图2及图3的电平移位电路中、输入信号是以数据 信号等的预定周期输入的信号时反馈控制部30的开关SW1、 SW2的 控制时序的图。图4中示意了图2或图3中的IN、 INB的电压波形， SW1、 SW2的接通、断开，第1期间Tl、第2期间T2、第3期间T3 的控制时序。图4中表示相对于四个数据期间TD0、 TD1、 TD2、 TD3 由控制信号S1、 S2规定的第l、第2、第3期间T1、 T2、 T3。
第1期间Tl设定为
比输入信号IN的数据期间TD1的开始时刻td0靠前(在数据期间 TD0期间)的期间(t0-tl);
比输入信号IN的数据期间TD2的开始时刻tdl靠前(在数据期间 TD1期间)的期间(t3-t4);以及
比输入信号IN的数据期间TD3的开始时刻td2靠前(在数据期间 TD2期间)的期间(t6-t7)。
第2期间T2设定为
包括输入信号IN的数据期间TD1的开始时刻td0的期间(tl-t2);包括输入信号IN的数据期间TD2的开始时刻tdl的期间(t4-t5);
以及
包括输入信号IN的数据期间TD3的开始时刻td2的期间(t7-t8)。
第3期间T3设定为输入信号的电压电平恒定地保持为低电平或 高电平的期间(t2-t3)、期间(t5-t6)、期间(t8-t9)。
并且，在设连续的第l、第2、第3期间T1、 T2、 T3的时间总和 (-T1 + T2 + T3)为一个循环时， 一个循环设定为与一个数据期间相 同的周期。
从电平移位电路的功能动作的角度出发， 一个循环的第l、第2、 第3期间T1、 T2、 T3分别对应于待机期间、驱动期间、保持期间。
在第1期间Tl，反馈控制部30的开关SW1和开关SW2分别设 定为接通状态和断开状态。因此，在第l期间Tl,来自反馈控制部30 的控制信号S3成为互补输出信号OUTB的电压电平。
在第2期间T2，反馈控制部30的开关SW1和开关SW2均断开。 在第2期间T2，控制信号S3保持之前的第1期间Tl中控制信号S3 的电压电平(互补输出信号OUTB的电压电平)。输入信号的变化时 间点设定在第2期间T2的时间范围内。
在第3期间T3，反馈控制部30的开关SW1和开关SW2分别设 定为断开状态和接通状态。在第3期间T3,控制信号S3成为输出信号 OUT的电压电平。
(实施例1-3)
图5是表示图2的具体结构例的图。作为第2电平移位器20的简 易构造，可由N沟道MOS晶体管M5构成。在图5中，N沟道MOS晶体管Ml、 M2和P沟道MOS晶体管M3、 M4构成第1电平移位器 10。在端子1输入输入信号IN，在端子2输入将输入信号IN用逆变器 LINV (在电压VE3、 VE4下动作)反转的信号INB (IN的互补输入信 号)。第1电平移位器10的MOS晶体管Ml、 M2、 M3构成电平移位 电路的输入部，第2电平移位器20的MOS晶体管M5和第1电平移 位器10的MOS晶体管M4构成电平移位电路的输出部。输入部(Ml、 M2、 M3)根据输入信号IN和节点6 (控制信号S3)的电位，向节点 3输出第1、第2电压电平VE1或VE2。 MOS晶体管M2、 M3根据控 制信号S3控制导通、截止，断开使节点3充电的电流路径或放电的电 流路径中的一个。
电平移位电路的输出部(MOS晶体管M4、 M5)根据节点3的电 位和输入信号INB输出输出信号OUT。在输入信号INB为低振幅的高 电平(VE3)时，若节点3是高振幅的高电平(VE1)，则MOS晶体 管M5导通，MOS晶体管M4截止，输出信号OUT为高振幅的低电平 (VE2)。在输入信号INB为低振幅的低电平(VE4)时，若节点3 是高振幅的低电平(VE2)，则MOS晶体管M5截止，MOS晶体管 M4导通，输出信号OUT为高振幅的高电平(VE1)。
反馈控制部30的开关SW1包括互补开关，该互补开关具有在栅 极分别输入第1控制信号Sl的互补信号S1B和第1控制信号Sl、被 控制为导通、截止的N沟道MOS晶体管SW1N及P沟道MOS晶体管 SW1P。
开关SW1在第1期间Tl发挥使节点3成为高振幅的高电平(VE1) 而使MOS晶体管M4截止的作用。在图5中，开关SW1使用互补开 关(SW1N、SW1P)，以在互补输出信号OUTB为高振幅的低电平(VE2) 时，能够切实地使节点6下降为第2电压电平(VE2)。这是因为，使 MOS晶体管M3导通而使节点3为高电平(VE1)，并且使N沟道MOS 晶体管M2截止。这样一来，输入信号IN为低振幅的高电平(VE3)，即使在N沟道MOS晶体管Ml导通时，由于MOS晶体管M2、 M3也 截止，因此可防止贯通电流的产生。
另一方面，在开关SW1仅由PMOS传输晶体管SW1P构成时，开 关SW1在互补输出信号0UTB为高振幅的低电平(VE2)时，仅可使 节点6下降到比电压VE2高出阈值电压的电位，存在N沟道MOS晶 体管M2略微导通的可能。并且，在输入信号IN为高电平(VE3)时， 在电源El、 E2之间产生微小的贯通电流。在第1期间Tl被设定为足 够短的期间、贯通电流足够小时，也可以仅由PMOS传输晶体管SW1P 构成开关SW1。
开关SW2可由在栅极输入第2控制信号S2的Pch传输晶体管构 成。在第3期间T3，开关SW2将输出信号OUT作为控制信号S3输出 到节点6。在输出信号OUT为高振幅的低电平(VE2)时，开关SW2 仅可使节点6下降到比电压VE2高出阈值电压的电位，存在N沟道 MOS晶体管M2略微导通的可能。但是，在输出信号OUT为低电平 (VE2)时，输入信号IN也是低电平(VE4) ， N沟道MOS晶体管 Ml截止，不发生贯通电流。
该电平移位电路在输入信号的电压变化时进行动态动作，在电压 稳定时进行静态动作。动态动作被控制在短时间内，不会产生贯通电 流。
图6是表示图5所示的电平移位电路的动作一例的图。在图6中， 表示输入信号是以数据信号等的预定周期输入的信号时的动作。在图6 中表示在图5的端子1、 2中输入的信号IN (实线)、INB (虚线)、 输出端子4、 5的信号OUT (实线)、OUTB (虚线)、节点6 (S3)、 节点3、 Sl、 S2、控制期间。
图6表示将图4所示的开关SW1及SW2的切换控制适用于图5
33的电平移位电路的具体例。电压电平的关系是VE2《VE4〈VE3〈VE1， VE1—侧为高电位，VE2—侧为低电位。
并且，在四个数据期间TD0、 TD1、 TD2、 TD3，振幅由VE3和 VE4规定的输入信号IN在期间TD0为低振幅的低电平(VE4)，在期 间TD1为低振幅的高电平(VE3),在期间TD2及TD3为低振幅的低 电平(VE4)。互补输入信号INB是输入信号IN的反相信号(互补信 号)。
参照图6，控制信号Sl在第1期间Tl内为高振幅的低电平(VE2)。 此时，开关SW1 (SW1P、 SW1N)导通，信号OUTB传递到节点6。 控制信号S1在第2期间T2、第3期间T3为高振幅的高电平(VE1)， 开关SW1截止。
并且，控制信号S2在第3期间T3为高振幅的低电平(VE2)。 此时，开关SW2导通，信号OUT传递到节点6。控制信号S2在第1 期间T1、第2期间T2为高振幅的高电平(VE1)，开关SW2截止。
首先说明在数据期间TD1中电平移位电路的动作。
将前一个数据期间TDO作为初始状态，在初始状态的时间t0,信 号IN、 INB分别为低振幅的低电平(VE4)、高电平(VE3)，输出端 子4的输出信号OUT及节点5的互补输出信号OUTB分别为高振幅的 低电平(VE2)、高电平(VE1)。并且，节点6、节点3分别是高振 幅的低电平(VE2)、高电平(VE1)。
在数据期间TD1的第1期间T1 (期间t0-tl)，反馈控制部30接 收控制信号Sl的高振幅的低电平(VE2)，开关SW1P、 SW1N均导 通，选择并输出互补输出信号OUTB，节点6 (控制信号S3)成为高 振幅的高电平(VE1)。因此，在第1电平移位器10中，N沟道MOS晶体管M2导通，P沟道MOS晶体管M3截止。此时，由于输入信号 IN为低振幅的低电平(VE4)，因此N沟道MOS晶体管Ml截止。因 此，节点3保持高振幅的高电平(VE1) , P沟道MOS晶体管M4截止。
INB成为低振幅的高电平(VE3)，第2电平移位器20的N沟道 MOS晶体管M5导通，输出端子4驱动为高振幅的低电平(VE2)。
在第2期间T2 (期间U-t2),控制信号S1、 S2均为高电平，开 关SW1 (SW1P、 SW1N)、开关SW2均截止，节点6 (控制信号S3) 的电压保持为高振幅的高电平(VE1)。
在第2期间T2 (期间tl-t2)中途的时刻td0，从数据期间TDO切 换到TD1。其中，当输入信号IN从低振幅的低电平(VE4)向高电平
(VE3)变化时，第1电平移位器IO的N沟道MOS晶体管M1导通， 使节点3下降到电压电平VE2(此时，N沟道MOS晶体管M2导通)。 这样一来，P沟道MOS晶体管M4导通，使输出端子4从高振幅的低 电平(VE2)向高电平(VE1)变化(充电)。并且，此时通过输入信 号IN向低振幅的高电平(VE3)的变化，INB变为低振幅的低电平
(VE4)，第2电平移位器20的N沟道MOS晶体管M5截止。
此外，即使在输入信号IN的振幅较小时，第1电平移位器10的 N沟道MOS晶体管Ml也迅速降低节点3，使P沟道MOS晶体管M4 导通，能够使输出端子4高速地驱动为高振幅的高电平(VE1)。此时， 由于第1电平移位器10的P沟道MOS晶体管M3截止，因此不产生 贯通电流。
在第3期间T3(期间t2-t3)，控制信号Sl为高振幅的高电平(VEl)， 控制信号S2为高振幅的低电平(VE2)，开关SW1 (SW1P、 SW1N) 截止，开关SW2导通。反馈控制部30选择并输出信号OUT，节点6(控制信号S3)继续为高振幅的高电平(VE1)，第1电平移位器10 的N沟道MOS晶体管M2、 P沟道MOS晶体管M3分别仍保持导通、 截止。此时，由于输入信号IN是低振幅的高电平(VE3)，因此N沟 道M0S晶体管M1、 P沟道MOS晶体管M4继续导通(节点3为高振 幅的低电平)，输出端子4的电压仍稳定地保持高振幅的高电平(VE1)。 因此，可避免因噪音等使输出端子4的电压电平受到影响而进行错误 动作的情况。
接着说明在数据期间TD2中图5的电平移位电路的动作。
在第1期间Tl(期间t3-t4)，控制信号Sl为高振幅的低电平(VE2)， 控制信号S2为髙振幅的高电平(VE1)，在反馈控制部30中，开关 SW1 (SW1N、 SW1P)导通，开关SW2截止，互补输出信号OUTB (低 电平)传递到节点6(控制信号S3)，节点6从高振幅的高电平(VE1) 变为低电平(VE2)。
这样一来，第i电平移位器10的N沟道MOS晶体管M2、 P沟 道MOS晶体管M3分别截止、导通，节点3提高到高振幅的高电平 (VE1),使P沟道MOS晶体管M4截止。
在第2期间T2 (期间t4-t5)，控制信号S1、 S2均为高振幅的高 电平，SW1 (SW1P、 SW1N)截止，开关SW2截止，节点6 (控制信 号S3)保持高振幅的低电平(VE2)。第1电平移位器10的P沟道 MOS晶体管M3保持导通，节点3为高电平，P沟道MOS晶体管M4 截止。并且，N沟道MOS晶体管M2截止。
在第2期间T2 (期间t4-t5)中途的时刻tdl,从数据期间TD1切 换为TD2。其中，即使输入信号IN从低振幅的高电平变化为低电平， 节点3也保持高电平，第1电平移位器10的晶体管M4仍截止。此时，通过输入信号IN向低振幅的低电平变化，INB变为低振幅
的高电平，第2电平移位器20的晶体管M5导通，输出端子4迅速地 从高振幅的高电平(VE1)驱动为低电平(VE2)。此时也不产生贯通 电流。
在第3期间T3 (期间t5-t6)，控制信号Sl为高振幅的高电平， 控制信号S2为高振幅的低电平，开关SW1 (SW1P、 SW1N)截止， 开关SW2导通，反馈控制部30选择并输出信号OUT，节点6 (控制 信号S3)继续为高振幅的低电平(VE2)。
第1电平移位器10的P沟道MOS晶体管M4保持截止。此时， 由于输入信号IN是低振幅的低电平，因此INB为低振幅的高电平，第 2电平移位器20的晶体管M5继续导通，输出端子4的电压仍稳定地 保持髙振幅的低电平(VE2)。
此外，在反馈控制部30的开关SW2由PMOS传输晶体管构成时， 开关SW2仅具有相对于高振幅的低电平(VE2)的信号OUT使节点6 下降到比电压VE2高出阈值电压的电位的能力，但如上所述不会对第 1电平移位器10的动作产生影响。也就是说，即使在节点6变为比电 压VE2高出阈值电压的电位时，对使P沟道MOS晶体管M3导通而言， 也是十分低的电位，P沟道MOS晶体管M4切实地截止。并且，在输 出信号OUT为高振幅的低电平(VE2)时，输入信号IN是低振幅的低 电平(VE4) ， N沟道MOS晶体管M1截止，在第1电平移位器10中， 不发生贯通电流，保持输出信号的稳定状态。
接着说明在数据期间TD3中图5的电平移位电路的动作。
在第l期间Tl(期间t6-t7)，控制信号Sl为高振幅的低电平(VE2), 控制信号S2为高振幅的高电平(VE1)，开关SW1 (SW1P、 SW1N) 导通，开关SW2截止，反馈控制部30选择并输出互补输出信号OUTB，节点6 (控制信号S3)从高振幅的低电平(VE2)变为高电平(VE1)。 这样一来，第1电平移位器10的N沟道MOS晶体管M2、P沟道MOS 晶体管M3分别导通、截止。此时，由于输入信号IN是低振幅的低电 平(VE4)，因此N沟道M0S晶体管M1保持截止，节点3保持高振 幅的高电平(VE1) ， P沟道MOS晶体管M4保持截止。
另一方面，由于IN的互补信号INB是低振幅的高电平，因此第2 电平移位器20的N沟道MOS晶体管M5导通，输出端子4的电压保 持高振幅的低电平(VE2)。
在第2期间T2 (期间t7-t8)，控制信号S1、 S2均为高振幅的高 (VE1)，开关SW1、开关SW2均截止。节点6 (控制信号S3)、节 点3分别继续保持高振幅的高电平(VE1)。
在第2期间T2 (期间t7-t8)中途的时刻td2,从数据期间TD2切 换为TD3。在时刻td2，输入信号IN保持低振幅的低电平，第1电平 移位器10的N沟道MOS晶体管Ml保持截止，节点3保持高振幅的 高电平(VE1)不变，P沟道MOS晶体管M4保持截止。第2电平移 位器20的N沟道MOS晶体管M5导通，输出端子4保持高振幅的低 电平(VE2)。
在第3期间T3 (期间t8-t9)，控制信号Sl为高振幅的高电平， 控制信号S2为高振幅的低电平，开关SW2导通，反馈控制部30选择 并输出信号OUT，节点6 (控制信号S3)从高振幅的高电平变为低电 平。第1电平移位器10的N沟道MOS晶体管Ml保持截止，P沟道 MOS晶体管M3将节点3驱动到高振幅的高电平(VE1 ) ， P沟道MOS 晶体管M4稳定地截止。此时，第2电平移位器20的N沟道MOS晶 体管M5继续导通，输出端子4仍稳定地保持高振幅的低电平(VE2)。
在第1期间Tl及第2期间T2，在节点6为高振幅的低电平、输入信号IN为低振幅的高电平的情况等时，存在N沟道MOS晶体管 M5和P沟道MOS晶体管M4均截止、输出端子4为高阻抗状态的情 况。此时，输出端子4的电压由寄生电容保持。因此，第1期间T1设 定为非常短的时间，第2期间T2只要是能确保改变输出端子4的电压 电平所需的最低限度的期间即可。
因此，在本实施例中，可将动作期间的大部分设定为第3期间T3， 从而避免因噪音等使输出端子4的电压电平变动并错误动作的情况。 并且，无贯通电流，可实现低耗电。此外，即使在输入信号IN的振幅 较小时，由于第1电平移位器10的P沟道MOS晶体管M4和第2电 平移位器20的N沟道MOS晶体管M5中的至少一个截止，因此也可 进行高速的电平移位动作。并且，第1电平移位器10的N沟道MOS 晶体管M1、 M2即使替换连接顺序也可进行同样的电平移位动作。
此外，控制信号S1、 S2的上升、下降的快慢与电平移位电路的动 作速度无关，时序也不需要严密，因此生成控制信号S1、 S2的控制信 号产生电路90能够以简单的电路实现。
(实施例1-4)
图7是表示本发明的其他实施例的结构的图。虽然在节省面积方 面不如上述实施例，但其结构是将来自反馈控制部30的控制信号S3 输入到第1及第2电平移位器10、 20两者来控制激活、非激活，可实 现高速动作。第1电平移位器10及反馈控制部30的结构和图2—样， 因此省略说明。
第2电平移位电路20具有N沟道MOS晶体管M22，源极与第 2电源端子(E2)连接，栅极与使节点6的电位反转的逆变器HINV2 的输出节点41连接；N沟道MOS晶体管M21，接收输入信号IN的反 转信号INB,其源极与N沟道MOS晶体管M22的漏极连接，栅极与 端子2连接；P沟道MOS晶体管M23，源极与第1电源端子(El)连
39接，漏极与N沟道MOS晶体管M21的漏极连接，栅极连接到使节点 6的电位反转的逆变器HINV2的输出节点41;逆变器HINV3，使P沟 道MOS晶体管M23和N沟道MOS晶体管M21的漏极的连接节点42 的电位反转；以及N沟道MOS晶体管M27，源极与电源端子E2连接， 栅极与逆变器HINV3的输出节点43连接，漏极与输出端子4连接。 逆变器HINV、 HINV2、 HINV3的输入和输出为高振幅(VE1、 VE2)。 在图7中，开关SW1、 SW2优选均为互补开关。
图8是表示图7的控制时序的图。表示图7的输入信号IN(实线) 和反转信号INB (虚线)、输出信号OUT (实线)和其反转信号OUTB (虚线)、节点6 (实线)和节点41 (虚线)、节点3、节点42 (实 线)和节点43 (虚线)的电压波形；开关SW1、 SW2的接通、断开； 以及控制期间T1、T2、T3。电压电平的关系是VE2《VE4<VE3<VE1， VE1—侧为高电位，VE2—侧为低电位。
并且，在四个数据期间TD0、 TD1、 TD2、 TD3，振幅由VE3和 VE4规定的输入信号IN在期间TD0为低电平(VE4)，在期间TD1 为低振幅的高电平(VE3)，在期间TD2及TD3为低电平(VE4)。 互补输入信号INB是输入信号IN的互补信号。
参照图8，根据控制信号Sl，在第1期间Tl，开关SW1接通， 信号OUTB传递到节点6。并且，根据控制信号S2，在第3期间T3， 开关SW2接通，信号OUT传递到节点6。
首先说明在数据期间TD1中图7的电平移位电路的动作。
将前一个数据期间TDO作为初始状态，在初始状态的时间t0，信 号IN、 INB分别为低振幅的低电平(VE4)、低振幅的高电平(VE3), 输出端子4的输出信号OUT及节点5的互补输出信号OUTB分别为高 振幅的低电平(VE2)、高电平(VE1)。并且，节点6、节点3、节点41、节点42、节点43分别是高振幅的低电平、高电平、高电平、
低电平、高电平。
在数据期间TD1的第1期间Tl (期间t0-tl)，反馈控制部30的 开关SW1接通，开关SW2断开，反馈控制部30选择并输出信号OUTB， 节点6 (控制信号S3)成为高振幅的高电平(VE1)，节点41成为高 振幅的低电平。在第1电平移位器10中，N沟道MOS晶体管M2导 通，P沟道MOS晶体管M3截止。此时，由于输入信号IN是低振幅的 低电平，因此N沟道MOS晶体管Ml截止。因此，节点3保持高振幅 的高电平，P沟道MOS晶体管M4截止。在第2电平移位器20中，N 沟道MOS晶体管M22截止，P沟道MOS晶体管M23导通，使节点 42成为高振幅的高电位，节点43成为高振幅的低电平，N沟道MOS 晶体管M27截止。此时，由于输入信号IN是低振幅的低电平，因此N 沟道MOS晶体管Ml截止。即，第1电平移位器10的输出晶体管M4 及第2电平移位器20的输出晶体管M27均变为截止状态，输出节点4 保持高振幅的低电平(VE2)。
在第2期间T2 (期间tl-t2)，开关SW1、 SW2断开，节点6 (控 制信号S3)保持高振幅的高电平(VE1)。
在第2期间T2 (期间tl-t2)中途的时刻td0，从数据期间TD0切 换到TD1。其中，当输入信号IN从低振幅的低电平(VE4)向高电平 (VE3)变化时，第1电平移位器IO的N沟道MOS晶体管M1导通， 使节点3的电位下降到低电平VE2 (此时，N沟道MOS晶体管M2也 导通)。这样一来，P沟道MOS晶体管M4导通，使输出端子4的电 压从高振幅的低电平(VE2〉向高电平(VE1)变化(充电)。并且， 此时节点6保持高振幅的高电平，在第2电平移位器20中，节点41 为高振幅的低电平，节点42为高电平，节点43为低电平，因此N沟 道MOS晶体管M27截止。即，在第2电平移位器20为非激活状态下， 通过第1电平移位器10进行使输出端子4变为高振幅的高电平(VE1)的充电动作(电平移位动作)。
此外，即使在输入信号IN的振幅较小时，第1电平移位器10的
N沟道MOS晶体管Ml也可迅速降低节点3，使输出端子4高速地驱 动为高振幅的高电平(VE1)。并且不产生贯通电流。
在第3期间T3 (期间t2-t3),开关SW1断开，开关SW2接通， 反馈控制部30选择并输出信号OUT，节点6 (控制信号S3)继续为高 振幅的高电平(VE1),第1电平移位器10的晶体管M2、 M3也分别 保持导通、截止。此时，由于输入信号IN是低振幅的高电平(VE3), 因此第1电平移位器10的N沟道MOS晶体管M1、 P沟道MOS晶体 管M4继续导通，输出端子4仍稳定地保持高振幅的高电平(VE1)。 此时，在第2电平移位器20中，节点41为高振幅的低电平，节点42 为高电平，节点43为低电平，因此N沟道MOS晶体管M27截止，第 2电平移位器20为非激活状态。因此，可避免因噪音等使输出端子4 的电压电平受到、影响而进行错误动作的情况。
接着说明在数据期间TD2中图7的电平移位电路的动作。
在第1期间Tl (期间t3-t4)，在反馈控制部30中，开关SW1接 通，开关SW2断开，信号OUTB (低电平)传递到节点6 (控制信号 S3),节点6从高振幅的高电平(VE1)变为低电平(VE2)。这样一 来，第1电平移位器10的N沟道MOS晶体管M2、 P沟道MOS晶体 管M3分别成为截止、导通，将节点3上升到高振幅的高电平(VE1)， 使P沟道MOS晶体管M4截止。并且，节点6变为高振幅的低电平 (VE2)。并且，在第2电平移位器20中，节点41为高振幅的高电平， 使P沟道MOS晶体管M23截止，使N沟道MOS晶体管M22导通。 此时，互补输入信号INB为低振幅的低电平(VE4) ， N沟道MOS晶 体管M21截止，节点42保持高振幅的高电平(VE2) ， N沟道MOS 晶体管M27截止。即，第1电平移位器10的输出晶体管M4及第2电平移位器20的输出晶体管M27均变为截止状态，输出节点4保持高振 幅的高电平(VE1)。
在第2期间T2 (期间t445)，开关SW1断开，开关SW2断开， 节点6 (控制信号S3)、节点41分别保持高振幅的低电平(VE2)、 高电平(VE1)。第1电平移位器10的P沟道MOS晶体管M3保持导 通，节点3为高振幅的高电平，P沟道MOS晶体管M4截止。第2电 平移位器20的各晶体管的状态也保持。
在第2期间T2 (期间t4-t5)中途的时刻tdl，从数据期间TD1切 换为TD2。其中，即使输入信号IN从低振幅的高电平变化为低电平， 第1电平移位器10的晶体管M4也保持截止。
此时，由于输入信号IN向低振幅的低电平变化，INB变为低振幅 的高电平，在第2电平移位器20中，NMOS晶体管M21导通，节点 42成为高振幅的低电平，节点43成为高振幅的高电平，NMOS晶体管 27导通，使输出端子4为高振幅的低电平(VE3)。在第2电平移位 器20激活时，第1电平移位器IO为非激活状态(晶体管M4截止)。 因此，输出端子4迅速地从高振幅的高电平(VE1)驱动为低电平(VE2)。 此时也不产生贯通电流。
在第3期间T3 (期间t5-t6)，开关SW1断开，开关SW2接通， 反馈控制部30选择并输出信号OUT，节点6 (控制信号S3)继续为高 振幅的低电平(VE2)。
第1电平移位器10的P沟道MOS晶体管M4保持截止(第1电 平移位器10为非激活状态)。此时，由于输入信号IN是低振幅的低 电平(INB为高电平)，因此第2电平移位器20的NMOS晶体管M21 继续导通，节点42成为高振幅的低电平，节点43成为高振幅的高电 平，N沟道MOS晶体管M27导通，输出端子4仍稳定地保持高振幅
43的低电平(VE2)。接着说明在数据期间TD3中图7的电平移位电路的动作。在第1期间T1 (期间t6-t7)，开关SW1接通，开关SW2断开， 反馈控制部30选择并输出信号OUTB，节点6 (控制信号S3)从高振 幅的低电平(VE2)变为高电平(VE1)。这样一来，在第l电平移位 器10中，N沟道MOS晶体管M2、 P沟道MOS晶体管M3分别导通、 截止。此时，由于输入信号IN是低振幅的低电平，因此N沟道MOS 晶体管Ml保持截止，节点3保持高振幅的高电平(VE1) ， P沟道 MOS晶体管M4也保持截止。并且，INB是低振幅的高电平，在第2 电平移位器20中，节点41为低电平，NMOS晶体管M22截止，PMOS 晶体管M23导通，节点42为高电平，节点43为低电平，N沟道MOS 晶体管27为截止状态。g卩，第1电平移位器10的输出晶体管M4和第 2电平移位器20的输出晶体管M27均为截止状态。在第2期间T2 (期间t7-t8)，开关SW1、 SW2均断开，节点6 (控制信号S3)保持高振幅的高电平(VE1)。在第2期间T2 (期间 t7-t8)中途的时刻td2，从数据期间TD2切换为TD3。在时刻td2，输 入信号IN保持低振幅的低电平，第1电平移位器10的NMOS晶体管 Ml、 P沟道MOS晶体管M4截止。在第2电平移位器20中，节点41、 42、 43分别保持低电平、高电平、低电平，PMOS晶体管M23导通， NMOS晶体管M22截止，NMOS晶体管M27截止。即，第1电平移位 器10的输出晶体管M4及第2电平移位器20的输出晶体管M27均为 截止状态。在第3期间T3 (期间t8-t9)，开关SW1断开，开关SW2接通， 反馈控制部30选择并输出信号OUT,节点6(控制信号S3)成为高振 幅的低电平(VE2)。在第1电平移位器10中，PMOS晶体管M3成 为导通，NMOS晶体管M2成为截止，节点3变为高振幅的高电平，P沟道MOS晶体管M4截止。并且，在第2电平移位器20中，节点41 成为高振幅的高电平，NMOS晶体管M22导通，PMOS晶体管M23截 止，INB为低振幅的高电平，因此NMOS晶体管M21导通，节点42 成为高振幅的低电平，节点43成为高振幅的高电平，N沟道MOS晶 体管M27导通，输出端子4为高振幅的低电平(VE2)。
如期间(t6-t8)，在第1、第2期间(Tl、 T2)，在节点6为高 振幅的高电平(VE1) 、 IN为低振幅的低电平(VE4)的情况等时，存 在N沟道MOS晶体管M27和P沟道MOS晶体管M4均截止、输出端 子4为高阻抗状态的情况。此时，输出端子4的电位由寄生电容保持。 因此，第1期间T1、 T2设定为非常短的时间，第2期间T2只要是能 确保改变输出端子4的电压电平所需的最低限度的期间即可。
在本实施例中，可将动作期间的大部分设定为第3期间T3，因此 可避免因噪音等使输出端子4的电位变动并错误动作的情况。并且， 没有贯通电流，可实现低耗电。此外，即使在输入信号IN的振幅较小 时，第1电平移位器10的晶体管M4和第2电平移位器20的晶体管 M27中的至少一个截止，因此可进行高速的电平移位动作。控制信号 Sl、 S2上升、下降的快慢与电平移位电路的动作速度无关，时序也不 需要严密，因此生成控制信号Sl、 S2的控制信号产生电路卯能够以 简单的电路实现。
此外，在本实施例中，第2电平移位器20的逆变器HINV2替换 为以下开关时也可实现相同的作用第3开关，连接在输出端子4和 节点41之间，通过控制信号Sl进行接通、断开控制；和第4开关， 连接在互补输出端子5和节点41之间，通过控制信号S2进行接通、 断开控制。
(实施例2)
图9是表示本发明的显示装置的行驱动器(扫描驱动器)的结构的一个实施例的图。图9表示将本发明适用于多输出驱动器的电平移 位电路的一例。参照图9，该行驱动器包括移位寄存器410，根据时钟信号dk，向下一级传输起始脉冲；电平移位电路组(LS GROUP) 430，与移位寄存器410的各个级对应地具有多个电平移位电路431, 该电平移位电路431差动地接收移位寄存器410各个级的输出信号(扫 描信号)并进行电平移位；具有多个缓冲器的缓冲器组(BUFFER GROUP) 450，上述缓冲器以单端接收电平移位电路431的高振幅的输 出信号，以单端向各自对应的扫描线P1、 P2、、 PM输出扫描信号； 以及控制信号产生电路490,输入低振幅的elk (时钟)、ctl (时序控 制信号)，向电平移位电路431输出高振幅的控制信号Sl、 S2 (对应 于图1等的控制信号Sl、 S2)。移位寄存器410由电源电压(VE3、 VE4)驱动，电平移位电路组430和缓冲器组450由电源电压(VE1、 VE2)驱动。在图9所示构造中，作为电平移位(LS)电路431，使用了上述 实施例1-1至1-4中说明的电平移位电路。来自控制信号产生电路490 的控制信号Sl、 S2对应于分别向上述实施例1-1至1-4中说明的电平 移位电路中的反馈控制部30的开关SW1、 SW2 (参照图l、 2、 3、 5、 6等)提供的高振幅的控制信号Sl、 S2。控制信号产生电路490向多 个电平移位电路431共同输出控制信号S1、 S2。如上所述，控制信号 Sl、 S2的电压电平的上升、下降速度不影响各电平移位电路431的动 作速度。通过适用本发明涉及的电平移位电路，可实现低耗电、高速 动作的扫描驱动器，并且通过节省面积可实现低成本化。(实施例3)图IO是表示本发明的显示装置的数据驱动器的结构的一个实施例 的结构的图。图IO表示将本发明适用于多输出驱动器的电平移位电路 的一例。参照图10，该驱动器包括移位寄存器510，输入时钟信号 clk，生成选择锁存地址的锁存时序信号；数据寄存器/锁存器520，根 据来自移位寄存器510的输出(锁存时序信号)，锁存数字数据；电平移位电路组(LS GROUP) 530，具有差动地接收数据寄存器/锁存器 520各级的输出数据信号并进行电平移位的多个电平移位电路531;具 有多个数字模拟转换器(DAC)的DAC组(DAC GROUP) 540，上述 数字模拟转换器接收来自电平移位电路组530的输出信号(图像数据) 及来自基准电压产生电路560的电平彼此不同的基准电压，并输出与 图像数据对应的灰度电压；具有多个输出缓冲器的输出缓冲器组 (OUTPUT BUFFER GROUP) 550，上述输出缓冲器接收DAC组540 中对应的数字模拟转换器的输出电压，并驱动数据线；以及控制信号 产生电路590，输入低振幅的elk (时钟)、ctl (时序控制信号)，并 向电平移位电路531提供高振幅的控制信号Sl、 S2 (对应于图1等的 控制信号S1、 S2)。移位寄存器510和数据寄存器/锁存器520由电源 电压(VE3、VE4)驱动。电平移位电路组530、数字模块转换器(DAC)、 输出缓冲器组550由电源电压(VE1、 VE2)驱动。另外，对于一个数 字模拟转换器，具有输出连接到数字模拟转换器的、与图像数据的位 数对应的个数或其以下个数的电平移位电路531，可以并行地对图像数 据的所有位进行电平移位，或者也可以每次对图像数据的一部分进行 电平移位，分多次依次进行电平移位，从而完成对一个图像数据的所 有位的电平移位。
在图10所示构造中，电平移位(LS)电路531差动地接收数据寄 存器/锁存器520的输出，并差动地输出输出信号，例如使用参照图1、 图2等说明的电平移位电路。来自控制信号产生电路590的控制信号 Sl、 S2对应于向反馈控制部30的开关SW1、 SW2 (例如参照图1、图 2等)分别提供的高振幅的控制信号Sl、 S2。控制信号产生电路590 向多个电平移位电路531共同输出控制信号S1、 S2。控制信号S1、 S2 的电压电平的上升、下降速度不影响各电平移位电路531的动作速度。 通过适用本发明的电平移位电路，可实现低耗电、高速动作的数据驱 动器，并且通过节省面积可实现低成本化。
(实施例4)图11是表示本发明的显示装置的结构一例的图。参照图11,在有源矩阵驱动方式的显示装置中，显示部960的结构是，使将多个像素 950配置成矩阵状的半导体基板及在整个面上形成一个透明的电极的 相对基板这两张基板相对，并在其之间封入显示元件。在半导体基板 上，将发送施加到各像素电极的多个电平电压(灰度电压)的数据线 (数据电极线)962及发送扫描信号的扫描线(扫描电极线)961布置 成格子状，扫描线961及数据线962在彼此的交叉部上配置像素950。 在无源矩阵驱动方式的显示装置中，显示部960的结构是，使布置有 发送多个电平电压(灰度电压)的数据线962的基板及布置有发送扫 描信号的扫描线961的基板相对，并在其间封入显示元件，数据线962 和扫描线961交叉的区域构成像素950。在有源矩阵驱动方式的显示装置中，根据扫描线961上的扫描信 号，控制像素950的开关(TFT)的导通、截止，当像素开关为导通时， 该像素950所连接的数据线962上的图像信号(与图像信号对应的灰 度电压)施加到像素的电极，从而显示图像。此外，扫描信号通过行(扫描)驱动器970提供到扫描线961，并 且灰度电压向各像素的供给是由列(数据)驱动器980经由数据线962 进行。一个画面的数据的重写通常在l帧期间(通常l/60秒)进行，以 各扫描线按每1个像素行(每行)依次选择，在选择期间内，从各数 据线提供灰度电压。显示控制器940向行驱动器970提供时钟信号、 控制信号(起始脉冲)等，并向列驱动器980提供时钟dk、控制信号、 图像数据(低振幅数字信号)。在本实施例的显示装置中，作为行驱动器970和列驱动器980，分 别具有参照图9、图10说明的本发明的电平移位电路，并输出高振幅 信号。图12是表示图U的像素950的一例的图。图12 (A)示意无源 矩阵型液晶显示部的像素950的结构。夹在扫描电极线961和数据电 极线962的交叉部中的液晶元件953，根据施加到扫描电极线961的电 压及施加到数据电极线962的电压之差改变透过率，使背光(或反射 光)透过。图12 (B)表示有源矩阵型液晶显示部的像素950的结构。 像素开关(TFT) 951的栅极连接到扫描线961,漏极和源极中的一个 连接到数据线962,漏极和源极中的另一个连接到像素电极952，液晶 元件953夹在像素电极952和相对透明电极(共同电极)954之间。在 扫描线961为高电位、像素开关(TFT) 951导通时，数据线962的灰 度电压施加到像素电极952，根据像素电极952和相对电极954的电位 差，液晶元件953的透过率发生变化，使背光(或反射光)透过。图 12 (C)是表示有源矩阵型有机EL (ElectroLuminescence，场致发光) 显示部的像素950 (电流驱动方式)的结构的图，为电流驱动型。像素 开关(TFT) 951的栅极连接到扫描线961，漏极和源极中的一个连接 到数据线962，漏极和源极中的另一个连接到有机EL元件的驱动晶体 管(P沟道的TFT晶体管)955的栅极。驱动晶体管955的源极连接到 电源958，漏极连接到EL元件956，在源极和栅极之间连接数据信号 保持用的电容957。在扫描线961为高电位时，像素开关(TFT) 951 导通，数据线962的灰度电压施加到驱动晶体管955的栅极和电容957， 电流流过有机EL元件956，有机EL元件956发光。
根据上述实施例，即使输入信号为低振幅，也能够高速地进行电 平移位动作，例如相对于输入信号的振幅，能够实现电平移位至数倍 以上的大振幅的输出信号。并且，由于在同一电流路径上不会同时进 行放电动作和充电动作，因此在输出变化时抑制贯通电流的产生。
此外，上述实施例中说明的电平移位电路也可在单晶半导体基板 上通过CMOS处理等构成。或也可以形成在TFT(Thin Film Transistor,
薄膜晶体管)基板上。并且，在图5所示的结构例中，说明了高电位一侧的电平移位器10中的充电元件由P沟道晶体管构成、低电位一侧的电平移位器20中 的放电元件由N沟道MOS晶体管构成的例子，但在本发明中晶体管的 导电型当然不限于上述结构。在电平移位器10的充电元件由N沟道 MOS晶体管构成时，虽然输出电压会下降与N沟道MOS晶体管的阈 值电压相应的电压，但根据应用例的不同，第1电平移位器10也可由 N沟道MOS晶体管构成。同样，根据应用例的不同，第2电平移位器 20也可由P沟道晶体管构成。此外，上述专利文献l、 2的公开内容也引用到本说明书中。在本 发明的全部公开内容(包括权利要求的范围)的范围内，可进一歩根 据其基本技术思想进行实施方式及实施例的变更、调整。并且，在本 发明的权利要求范围内，可进行各种公开要素的多种组合及选择。艮卩， 本发明当然包括包含权利要求范围在内的所有公开内容及本领域技术 人员可根据其技术思想获得的各种变形、修改。
权利要求
1. 一种电平移位电路，其特征在于，包括第1电平移位器，连接在提供第1电压的第1供电端子和输出端子之间，当输入到输入端子的相对低振幅的输入信号是第1值时，将上述输出端子设定为第1电压电平；第2电平移位器，连接在提供第2电压的第2供电端子和上述输出端子之间，当上述输入信号是上述第1值的互补值时，将上述输出端子设定为第2电压电平；以及反馈控制部，根据所输入的控制信号，进行选择上述输出端子的输出信号的互补信号和上述输出端子的输出信号中的一个信号、或均不选择的切换，将所选择的信号提供到上述第1电平移位器或上述第1及第2电平移位器，进行使上述第1电平移位器和上述第2电平移位器中的至少一个电平移位器的电平移位作用为非激活的控制。
2. —种电平移位电路，其特征在于，包括第1电平移位器，连接在提供第1电压的第1供电端子和 输出端子之间，当输入到输入端子的相对低振幅的输入信号是第1值 时，将上述输出端子设定为上述第1电压电平；第2电平移位器，连接在提供第2电压的第2供电端子和上述输 出端子之间，当上述输入信号是上述第1值的互补值时，将上述输出 端子设定为上述第2电压电平；以及反馈控制部，输入规定包含上述输入信号输入的时间点在内的预 定期间的控制信号，当检测出在上述预定期间之前上述输出端子是上 述第1电压电平时，在上述预定期间进行使上述第1电平移位器成为 非激活状态的控制，当在上述预定期间所输入的上述输入信号是使上述输出端子成为 上述第2电压电平的值时，上述第2电平移位器在上述第1电平移位 器的电平移位作用为非激活的状态下，将上述输出端子设定为上述第2 电压电平。
3. 根据权利要求2所述的电平移位电路，其特征在于，当检测到在上述预定期间之前上述输出端子是上述第2电压电平时，在上述预定期间，上述反馈控制部还进行使上述第2电平移位器成为非激活状态的控制，当在上述预定期间所输入的上述输入信号是使上述输出端子成为上述第1电压电平的值时，上述第1电平移位器在上述第2电平移位器的电平移位作用为非激活的状态下，将上述输出端子设定为上述第1电压电平。
4. 根据权利要求1至3中任一项所述的电平移位电路，其特征在于，向上述第2电平移位器输入向上述第1电平移位器输入的上述输入信号的互补信号。
5. 根据权利要求l至4中任一项所述的电平移位电路，其特征在于，上述第1电平移位器包括第1至第3晶体管，在上述第1供电端子和上述第2供电端子之间从上述第2供电端子一侧依次串联连接；禾口第4晶体管，连接在上述第l供电端子和上述输出端子之间，上述第1晶体管是第1导电型，向控制端子输入上述输入信号，当上述输入信号是上述第1值时导通，当上述输入信号是上述第1值的互补值时截止，上述第2晶体管是第1导电型，在控制端子为与上述第1电压电平对应的第2值时导通，在控制端子为上述第2值的互补值时截止，上述第3及第4晶体管分别是第2导电型，在控制端子为上述第2值的互补值时导通，在控制端子为上述第2值时截止，上述第4晶体管的控制端子与上述第2及第3晶体管的连接点连接，上述反馈控制部包括第1及第2开关，该第1及第2开关的一端 共同连接，另一端分别与输出上述输出端子的信号的互补值的互补输 出端子及上述输出端子连接，并响应于控制信号，分别进行接通、断 开控制，上述第1电平移位器的上述第2及第3晶体管的控制端子共同连 接，并连接到上述反馈控制部的上述第1及第2开关的共同连接的上 述一端。
6.根据权利要求1至4中任一项所述的电平移位电路，其特征在于，上述第1电平移位器包括第1至第3晶体管，在上述第1供电 端子和上述第2供电端子之间从上述第2供电端子一侧依次串联连接；和第4晶体管，连接在上述第l供电端子和上述输出端子之间，上述第1晶体管是第1导电型，在控制端子为与上述第1电压电平对应的第2值时导通，在控制端子为上述第2值的互补值时截止， 上述第2晶体管是第1导电型，向控制端子输入上述输入信号，当上述输入信号是上述第1值时导通，当上述输入信号是上述第1值的互补值时截止，上述第3及第4晶体管分别是第2导电型，在控制端子为上述第2值的互补值时导通，在控制端子为上述第2值时截止，上述第4晶体管的控制端子与上述第2及第3晶体管的连接点连接，上述反馈控制部包括第1及第2开关，该第1及第2开关的一端 共同连接，另一端分别与输出上述输出端子的信号的互补值的互补输 出端子及上述输出端子连接，并响应于控制信号，分别进行接通、断 开控制，上述第1电平移位器的上述第1及第3晶体管的控制端子共同连 接，并连接到上述反馈控制部的上述第1及第2开关的共同连接的上述一端。
7. 根据权利要求1至6中任一项所述的电平移位电路，其特征在于，上述第2电平移位器包括第5晶体管，该第5晶体管连接在上述 输出端子和上述第2供电端子之间，上述第5晶体管是第1导电型，向控制端子输入上述输入信号的 互补信号，当上述输入信号的互补信号是上述第1值时导通，当上述 输入信号的互补信号是上述第l值的互补值时截止。
8. 根据权利要求5或6所述的电平移位电路，其特征在于， 上述第2电平移位器包括第5至第7晶体管，在上述第1供电端子和上述第2供电端子之间从上述第2供电端子一侧依次串联连接；第8晶体管，连接在上述输出端子和上述第2供电端子之间；第1逆变器，输入端与上述第6及第7晶体管的连接点连接，输 出端与上述第8晶体管的控制端子连接；以及第2逆变器，输入端连接到上述反馈控制部的上述第1及第2开 关的共同连接的上述一端，上述第6晶体管为第1导电型，向控制端子输入上述输入信号的 互补信号，当上述输入信号的互补信号是上述第1值时导通，当上述 输入信号的互补信号是上述第1值的互补值时截止，上述第5、第8晶体管分别是第1导电型，在控制端子为上述第2 值时导通，在控制端子为上述第2值的互补值时截止，上述第7晶体管是第2导电型，在控制端子为上述第2值的互补 值时导通，在控制端子为上述第2值时截止，上述第5及第7晶体管的控制端子共同连接，并与上述第2逆变 器的输出端连接。
9. 根据权利要求5或6所述的电平移位电路，其特征在于， 上述第2电平移位器包括第5至第7晶体管，在上述第1供电端子和上述第2供电端子之间从上述第2供电端子一侧依次串联连接;第8晶体管，连接在上述输出端子和上述第2供电端子之间； 第l逆变器，输入端与上述第6及第7晶体管的连接点连接，输 出端与上述第8晶体管的控制端子连接；以及第2逆变器，输入端连接到上述反馈控制部的上述第1及第2开关的上述共同连接的一端，上述第5晶体管为第1导电型，向控制端子输入上述输入信号的互补信号，当上述输入信号的互补信号是上述第1值时导通，当上述 输入信号的互补信号是上述第1值的互补值时截止，上述第6、第8晶体管分别是第1导电型，在控制端子为上述第2 值时导通，在控制端子为上述第2值的互补值时截止，上述第7晶体管是第2导电型，在控制端子为上述第2值的互补 值时导通，在控制端子为上述第2值时截止，上述第6及第7晶体管的控制端子共同连接，并与上述第2逆变 器的输出端连接。
10. 根据权利要求5至9中任一项所述的电平移位电路，其特征在于，上述输入信号以预定的周期输入，上述第l、第2开关的控制期间包括第1至第3期间，上述第1期间、上述第2期间及上述第3期间的时间总和是与上 述输入信号的周期相同的长度，在上述第1期间，根据上述控制信号，上述第1开关接通，上述 第2开关断开，在上述第2期间，根据上述控制信号，上述第1开关断开，上述 第2开关断开，在上述第3期间，根据上述控制信号，上述第l开关断开，上述 第2开关接通，在上述第2期间内输入上述输入信号。
11. 根据权利要求IO所述的电平移位电路，其特征在于，上述第1期间和上述第2期间的总和比上述第3期间短。
12. —种电平移位电路，其特征在于，包括第1至第3晶体管，在提供第1电压的第1供电端子和提供第2电压的第2供电端子之间从上述第2供电端子一侧依次串联连 接；第4晶体管，连接在上述第l供电端子和输出端子之间；第5晶体管，连接在上述输出端子和上述第2供电端子之间；以及第1及第2开关， 一端共同连接，另一端分别与输出上述输出端子的信号的互补值的互补输出端子及上述输出端子连接，并响应于控 制信号，分别进行接通、断开控制，上述第1、第2、第5晶体管是第1导电型， 上述第3及第4晶体管是第2导电型，向上述第1及第2晶体管中一个晶体管的控制端子输入相对于上 述输出端子的信号为相对低振幅的输入信号，向上述第5晶体管的控制端子输入上述输入信号的互补信号， 上述第4晶体管的控制端子与上述第2及第3晶体管的连接点连接，上述第1及第2晶体管中另一个晶体管的控制端子和上述第3晶 体管的控制端子共同连接，并连接到上述第1及第2开关的共同连接 的上述一端。
13. 根据权利要求12所述的电平移位电路，其特征在于， 上述输入信号以预定的周期输入，上述第1、第2开关的控制期间包括第1至第3期间，上述第1期间、上述第2期间及上述第3期间的时间总和是与上述输入信号的周期相同的长度，在上述第1期间，根据上述控制信号，上述第1开关接通，上述第2开关断开，在上述第2期间，根据上述控制信号，上述第1开关断开，上述 第2开关断开，在上述第3期间，根据上述控制信号，上述第1开关断开，上述 第2开关接通，在上述第2期间内输入上述输入信号。
14. 一种扫描驱动器，其特征在于，包括电平移位电路组，接收来自对传输信号进行传输的移位寄存器中所对应的级的、相对低振幅的信号，将该信号电平移位为相对高振幅的信号而输出；和缓冲器，接收上述电平移位电路组的输出，驱动显示面板的扫描线，作为电平移位电路，具有权利要求1至13中任一项所述的电平移 位电路。
15. 根据权利要求14所述的扫描驱动器，其特征在于， 包括控制信号生成电路，其接收基准信号和时序控制信号，生成由上述第1电压电平和上述第2电压电平规定振幅的上述控制信号， 并提供到上述电平移位电路。
16. —种数据驱动器，其特征在于，包括电平移位电路，接收来自对数字数据进行锁存的锁存电路 的相对低振幅的信号，将该信号电平移位为相对高振幅的信号而输出；数字模拟转换器，接收来自上述电平移位电路的数字信号，并转 换为模拟信号；以及缓冲器，接收上述数字模拟转换器的输出，驱动显示面板的数据线，作为上述电平移位电路，具有权利要求1至13中任一项所述的电 平移位电路。
17.根据权利要求16所述的数据驱动器，其特征在于， 包括控制信号生成电路，其接收基准信号和时序控制信号，生成由上述第1电压电平和上述第2电压电平规定振幅的上述控制信号，并提供到上述电平移位电路。
18. —种显示装置，其特征在于， 包括权利要求14或15所述的扫描驱动器。
19. 一种显示装置，其特征在于， 包括权利要求16或17所述的数据驱动器。
20. —种半导体装置，其特征在于， 包括权利要求1至13中任一项所述的电平移位电路。
全文摘要
一种电平移位电路及使用该电路的驱动器和显示装置。电平移位电路包括第1电平移位器，连接在提供第1电压的第1供电端子和输出端子之间，当输入端子的输入信号是第1值时，将输出端子设定为第1电压电平；第2电平移位器，连接在提供第2电压的第2供电端子和输出端子之间，当输入信号是第1值的互补值时，将输出端子设定为第2电压电平；和反馈控制部，当检测出输入信号输入到输入端子之前输出端子是第1电压电平时，在包括输入信号输入的时间点的预定期间，使第1电平移位器为非激活状态，当在预定期间所输入的输入信号是使输出端子成为第2电压电平的值时，第2电平移位器在第1电平移位器为非激发状态下，将输出端子设定为第2电压电平。
文档编号G09G3/00GK101504867SQ20091000574
公开日2009年8月12日 申请日期2009年2月6日 优先权日2008年2月6日
发明者弘 土 申请人:恩益禧电子股份有限公司