专利名称：移位寄存器和显示装置的制作方法
技术领域：
本发明涉及一种移位寄存器的架构，特别是涉及一种用于显示装置的移位寄存器的架构。
背景技术：
图1示出了现有的用于显示器的栅极驱动阵列的方块图。请参照图1，现有的栅极驱动阵列100包括多个移位寄存器，例如102、104和106，依序排列。每一移位寄存器都具有寄存器输入端D和寄存器输出端Q，并且每一移位寄存器的寄存器输入端D会接收前一级以及后一级移位寄存器从其寄存器输出端Q所输出的讯号。现有的移位寄存器是以晶体管形成二极管连接的架构，因此晶体管的临界电压会与制造工艺强烈相关。当产品大量生产时，会导致制造工艺偏异度的增加，而影响到晶体管的临界电压值。当晶体管的临界电压过高时，就会影响晶体管的控制能力，造成电路操作的可靠度降低。另外，现有的移位寄存器中具有大电流路径(current path),会造成功耗的上升。除此之外，由于现有的移位寄存器需要同时依据前一级和后一级移位寄存器所输出的扫描讯号SCV1和scN+1来运作，因此若是应用在双向扫描(正扫描以及反扫描)的显示面板上时，会使布线的复杂度增加。
发明内容
因此，本发明提供一种移位寄存器，具有较低的功率消耗以及较高的电路操作可靠度。本发明也提供一种显示装置，具有较低的制作成本。本发明提供一种移位寄存器，具有一寄存器输出端和一寄存器输入端。其中，寄存器输入端用来接收一驱动讯号。此外，本发明的移位寄存器还包括输入单元、输出电路、传输电路、电压提供电路、第一电位移转电路和一维持电路。输入单71:具有一第一端稱接寄存器输入端而接收该驱动讯号和一第二端输出驱动讯号。输出电路的第一和第二电压端分别对应耦接一第一时钟讯号和一第一工作电压。输出电路的第二控制端耦接输入单元的第二端，而其输出端则I禹接寄存器输出端。输出电路可以依据第一控制端和第二控制端的状态，而选择将第一时钟讯号或第一工作电压从其输出端输出。传输电路接收第一电压以及耦接输入单兀的第二端。另外，传输电路具有一第一输出端和一第二输出端，其中第二输出端率禹接至输出电路的第二控制端。如此一来，传输电路就可以依据输入单元的第二端的状态而决定是否从其第一输出端和第二输出端输出第一工作电压。电压提供电路耦接第一工作电压和第二工作电压，并且具有一输出端。其中，电压提供电路是依据输入单元的第二端和传输电路的第二输出端的状态，而选择从其输出端输出第一工作电压或第二工作电压给第一电位移转电路。第一电位移转电路具有一控制端稱接至电压提供电路的输出端、一输入端率禹接一第二时钟讯号、以及一输出端，其中第一时钟讯号和第二时钟讯号互为反相。藉此，第一电位移转电路会依据其控制端的状况，而决定是否要将其输入端和输出端导通。维持电路具有一输入端I禹接第二工作电压、一输出端I禹接输出电路的第二控制端、以及一控制端耦接第一电位移转电路的输出端，以致于维持电路会依据第一电位移转电路的输出端的状态，而决定是否将其输入端和输出端导通，以将输出电路的第二控制端的电位维持为一第一预设电位。从另一观点来看，本发明还提供一种显示装置，具有多个上述的移位寄存器依序排列。另外，本发明的显示装置还具有多个扫描线和多个数据线。在各扫描线和各数据线所围的区域中，分别配置一像素单元。每一像素单元分别包括开关晶体管、驱动晶体管和发光二极管。开关晶体管具有一第一源/漏极端耦接数据线其中只一、一栅极端耦接扫描线其中只一、以及一第二源/漏极端。其中，开关晶体管是依据所耦接的扫描线上所传送的扫描讯号，而决定是否将其第一源/漏极端和第二源/漏极端导通，以生成一驱动电压。另外，驱动晶体管具有一第一源/漏极端耦接驱动电压、一第二源/漏极端、以及一栅极端接收一控制讯号。藉此，驱动晶体管就可以依据控制讯号而生成一驱动电流，以驱动发光二极管发光。在本发明的一实施例中，各移位寄存器中的传输电路的第二输出端还I禹接至对应的扫描线所耦接的像素单元中驱动晶体管的栅极端，以控制驱动晶体管生成驱动电流。由于在本发明中，每一移位寄存器仅需要接收排序在前的移位寄存器所输出的扫描讯号，因此本发明的布线较为简单，使得硬件成本得以降低。另外，本发明可以藉由增加移位寄存器中数字电路运作的周期，而降低功率的消耗，并且增加电路运作的可靠度。为使本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并结合附图详细说明如下。
图1示出了现有用于显示器的栅极驱动阵列的方块图。图2示出了用于图1的栅极驱动阵列中的移位寄存器的电路图。图3示出了依照本发明第一实施例的一种移位寄存器的电路图。图4示出了依照本发明的一实施例的一种移位寄存器的运作的时序图。图5示出了依照本发明第二实施例的一种移位寄存器的电路图。图6示出了依照本发明第三实施的一种移位寄存器的电路图。图7示出了依照本发明第四实施例的一种驱动模块的方块图。图8示出了依照本发明第五实施例的一种像素阵列的架构图。附图符号说明102、104、106、200、300、712、714、822、824:移位寄存器202、204、206、208、210、212、214、216、218、220、222、224、322、324、326、330、332、334、336、340、342、362、612、616、618、842、846:晶体管230、352、354、356、358:节点302,604,606:开关304:输出电路306:传输电路
308:电压提供电路310:电位移转电路312:维持电路328、338、344、614:电容602: 二次电位移转电路700:驱动模块702,800:像素阵列802,806:数据线812,814,816:扫描线832,834:像素单元844:像素电路848:发光二极管4t0、4tl、4t2、4t3、4t4、4t5、4t6、4t7:时间点CK、XCK:时钟讯号D:寄存器输入端EM:控制讯号GND:接地电位IDC> Iled:电流Q:寄存器输出端RST:重置讯号SCN, SCV1、SC。、SC1、SC2:扫描讯号Vl、VDD, VGH, VGL, VSS:电压X、Y:方向
具体实施例方式第一实施例图3示出了依照本发明第一实施例的一种移位寄存器的电路图。请参照图3，本实施例所提供的移位寄存器300具有寄存器输入端D和寄存器输出端Q，并且包括开关302、输出电路304、传输电路306、电压提供电路308、电位移转电路310、以及维持电路312。开关302的第一端耦接寄存器输入端D，以接收一驱动讯号SCV1 (也就是以下所述上一级移位寄存器所输出的扫描讯号)，而其第二端则通过节点358耦接至输出电路304。另外，开关302的控制端耦接时钟讯号XCK。藉此，开关302会依据时钟讯号XCK的状态，而决定是否将其第一端和第二端导通。在一些实施例中，开关302是由晶体管322来实现。晶体管322具有第一源/漏极端、第二源/漏极端和栅极端，分别耦接至开关302的第一端、第二端和控制端。输出电路304具有第一和第二控制端、第一和第二电压端以及输出端。其中,输出电路304的第一控制端耦接开关302的第二端，而第一和第二电压端分别耦接时钟讯号CK和工作电压VDD，其中时钟讯号CK与时钟讯号XCK互为反相。另外，输出电路304的输出端则耦接至寄存器输出端Q。
在本实施例中，输出电路304包括晶体管324和326。晶体管324的第一源/漏极端、栅极端和第二源/漏极端分别耦接至输出电路304的第一电压端、第一控制端和输出端。相对应地，晶体管326的第一源/漏极端、栅极端和第二源/漏极端则分别耦接输出电路304的第二电压端、第二控制端和输出端。在一些实施例中，输出电路304还具有一电容328，其可以将晶体管326的栅极端耦接至工作电压VSS。在本实施例中，工作电压VSS小于工作电压VDD。另外，开关302的第二端还耦接至传输电路306的控制端。此外，传输电路306也耦接工作电压VDD。如此一来，传输电路306就可以会依据开关302的第二端的状态，而决定是否从其输出端352和354输出工作电压VDD。其中，传输电路306的输出端352耦接至输出电路304的第二控制端。传输电路306包括晶体管330和332，而二者的栅极端和第一源/漏极端彼此耦接。其中，晶体管330和332的第一源/漏极端共同耦接至工作电压VDD。另外，晶体管332的第二源/漏极端耦接至传输电路306的输出端354，而晶体管330的第二源/漏极端则通过传输电路306的输出端352耦接至电压提供电路308。电压提供电路308分别耦接工作电压VDD和VSS，并且依据开关302的第二端以及传输电路306的输出端352的状态，而决定将工作电压VDD和VSS从其输出端358输出。在一些实施例中，电压提供电路308包括晶体管334和336。晶体管334的第一源/漏极端耦接工作电压VSS，而其栅极端通过电容338耦接开关302的第二端。相对地，晶体管336的第一源/漏极端耦接工作电压VDD，而其栅极端则是耦接传输电路306的输出端352。在本实施例中，晶体管334和336的第二源/漏极端共同耦接至电压提供电路308的输出端358，并且耦接至电位移转电路310的控制端。电位移转电路310还具有输入端耦接时钟讯号XCK，以及输出端。在本实施例中，电位移转电路310可以依据电压提供电路308的输出端358的状态，而将其输出端和输入端导通。其中，电位移转电路310的输出端耦接至传输电路306的输出端354。在一些实施例中，电位移转电路310可以利用晶体管340来实现。晶体管340具有第一源/漏极端和栅极端，分别耦接电位移转电路310的输入端和控制端。另外，晶体管340的第二源/漏极端则通过电位移转电路310的输出端，而与传输电路306的输出端354共同耦接至维持电路312的控制端。维持电路312还具有输入端和输出端，分别耦接工作电压VSS和输出电路304的第二控制端(也就是传输电路306的输出端352)。在本实施例中，维持电路312是依据其控制端的状态，而决定是否将其输入端和输出端导通，以将输出电路304的第二控制端维
持在一第一预设电位。维持电路312也可以利用晶体管342来实现。其中，晶体管342的第一源/漏极端、栅极端和第二源/漏极端分别耦接至维持电路312的输入端、控制端和输出端。另外，维持电路312还包括电容344，其第一端耦接至晶体管342的栅极端，而电容344的第二端则耦接至晶体管342的第二源/漏极端。另外，在一些实施例中，移位寄存器300还包括晶体管362。晶体管362的第一源/漏极端耦接工作电压VSS，而其第二源/漏极端和栅极端则分别通过节点352耦接至输出电路304的第二控制端以及耦接一重置讯号RST。在本实施例中，晶体管322、324、326、330、332、334、336、340、342和362都是以PMOS晶体管来实现。图4示出了依照本发明的一实施例的一种移位寄存器的运作的时序图。请合并参照图3和图4，在起始(4t0)时，时钟讯号CK和XCK分别是低电位和高电位。另外，重置讯号RST是高电位。此时，晶体管322和362都是关闭，此时节点356为未知状态，进而导致其它节点和晶体管的状态都是未知。到了 4tl时，时钟讯号CK切换至高电位，而时钟讯号XCK则切换至低电位。因此，晶体管322会导通，而将寄存器输入端D所接收到的驱动讯号SCV1导通至节点356。由于驱动讯号SCV1此时为高电位，因此晶体管324、332和330会被关闭，导致其它的节点和晶体管的状态还是未知。在4t2到4t3期间，时钟讯号CK和XCK分别被切换至低电位和高电位，并且重置讯号RST也被切换至低电位。因此，晶体管362会被开启，而将工作电压VSS导通至节点352，使得节点352被下拉至低电位。此时，晶体管326和336都会被导通。其中，由于晶体管326导通，就会造成从寄存器输出端Q所输出的驱动讯号SCn (也就是以下所述的扫描讯号)为高电位。此外，由于寄存器输出端Q的状态为高电位，因此节点356也会上拉成高电位，导致晶体管324、330和332持续关闭，并且晶体管334也会被关闭。由于晶体管334被关闭，而晶体管336被导通，因此节点358就会被上拉成高电位，导致晶体管340被关闭。另夕卜，由于节点352为低电位，因此也会使节点354下拉成低电位，而使得晶体管342被导通。在4t3之后，重置讯号RST恢复为高电位，因此晶体管362就被关闭。此时，移位寄存器300会进入稳态，因此晶体管322无论是关闭或是导通，节点356的状态都会维持在高电位，因此晶体管324、330和332会持续被关闭。另外，其它晶体管的状态也会维持不变，因此节点352会维持在一第一预设电位。其中，此预设电位大致上等于VSS+Vth342。其中，V th342为晶体管342的临界电压。另外，由于各晶体管的状态维持不变，因此寄存器输出端Q所输出的驱动讯号SCn也会维持在高电位。直到在4t4时，寄存器输入端D所接收到的驱动讯号SCV1会被下拉至低电位。此时，由于时钟讯号CK和XCK分别是高电位和低电位，因此晶体管322会被启动，而将寄存器输入端D所接收到的驱动讯号SCV1传送至节点356，导致输出电路304的第一控制端会被下拉至低电位，因此晶体管324就会被导通。此时，寄存器输出端Q所输出的驱动讯号SCn还是维持在高电位。因此，晶体管334会维持关闭的状态。另一方面，由于节点356被下拉至低电位，因此晶体管330和332会被导通，导致节点352和354都会被上拉至高电位。此时，晶体管326、336和342都会被关闭。另外，由于晶体管334和336都被关闭，而节点354又为高电位，因此晶体管340还是维持关闭的状态。接着，在4t5到4t6期间，时钟讯号CK和XCK分别为低电位和高电位，因此晶体管322会被关闭。此时，节点356会因为电容338而被下拉到更低的电位，而导致晶体管324持续开启。此时，由于时钟讯号CK为低电位，因此寄存器输出端Q所输出的驱动讯号SCn也被下拉为低电位，导致晶体管334被开启。另一方面，由于节点356被下拉至更低的电位，因此会使得晶体管330和332持续被开启，而导致节点352和354持续维持在高电位。因此，晶体管326、336和342都会维持关闭的状态。另外，由于晶体管336被关闭，而晶体管334被开启，因此电压提供电路308就会依据工作电压VSS而使输出端358的电位下拉至低电位，使得晶体管340被开启。在4t6之后，时钟讯号XCK又被下拉至低电位，而时钟讯号CK振荡至高电位。因此，晶体管322又再次导通。然而，由于寄存器输入端D所接收到的驱动讯号SCV1已经回复为高电位，因此节点356就会被上拉至高电位，导致晶体管324、330和332又会被关闭。另外，由于驱动讯号SCn的前一个状态为低电位，因此晶体管334还会短暂的维持开启的状态，而使得节点358的电位也短暂维持低电位的状态，直至4t7时。由于在4t6到4t7期间，时钟讯号XCK为低电位，因此节点358会被下拉至更低的电位。到了 4t7时，由于节点358的电位持续维持在低电位，因此晶体管340持续被开启，导致节点354会因为时钟讯号XCK为低电位的缘故也被下拉至低电位，使得晶体管342被导通。当晶体管342被导通，节点352就会被维持在上述的第一预设电位，而使得晶体管326和336都会被导通。因此，寄存器输出端Q会因为晶体管326被导通输出具有高电位的驱动讯号SCN，导致晶体管334在4t5之后会被关闭。此时，电压提供电路308会因为晶体管334被关闭，而晶体管336被导通的缘故，而使得节点358被上拉成高电位。此时，晶体管340随即被关闭。在4t7之后，移位寄存器300会维持在稳态，就是4t3到4t4期间的状态。在移位寄存器300为稳态的时候，寄存器输出端Q所输出的驱动讯号SCn的电位会被维持在高电位，直到下一次寄存器输入端D所接收到的驱动讯号SCV1又被致能(下拉至低电位)，并且时钟讯号XCK也被下拉至低电位(4t2)。经过实际量测的数据发现，若是工作电压VDD和VSS的电位等于图1中栅极电压VGH和VGL的电位，则移位寄存器300所消耗的功率大约是移位寄存器100所消耗的功率的1/10倍。由此可知，本实施例所提供的移位寄存器300更为省电。此外，由于本实施例所提供的移位寄存器300的操作，大部分是电压控制的数字电路操作，因此不会有大电流的问题，而导致元件的损坏。因此，本实施例有更佳的电路操作可靠度。第二实施例图5示出了依照本发明第二实施例的一种移位寄存器的电路图。在以上图3相关的实施例中，晶体管322、324、326、330、332、334、336、340、342和362都是以PMOS晶体管来实现。然而，在本实施例中，晶体管322、324、326、330、332、334、336、340、342和362也可以是NMOS晶体管。在本实施例与图3的实施例相比，工作电压VDD和VSS的位置是互调。第三实施例图6示出了依照本发明第三实施的一种移位寄存器的电路图。请参照图6，本实施例所提供的移位寄存器600与图3所提供的移位寄存器300相比，可以将电容328和晶体管362省略。在本实施例中，移位寄存器600还包括二次电位移转电路602、开关604和606。二次电位移转电路602耦接维持电路312，并依据节点354的状态，而使维持电路342将节点352的电位维持在一第二预设电位。二次电位移转电路602包括晶体管612，其第一源/极极端耦接时钟讯号XCK、其第二源/漏极端通过电容614耦接至晶体管612的栅极端。其中，晶体管612的栅极端还耦接至传输电路306的输出端354。另外，在本实施例中，开关604的第一端耦接工作电压VSS、控制端耦接节点352、而其第二端与开关606的第二端共同耦接输出电路304的第二控制端。类似地，开关606的第一端耦接工作电压VDD、而其控制端则耦接开关302的第二端。开关604和606可以分别用晶体管616和618来实现。晶体管616的第一源/漏极端、栅极端和第二源/漏极端分别耦接开关604的第一端、控制端和第二端。同样地，晶体管618的第一源/漏极端、栅极端和第二源/漏极端则分别耦接开关606的第一端、控制
端和第二端。请合并参照图4和图6，而相同元件的控制及节点的状态可以参照以上的说明，在此不再赘述。在4t0时，由于各节点的状态皆为未知，因此晶体管612、616和618的状态也为未知。在4tl时，由于节点356为高电位，因此晶体管618会被关闭。另外，由于节点352和354为未知的状态，因此晶体管612和616的状态也为未知。由于晶体管362被省略，因此从4tl到4t4的期间，除了晶体管322和节点356的状态依据时钟讯号XCK的状态而有改变，其它各节点和晶体管的状态几乎维持不变。直到4t4时，由于节点354被下拉至低电位，因此晶体管612会被导通。另外，由于节点352的状态为低电位，因此晶体管616会被导通，使得输出电路304的第二控制端为低电位，而导通晶体管326。因此,寄存器输出端Q所输出的驱动讯号SCn的状态为高电位。在4t2到4t3期间，由于节点352和354的电位都是高电位，因此晶体管612和616都会被关闭。另外，由于节点356被下拉至低电位，因此晶体管618会被导通，而使得输出电路304的第二控制端被上拉至高电位，导致晶体管326被关闭。接着，在4t3到4t4期间，由于节点356会被下拉至更低的电位，而使得寄存器输出端Q所输出的驱动讯号SCn会被致能而下拉至低电位，并且晶体管618则被导通。另一方面，由于晶体管340被导通，使得晶体管612持续被关闭，并且使得晶体管616也持续关闭。过了 4t4之后，节点356会被上拉至高电位，因此使得晶体管330、332和618都被关闭。另外，由于晶体管340短暂的维持开启，因此会使得节点354被下拉至低电位，而导致晶体管342和612都被开启。此时，由于晶体管342和612都被开启，因此节点352会被下拉至第二预设电位。在本实施例中，第二预设电位会几乎等于工作电压VSS的电位。如此一来，晶体管616就会被开启，使得晶体管326也被开启。因此,寄存器输出端Q所输出的驱动讯号SCn就会被上拉至高电位。接着，到了 4t5时，由于寄存器输出端Q维持在高电位，因此晶体管334会维持关闭，并且由于节点352为第二预设电位，因此晶体管336会持续开启，而关闭晶体管360。此时，晶体管612和342会持续开启，而维持节点352在第二预设电位，导致晶体管326持续开启。因此，移位寄存器600会进入稳态。由于在本实施例中，当移位寄存器600在稳态时，节点352会维持在第二电位，并且此第二电位几乎等于工作电压VSS，因此与各晶体管的临界电压都没有太大的关系。如此一来，晶体管制造工艺的变异性影响就会减小，而提升整体电路操作的可靠度。第四实施例图7示出了依照本发明第四实施例的一种驱动模块的方块图。将以上的移位寄存器应用于显示装置中，可以组成一驱动模块。请参照图7，本实施例所提供的驱动模块700可以用来驱动一像素阵列702。其中，驱动模块700可以是栅极阵列模块或是数据驱动模块。
在本实施例中，驱动模块700包括移位寄存器，例如712和714，并且依序排列。而这些移位寄存器的架构与上述实施例所提供的移位寄存器的架构相同。特别的是，每一移位寄存器的寄存器输入端D仅接收排序在前的移位寄存器所输出的驱动讯号。因此，将本实施例应用于显示装置中，可以减低布线的困难度。另外，若是将本实施例应用于栅极阵列模块，则可以轻易地实现双向扫描的技术。第五实施例图8示出了依照本发明第五实施例的一种像素阵列的架构图。请参照图8，本实施例所提供的像素阵列800，可以适用于图7中的像素阵列702。在像素阵列800中，包括了多条数据线，例如802和806，是朝向一第一方向X依序排列。另外，像素阵列800还包括多条扫描线812、814和816,是朝向一第二方向Y依序排列。其中，每一扫描线分别I禹接一移位寄存器，例如822和824。其中，移位寄存器822和824的架构可以是上述图3、图5和图6所揭示的架构其中任一。另外，在各数据线和扫描线所围的区域中，分别配置一像素单元，例如832和834。在本实施例中，每一像素单元都包括开关晶体管842和像素电路844。其中，开关晶体管844具有一第一源/漏极端耦接对应的数据线(例如802)、一栅极端耦接对应的扫描线(例如814)、以及第二源/漏极端耦接像素电路844。像素电路844则具有驱动晶体管846和发光_■极管848。驱动晶体管846具有一第一源/漏极端耦接一驱动电压V1、一栅极端耦接一控制讯号EM、以及一第二源/漏极端耦接发光二极管848的阳极端。另外，发光二极管848的阴极端则耦接一共同电位，例如是接地电位GND。特别的是，在本实施例中，驱动晶体管846的栅极端可以耦接至移位寄存器中的节点352，以将节点352的电位变化当作控制讯号EM的电位变化。请继续合并参照图4和 图8，当移位寄存器其中之一从寄存器输出端Q输出被致能的扫描讯号SCn时(例如4t3到4t4期间)，开关晶体管842就会被开启。此时，开关晶体管842就会将其第一源/漏极端 从对应的数据线所接收到的讯号传送到第二源/漏极端，并且传送至像素电路844，以生成驱动电压VI。另外，在4t5到4t6期间，节点352的电位也会被上拉至高电位，也就是控制讯号EM被致能，因此驱动晶体管846就会依据驱动电压Vl而生成驱动电流1_，以驱动发光二极管848。如此一来，发光二极管848就可以在4t5到4t6期间被点亮。由于在本实施例中，移位寄存器除了可以输出扫描讯号控制开关晶体管842之夕卜，还可以控制驱动晶体管848。因此，本实施例可以进一步的降低像素电路814的复杂度，而节省制造工艺成本。综上所述，本发明至少有以下优点:1.由于本发明多用电压控制的数字电路，因此较为节省功率的消耗，并且也不会有大电流的问题，而延长了元件的寿命。2.由于在本发明中，受制造工艺变异度的影响较小，因此可以提升电路操作的可靠度。3.由于本发明所提供的移位寄存器仅需要接收排序在前的移位寄存器所输出的驱动讯号，因此本发明可以降低布线的困难度，而轻易地实现双向扫描的技术。4.由于本发明所提供的移位寄存器除了可以输出扫描讯号，还可以控制各像素中的驱动晶体管生成驱动电流来驱动发光二极管，因此本发明可以降低电路的复杂度，并且进一步降低制造工艺的成本。虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围的前提下，可作若干的更动与润饰，因此本发明的保护范围是以本发明的权利要求为准。
权利要求
1.一种移位寄存器，具有一寄存器输出端和一寄存器输入端，其中该寄存器输入端用以接收一驱动讯号，且该移位寄存器还包括: 一输入单兀，具有一第一端I禹接该寄存器输入端而接收该驱动讯号和一第二端以输出该驱动讯号； 一输出电路，具有: 一第一电压端和一第二电压端，分别对应稱接一第一时钟讯号和一第一工作电压； 一第一控制端，耦接该输入单元的第二端； 一第二控制端；以及 一输出端，I禹接该寄存器输出端， 其中该输出电路依据该第一控制端和该第二控制端的状态，而选择将该第一时钟讯号或该第一工作电压从该输出端输出； 一传输电路，接收该第一电压以及I禹接该输入单兀的第二端，并具有一第一输出端和一第二输出端，其中该第二输出端耦接至该输出电路的第二控制端，该传输电路依据该输入单兀的第二端的状态而决定是否从其第一输出端和第二输出端输出该第一工作电压；一电压提供电路，稱接该第一工作电压和该第二工作电压，并具有一输出端，其中该电压提供电路是依据该输入单元的第二端和该传输电路的第二输出端的状态，而选择从该输出端输出该第一工作电压或该第二工作电压； 一第一电位移转电路，具有一控制端耦接至该电压提供电路的输出端、一输入端耦接一第二时钟讯号、以及一输出端，以致于该第一电位移转电路会依据其控制端的状况，而决定是否要将该输入端和输出端导通，其中该第一时钟讯号和该第二时钟讯号互为反相；以及 一维持电路，具有一输入端耦接该第二工作电压、一输出端耦接该输出电路的第二控制端、以及一控制端耦接该第一电位移转电路的输出端，使得该维持电路依据该第一电位移转电路的输出端的状态，而决定是否将其输入端和输出端导通，以将该输出电路的第二控制端的电位维持为一第一预设电位。
2.如权利要求1所述的移位寄存器，还包括: 一第四开关，具有一第一端耦接该第二工作电压、一第二端耦接该输出电路的第二控制端、以及一控制端耦接一重置讯号，使得该第四开关依据该重置讯号的状态而决定是否将其第一端和第二端导通。
3.如权利要求1所述的移位寄存器，其中该输出电路包括: 一第一晶体管，具有一第一源/漏极端、一栅极端以及一第二源/漏极端，分别对应耦接至该输出电路的第一电压端、第一控制端以及输出端；以及 一第二晶体管、具有一第一源/漏极端、一栅极端以及一第二源/漏极端，分别对应耦接至该输出电路的第二电压端、第二控制端以及输出端；以及 一第一电容，将该输出电路的第二控制端耦接至该第二工作电压。
4.如权利要求1所述的移位寄存器，其中该传输电路包括: 一第三晶体管，具有一第一源/漏极端耦接至该第一工作电压、一栅极端耦接至该输入单元的第二端、以及一第二源/漏极端耦接至该传输电路的第一输出端；以及 一第四晶体管，具有一第一源/漏极端耦接至该第一工作电压、一栅极端耦接至该输入单元的第二端、以及一第二源/漏极端耦接至该传输电路的第二输出端。
5.如权利要求1所述的移位寄存器，其中该电压提供电路包括: 一第五晶体管，具有一第一源/漏极端耦接至该第二工作电压、一栅极端耦接至该寄存器输出端、以及一第二源/漏极端耦接至该电压提供电路的输出端； 一第六晶体管，具有一第一源/漏极端耦接至该第一工作电压、一栅极端耦接至该输出电路的第二控制端、以及一第二源/漏极端耦接至该电压提供电路的输出端；以及 一第二电容，具有一第一端耦接至该输入单元的第二端，并具有一第二端耦接至该第五晶体管的栅极端。
6.如权利要求1所述的移位寄存器，其中该第一电位移转电路包括一第七晶体管，具有一第一源/漏极端耦、一第二源/漏极端和一栅极端，分别耦接至该第一电位移转电路的输入端、输出端和控制端。
7.如权利要求1所述的移位寄存器，其中该维持电路包括: 一第八晶体管，具有一第一源/漏极端耦、一第二源/漏极端和一栅极端，分别耦接至该维持电路的输入端、输出端和控制端；以及 一第三电容，用以将该第八晶体管的第二源/漏极端耦接至该第八晶体管的栅极端。
8.如权利要求1所述的移位寄存器，还包括: 一第二电位移转电路，具有一输入端耦接至该第二时钟讯号、一输出端耦接至该维持电路的输出端、以 及一控制端耦接至该第一电位移转电路的输出端，以致于该第二电位移转电路会依据该第一电位移转电路的输出端的状态，而决定是否将该第二电位移转电路的输入端和输出端导通，以将该维持电路的输出端的电位移转至一第二预设电位，其中该第二预设电位大致上等于该第二工作电压； 一第二开关，具有一第一端耦接至该第一工作电压、一第二端耦接至该输出电路的第二控制端、以及一控制端耦至该输入单元的第二端，以致于该第二开关依据该输入单元的第二端的状态，而决定将其第一端和第二端导通；以及 一第三开关，具有一第一端耦接至该第二工作电压、一第二端耦接至该输出电路的第二控制端、以及一控制端耦至该传输电路的第二输出端，以致于该第二开关依据该传输电路的第二输出端的状态，而决定将其第一端和第二端导通。
9.如权利要求8所述的移位寄存器，其中第二电位移转电路包括: 一第九晶体管，具有一第一源/漏极端耦、一第二源/漏极端和一栅极端，分别耦接至该第二电位移转电路的输入端、输出端和控制端；以及 一第四电容，用以将该第九晶体管的第二源/漏极端耦接至该第九晶体管的栅极端。
10.一种显示装置，具有多个如权利要求1-9其中任一权利要求所述的移位寄存器，且该显示装置还包括: 多个扫描线，朝一第一方向依序排列，并分别耦接该些移位寄存器，以将各该移位寄存器所输出的驱动讯号当作每一该些扫描线上传送的扫描讯号； 多个数据线，朝一第二方向依序排列，并分别传送对应的数据讯号；以及多个像素单元，位于各该数据线和各该扫描线所围的区域中，而每一该些像素单元分别包括: 一开关晶体管，具有一第一源/漏极端耦接该些数据线其中之一、一栅极端耦接扫描线其中之一、以及一第二源/漏极端，而该开关晶体管依据所耦接的扫描线上所传送的扫描讯号，而决定是否将其第一源/漏极端和第二源/漏极端导通，以生成一驱动电压； 一驱动晶体管，具有一第一源/漏极端耦接该驱动电压、一第二源/漏极端、以及一栅极端接收一控制讯号，以致于该驱动晶体管依据该控制讯号而生成一驱动电流；以及 一发光二极管，具有一阴极端耦接至一共同电压、以及一阳极端耦接至该驱动晶体管的第二源/漏极端，以致于该驱 动晶体管依据该驱动电流而被点亮。
全文摘要
一种移位寄存器和显示装置。该移位寄存器，包括输入单元、输出电路、传输电路、电压提供电路、第一电位移转电路和一维持电路。输入单元会输出一驱动讯号给输出电路，以使输出电路将第一时钟讯号或第一工作电压从移位寄存器的输出端输出。传输电路也会依据驱动讯号的状态而输出第一工作电压。电压提供电路则是依据输入单元和传输电路的输出，而输出第一工作电压或第二工作电压给第一电位移转电路，以使第一电位移转电路会将一第二时钟讯号送给维持电路。而维持电路可以将输出电路的一控制端的电位维持为第一预设电位，以控制输出电路所输出的讯号。
文档编号G09G3/20GK103151077SQ20131011012
公开日2013年6月12日 申请日期2013年4月1日 优先权日2012年11月30日
发明者洪森全, 叶佳元, 谢尚恒 申请人:友达光电股份有限公司