扫描驱动器、显示装置以及驱动显示装置的方法与流程

技术领域

本公开内容涉及扫描驱动器、显示装置以及驱动该显示装置的方法。

背景技术：

随着信息技术的发展，显示装置市场正在增长。显示装置是使得用户与信息之间能够连接的媒介。显示装置包括有机发光显示器(OLED)、液晶显示器(LCD)以及等离子体显示面板(PDP)，并且近来显示装置被广泛地使用。

显示装置的一些示例(例如，LCD或OLED)以如下方式操作：在将扫描信号和数据信号提供给被包括在显示面板中的子像素时，所选定的子像素发光。

显示装置包括具有多个子像素的显示面板和用于驱动显示面板的驱动器。驱动器包括用于向显示面板提供扫描信号(或栅极信号)的扫描驱动器以及用于向显示面板提供数据信号的数据驱动器。

扫描驱动器可以被嵌入在显示面板中，并且，在该情况下，扫描驱动器可以通过执行薄膜晶体管(TFT)工艺为集成电路(IC)形式或面板中栅极(Gate in Panel,GIP)形式。

GIP型扫描驱动器包括移位寄存器和反相器。移位寄存器接收来自外部装置的时钟信号并且基于时钟信号依次生成扫描信号。反相器接收移位寄存器的输出信号以及时钟信号，并且基于其生成发射信号。

然而，当使用现有的GIP型扫描驱动器时，由于移位寄存器和反相器的复杂性以及布局限制导致难以实现窄边框。

技术实现要素：

在一个一般方面，提供了一种包括显示面板和扫描驱动器的显示装置。显示面板显示图像。扫描驱动器包括设置在显示面板的一侧的扫描信号生成电路以及设置在显示面板的另一侧的发射信号生成电路。发射信号生成电路响应于外部时钟信号以及从扫描信号生成电路输出的第一扫描信号和第二扫描信号而输出具有至少两个逻辑高区段的发射信号。

在另一个一般方面，提供了一种包括扫描信号生成电路和发射信号生成电路的扫描驱动器。发射信号生成电路响应于外部时钟信号以及从扫描信号生成电路输出的第一扫描信号和第二扫描信号而输出具有至少两个逻辑高区段的发射信号。

在又一个一般方面，提供了一种驱动显示装置的方法，该显示装置包括用于显示图像的显示面板以及扫描驱动器，其中，扫描驱动器包括设置在显示面板的一侧的扫描信号生成电路以及设置在显示面板的另一侧的发射信号生成电路。所述方法包括响应于外部时钟信号以及从扫描信号生成电路输出的第一扫描信号和第二扫描信号由发射信号生成电路输出具有至少两个逻辑高区段的发射信号。

附图说明

所包括的附图用于提供对本发明的进一步理解并且被并入本说明书并构成本说明书的一部分，附图示出了本发明的实施方式并且与说明书一起用于说明本发明的原理。

图1是示出了显示装置的示意性框图。

图2是示出了图1中所示的子像素的图。

图3是示出了现有扫描驱动器的一部分的示意性框图。

图4是示出了图3中所示的发射信号生成电路的输入波形和输出波形的波形图。

图5是示出了根据本公开内容的第一实施方式的扫描驱动器的一部分的示意性框图。

图6是示出了根据本公开内容的第一实施方式的发射信号生成电路的图。

图7是示出了图6中所示的发射信号生成电路的输入波形和输出波形的波形图。

图8是示出了图2中所示的子像素的细节的图。

图9是示出了根据本公开内容的第一实施方式的扫描驱动器的输出波形以及驱动晶体管的节点电压的波形图。

图10是示出了根据本公开内容的第二实施方式的发射信号生成电路的图。

图11是图10中所示的发射信号生成电路的输入波形和输出波形的波形图。

具体实施方式

现在将详细参照本发明的实施方式，在附图中示出了本发明的实施方式的示例。

在下文中，参照附图描述本公开内容的实施方式。

根据本公开内容的显示装置被实现为电视、机顶盒、导航仪、视频播放器、蓝光播放器、个人计算机(PC)、家庭影院、移动电话等。显示装置可以选自液晶显示器、有机发光二极管显示装置、量子点显示装置、电泳指示显示装置以及等离子体显示装置，但是不限于此。在下面的描述中，为了方便说明，将有机发光二极管显示装置作为显示装置的示例。另外，除了栅电极之外，根据晶体管的类型，晶体管可以被参照为源电极和漏电极或者漏电极和源电极。然而，在本文中晶体管被提及为第一电极和第二电极以避免受限。

图1是示出了显示装置的示意性框图，以及图2是示出了图1中所示的子像素的图。

如图1中所示，显示装置包括显示面板100、定时控制器110、数据驱动器120以及扫描驱动器130、140A和140B。

显示面板100包括子像素，子像素彼此连接并且分别由数据线DL和与数据线DL交叉的扫描线GL区别。显示面板100被密封以便保护形成在其上的至少一个膜、基板或子像素免受诸如水汽和氧的室外空气的影响。

显示面板100包括显示区AA以及非显示区LNA和RNA，在显示区AA上形成有子像素，非显示区LNA和RNA设置在显示区AA的侧面并且在其上形成有各种信号线或焊盘。根据子像素SP的配置，显示面板100可以通过顶发射方法、底发射方法或者双重发射方法来实现。

如图2中所示，一个子像素SP包括连接至扫描线GL1和数据线DL1的开关晶体管SW以及响应于数据信号DATA操作的像素电路PC，所述数据信号DATA响应于通过开关晶体管SW提供的扫描信号被提供。子像素SP的像素电路PC可以形成为进一步包括驱动晶体管、存储电容器、有机发光二极管(OLED)以及各种类型的补偿电路。

定时控制器110可以通过连接至视频板的LDVS或TMDS接口接收器电路接收定时信号。定时信号可以包括垂直同步信号、水平同步信号、数据使能信号以及点时钟。参照输入定时信号，定时控制器110生成定时控制信号用于控制数据驱动器120和扫描驱动器130、140A和140B的操作定时。

数据驱动器120包括多个源极驱动集成电路(IC)。源极驱动IC被提供有数据信号DATA和来自定时控制器110的源极定时控制信号DDC。源极驱动IC响应于源极定时控制信号将数据信号DATA的形式从数字信号转换成模拟信号，并且通过显示面板100的数据线DL提供模拟信号。源极驱动IC通过玻璃上芯片(COG)工艺或带自动接合(TAB)工艺连接至显示面板100的数据线DL。

扫描驱动器130、140A和140B包括电平移位电路130以及信号生成电路140A和140B。

电平移位电路130可以被称为供电单元。因此，电平移位电路130可以被限定为未被包括在扫描驱动器130、140A和140B中的独立部件。然而，在下面的描述中，为了方便说明，电平移位电路130被描述为被包括在扫描驱动器130、140A和140B中。

电平移位电路130形成在以IC形式连接至显示面板100的外部基板上。在定时控制器110的控制下，电平移位电路130可以对通过时钟信号线、起动信号线、重置信号线、栅极高电压线以及栅极低电压线提供的信号或电压的电平进行移位。然后，电平移位电路130将电平被移位的信号或电压提供至信号生成电路140A和140B。

信号生成电路140A和140B在面板中栅极(GIP)方法中以薄膜晶体管(TFT)形式形成在显示面板100上。信号生成电路140A和140B分别形成在显示面板100的左手侧的非显示区LNA和右手侧的非显示区RNA中。信号生成电路140A和140B包括基于从电平移位器输出的信号或电压CLK、ECLK、VST、EVST、RST、ERST、VGH或VGL移位并输出扫描信号的级。信号生成电路140A和140B可以通过信号线和电压线以各种方式来配置，沿所述信号线和所述电压线输出信号或电压CLK、ECLK、VST、EVST、RST、ERST、VGH或VGL以旁通数据驱动器。

信号生成电路140A和140B包括：扫描信号生成电路140A，其用于输出扫描信号以接通或断开被包括在子像素中的开关晶体管；以及发射信号生成电路140B，其用于输出发射信号以接通或断开被包括在子像素中的发射控制晶体管。扫描信号生成电路140A和发射信号生成电路140B可以与图1中所示的情况相反地布置。

在下文中，说明现有扫描驱动器的问题以及用于解决问题的示例。

<常规结构>

图3是示出了现有扫描驱动器的一部分的示意性框图，以及图4是示出了图3中所示的发射信号生成电路的输入波形和输出波形的波形图。

如图3中所示，现有扫描驱动器的信号生成电路140A和140B包括：扫描信号生成电路140A，其用于输出扫描信号以接通或断开被包括在子像素PXL中的开关晶体管；以及发射信号生成电路140B，其用于输出发射信号以接通或断开被包括在子像素PXL中的发射控制晶体管。

扫描信号生成电路140A包括第一移位寄存器SR[1]和第二移位寄存器SR[2]以接收时钟信号并且基于时钟信号生成连续扫描信号。发射信号生成电路140B包括第一反相器INV[1]以接收来自第三移位寄存器SR[3]的输出信号和时钟信号并且基于输出信号和时钟信号生成发射信号。扫描信号生成电路140A和发射信号生成电路140B的以上配置以多级形式布置以便驱动存在于每个线上的子像素PXL。

存在于一个线Line 1上的子像素PXL基于从第一移位寄存器SR[1]输出的第一扫描信号Scan 1 Out、从第二移位寄存器SR[2]输出的第二扫描信号Scan 2 Out、以及从第一反相器INV[1]输出的发射信号EM Out而操作。

如图3和图4中所示，发射信号生成电路140B通过与提供至自身的第二时钟信号ECLK2的上升沿同步来形成从自身输出的信号的上升沿。发射信号生成电路140B通过与从移位寄存器SR[3]发送的输出信号G2 Out的上升沿同步来形成从其自身输出的信号的下降沿。

现有扫描驱动器的信号生成电路140A和140B包括四个移位寄存器和单个反相器以便驱动存在于单个线Line 1上的子像素。特别地，发射信号生成电路140B需要进一步包括两个另外的移位寄存器以便生成发射信号EM Out，从而增大了电路复杂性和布局限制。

因此，由于电路复杂性和布局限制导致现有扫描驱动器难以获得设计余量，因此难以实现窄边框。

<第一实施方式>

图5是示出了根据本公开内容的第一实施方式的扫描驱动器的一部分的示意性框图，图6是示出了根据本公开内容的第一实施方式的发射信号生成电路的图，以及图7是示出了图6中所示的发射信号生成电路的输入波形和输出波形的波形图。

如图5中所示，根据本公开内容的第一实施方式的扫描驱动器的信号生成电路140A和140B包括：扫描信号生成电路140A，其用于输出扫描信号以接通或断开被包括在子像素PXL中的开关晶体管；以及发射信号生成电路140B，其用于输出发射信号以接通或断开被包括在子像素PXL中的发射控制晶体管。

扫描信号生成电路140A包括第(N-1)个移位寄存器SR[N-1]和第N个移位寄存器SR[N]以接收时钟信号CLK并且基于时钟信号CLK生成连续扫描信号。发射信号生成电路140B包括反相器INV[N]以接收时钟信号ECLK并且基于时钟信号ECLK生成发射信号。扫描信号生成电路140A和发射信号生成电路140B的以上配置以多级形式布置以便驱动存在于每个线上的子像素PXL。

存在于一个线Line 1上的子像素基于从第(N-1)个移位寄存器SR[N-1]输出的第(N-1)个扫描信号SRO[n-1]Out、从第N个移位寄存器SR[N]输出的第N个扫描信号SRO[n]Out、以及从第N个反相器INV[N]输出的第N个发射信号EM[N]Out而操作。

存在于上述结构中的第二线Line 2上的子像素PXL基于从第N个移位寄存器SR[N]输出的第N个扫描信号SRO[n]Out、从第(N+1)个移位寄存器SR[N+1]输出的第(N+1)个扫描信号SRO[n+1]Out、以及从第(N+1)个反相器INV[N+1]输出的第(N+1)个发射信号EM[N+1]Out而操作。

根据本公开内容的第一实施方式的扫描驱动器的信号生成电路140A和140B包括两个移位寄存器和单个反相器以便驱动存在于一个线Line 1上的子像素PXL。在扫描信号生成电路140A中，移位寄存器相关地连接。然而，发射信号生成电路140B不需要另外的移位寄存器来生成发射信号EM Out，并且与现有扫描驱动器的配置相比，发射信号生成电路140B可以帮助减小电路复杂性和布局限制。

因此，与现有扫描驱动器相比，根据本公开内容的第一实施方式的扫描驱动器降低电路复杂性并且克服布局限制，从而获得设计余量，并且因此使得能够解决实现窄边框所面临的挑战。另外，与现有扫描驱动器相比，根据本公开内容的第一实施方式的扫描驱动器可以降低电路复杂性，从而获得足够的封装余量，并且因此改善装置可靠性。

为此目的，发射信号生成电路140B被配置成基于时钟信号ECLK以及从扫描信号生成电路140A的第(N-1)个移位寄存器SR[N-1]输出的输出信号SRO[n-1]Out和第N个移位寄存器SR[N]输出的输出信号SRO[n]Out生成第N个发射信号EM[N]Out。

如此，根据本公开内容的第一实施方式的发射信号生成电路140B使用从设置在与现有扫描驱动器的移位寄存器的侧相对的侧的第(N-1)个移位寄存器SR[N-1]输出的输出信号SRO[n-1]Out和第N个移位寄存器SR[N]输出的输出信号SRO[n]Out。从第(N-1)个移位寄存器SR[N-1]输出的输出信号SRO[n-1]Out和从第N个移位寄存器SR[N]输出的输出信号SRO[n]Out通过显示区AA被提供至发射信号生成电路140B。

发射信号生成电路140B可以基于不仅从存在于第N个移位寄存器SR[N]的之前级上的第(N-1)个移位寄存器SR[N-1]而且从第(N-x)-1级(x为等于或大于1的整数，并且其例如可以是第(N-2)个移位寄存器)输出的输出信号、从第N个移位寄存器输出的输出信号SRO[n]Out以及时钟信号ECLK，来生成发射信号EM[N]Out。

同时，如果第(N-1)个移位寄存器SR[N-1]对应于存在于顶级(最前级)上的在前移位寄存器，则第(N-1)个移位寄存器可以被配置为伪移位寄存器，但是不限于此。

前述信号生成电路140A和140B基于不同相的时钟信号而操作。例如，被提供至扫描信号生成电路140A的时钟信号CLK可以包括至少四相，并且被提供至发射信号生成电路140B的时钟信号ECLK可以包括至少两相。然而，本公开内容的方面不限于此。

在下文中，描述根据本公开内容的第一实施方式的发射信号生成电路140B的配置。其为其中发射信号生成电路140B响应于第(N-2)个移位寄存器的输出信号、第N个移位寄存器的输出信号以及时钟信号而操作的示例。

如图6中所示，发射信号生成电路140B包括用于控制对Q节点Q-node进行充电和放电的第一电路INVa、用于控制对QB节点QB-node进行充电和放电的第二电路INVb、用于使发射信号生成电路140B的输出端EMO稳定的第三电路INVc、以及用于通过发射信号生成电路140B的输出端EMO输出逻辑高或逻辑低发射信号的第四电路INVd。

第一电路INVa包括第一晶体管T1和第二晶体管T2。第一晶体管T1被配置成响应于第N个时钟信号将Q节点Q-node充电至栅极高电压。第二晶体管T2被配置成响应于QB节点QB-node的电位而对Q节点Q-node进行放电。

第一晶体管T1被配置成：第一晶体管T1的栅电极连接至第N个时钟信号线(其在本实施方式中被示出为第二时钟信号线ECLK2)；第一晶体管T1的第一电极连接至栅极高电压线VGH；并且第一晶体管T1的第二电极连接至Q节点Q-node。第二晶体管T2被配置成：第二晶体管T2的栅电极连接至QB节点QB-node；第二晶体管T2的第一电极连接至栅极低电压线VGL；并且第二晶体管T2的第二电极连接至Q节点Q-node。

第二电路INVb包括第三晶体管T3至第五晶体管T5。第三晶体管T3被配置成响应于第(N-2)个移位寄存器的输出信号将QB节点QB-node充电至栅极高电压。第四晶体管T4被配置成响应于第N个移位寄存器的输出信号使用重置信号重置QB节点。第五晶体管T5被配置成响应于第N个时钟信号将QB节点QB-node放电至栅极低电压。

第三晶体管T3被配置成：第三晶体管T3的栅电极连接至第(N-2)个移位寄存器的输出端SRO[N-2]；第三晶体管T3的第一电极连接至栅极高电压线VGH；并且第三晶体管T3的第二电极连接至QB节点。第四晶体管T4被配置成：第四晶体管T4的栅电极连接至第N个移位寄存器的输出端SRO[N]；第四晶体管T4的第一电极连接至重置信号线ERST；并且第四晶体管T4的第二电极连接至QB节点QB-node。第五晶体管T5被配置成：第五晶体管T5的栅电极连接至第N个时钟信号线(其在本实施方式中被示出为第二时钟信号线ECLK2)；第五晶体管T5的第一电极连接至栅极低电压线VGL；并且第五晶体管T5的第二电极连接至QB节点。

第三电路INVc包括第六晶体管T6和第一电容器CB。第六晶体管T6被配置成响应于发射信号生成电路140B的输出端EMO的电位使得连接至下拉晶体管Tpda和Tpdb的电极的节点稳定。通过将连接至下拉晶体管Tpda和Tpdb的电极的节点保持在逻辑高，第六晶体管T6使输出处于栅极高电压下的发射信号的操作稳定。第一电容器CB被配置成导致在发射信号生成电路140B的输出端EMO中发生自举。

第六晶体管T6被配置成：第六晶体管T6的栅电极连接至发射信号生成电路140B的输出端EMO；第六晶体管T6的第一电极连接至栅极高电压线VGH；并且第六晶体管T6的第二电极连接至位于第一下拉晶体管Tpda的第一电极与第二下拉晶体管Tpdb的第二电极之间的节点。第一电容器CB被配置成：第一电容器CB的一端连接至Q节点Q-node；并且第一电容器CB的另一端连接至发射信号生成电路140B的输出端EMO。

第四电路INVd包括上拉晶体管Tpu和下拉晶体管Tpda和Tpdb。上拉晶体管Tpu被配置成响应于Q节点Q-node的电位通过发射信号生成电路140B的输出端EMO输出栅极高电压。下拉晶体管Tpda和Tpdb均被配置成响应于QB节点QB-node的电位通过发射信号生成电路140B的输出端EMO输出栅极低电压。

上拉晶体管Tpu被配置成：上拉晶体管Tpu的栅电极连接至Q节点Q-node；上拉晶体管Tpu的第一电极连接至栅极高电压线VGH；并且上拉晶体管Tpu的第二电极连接至发射信号生成电路140B的输出端EMO。第一下拉晶体管Tpda被配置成：第一下拉晶体管Tpda的栅电极连接至QB节点QB-node；第一下拉晶体管Tpda的第一电极连接至第二下拉晶体管Tpdb的第二电极；并且第一下拉晶体管Tpda的第二电极连接至发射信号生成电路140B的输出端EMO。第二下拉晶体管Tpdb被配置成：第二下拉晶体管Tpdb的栅电极连接至QB节点QB-node；第二下拉晶体管Tpdb的第一电极连接至栅极低电压线VGL；并且第二下拉晶体管Tpdb的第二电极连接至第一下拉晶体管Tpda的第一电极。

在下文中，描述了根据本公开内容的第一实施方式的发射信号生成电路140B的操作。

如图6和图7中所示，当第N个时钟信号ECLK未处于逻辑高时，Q节点Q-node被保持在放电状态，同时QB节点QB-node被保持在充电状态。此时，第二晶体管T2接通，QB节点QB-node被放电，并且第一下拉晶体管Tpda和第二下拉晶体管Tpdb接通。因此，处于对应于逻辑低的栅极低电压下的发射信号从发射信号生成电路140B的输出端EMO输出(参见区段①和②)。

当处于对应于逻辑高的栅极高电压下的扫描信号从第(N-2)个移位寄存器的输出端SRO[N-2]输出并且QB节点QB-node的电位变成逻辑高时，第二晶体管T2接通。此时，Q节点Q-node被放电至栅极低电压，并且第一下拉晶体管Tpda和第二下拉晶体管Tpdb接通。因此，处于对应于逻辑低的栅极低电压下的发射信号从发射信号生成电路140B的输出端EMO输出(参见区段③)。

当QB节点QB-node的电位为逻辑低并且第N个时钟信号ECLK的第一逻辑高出现时，第一晶体管T1和第五晶体管T5接通。此时，Q节点Q-node被充电至栅极高电压并且上拉晶体管Tpu接通。因此，处于对应于逻辑高的栅极高电压下的发射信号从发射信号生成电路140B的输出端EMO输出(参见区段④)。此时，从发射信号生成电路140B的输出端EMO输出的处于栅极高电压下的发射信号持续直到其中QB节点QB-node的电位被放电至逻辑低的区段为止。

当处于对应于逻辑高的栅极高电压下的扫描信号从第N个移位寄存器的输出端SRO[N]输出并且重置信号ERST变成逻辑高时，QB节点QB-node返回至充电阶段。此时，第二晶体管T2接通，Q节点Q-node被放电，并且第一下拉晶体管Tpda和第二下拉晶体管Tpdb接通。因此，处于对应于逻辑低的栅极低电压下的发射信号从发射信号生成电路140B的输出端EMO输出(参见区段④和⑤之间)。

当QB节点QB-node为逻辑低并且第N个时钟信号ECLK的第二逻辑高出现时，第一晶体管T1和第五晶体管T5接通。此时，Q节点被充电至栅极高电压，并且上拉晶体管Tpu接通。

因此，处于对应于逻辑高的栅极高电压下的发射信号从发射信号生成电路140B的输出端EMO输出(参见区段⑤和⑥)。此时，从发射信号生成电路140B的输出端EMO输出的处于栅极高电压下的发射信号持续直到其中QB节点QB-node的电位被充电至逻辑高的区段为止。

另外，从发射信号生成电路140B的输出端EMO输出的处于栅极高电压下的发射信号可以变为时钟信号(例如，ECLK和ERST)。因此，发射信号的脉冲宽度可以被调整，使得可以减小横向电流。因此，初始时间可以被充分地调整，从而使得能够进行稳定的操作。

上述扫描驱动器可以被应用于通过具有下面的电路结构的子像素来实现的显示装置。

图8是示出了图2中所示的子像素的细节的图，以及图9是示出了根据本公开内容的第一实施方式的扫描驱动器的输出波形以及驱动晶体管的节点电压的波形图。

在下文中，描述了根据本公开内容的实施方式的子像素的电路结构。

如图8中所示，示出了在其中设置了四个晶体管、两个存储电容器以及有机发光二极管(OLED)的结构中的子像素。四个晶体管包括开关晶体管SWT、发射控制晶体管EMT、驱动晶体管DRT以及感测晶体管SNT。两个存储电容器包括第一存储电容器CST以及第二存储电容器CDT。

开关晶体管SWT被配置成将参考电压Ref或数据电压Data发送至第一存储电容器CST的一端。开关晶体管SWT被配置成：开关晶体管SWT的栅电极连接至第一扫描线Scan1；开关晶体管SWT的第一电极连接至数据线DL；并且开关晶体管SWT的第二电极连接至第一存储电容器CST的一端以及驱动晶体管DRT的栅电极。

发射控制晶体管EMT被配置成提供第一电力的电力以便控制OLED的实际发光时间。发射控制晶体管EMT被配置成：发射控制晶体管EMT的栅电极连接至发射信号线EM；发射控制晶体管EMT的第一电极连接至第一电源线VDD；并且发射控制晶体管EMT的第二电极连接至驱动晶体管DRT的第一电极。

驱动晶体管DRT被配置成响应于存储在第一存储电容器CST中的数据电压生成能够使得OLED发射光的驱动电流。驱动晶体管DRT被配置成：驱动晶体管DRT的栅电极连接至第一存储电容器CST的一端；驱动晶体管DRT的第一电极连接至发射控制晶体管EMT的第二电极；并且驱动晶体管DRT的第二电极连接至OLED的阳极电极。

感测晶体管SNT被配置成将初始电压Vini提供至感测节点用于初始化并且感测驱动晶体管DRT和OLED的特性(例如，阈值电压和电流迁移率)。感测晶体管SNT被配置成：感测晶体管SNT的栅电极连接至第二扫描线Scan2；感测晶体管SNT的第一电极连接至感测线SL；并且感测晶体管SNT的第二电极连接至OLED的阳极电极以及第一存储电容器CST的一端。

第一存储电容器CST被配置成将所存储的数据电压传送至驱动晶体管DRT的栅电极。第一存储电容器CST被配置成：第一存储电容器CST的一端连接至驱动晶体管DRT的第一电极；并且第一存储电容器CST的另一端连接至感测节点。

第二存储电容器CDT被配置成通过以如下方式驱动电流来提高驱动效率：当参考电压Ref改变成数据电压Data时，源电极的变化通过驱动晶体管DRT的栅电极的变化来反映。第二存储电容器CDT被配置成：第二存储电容器CDT的一端连接至第一电源线VDD；并且第二存储电容器CDT的另一端连接至驱动晶体管DRT的第二电极。

OLED被配置成响应于由驱动晶体管DRT生成的驱动电流而发射光。OLED被配置成：OLED的阳极电极连接至感测节点，并且OLED的阴极电极连接至第二电源线VSS。

在下文中，描述了根据本公开内容的实施方式的子像素的操作。

如图8和图9中所示，发射信号em保持在逻辑低处，并且处于栅极高电压下的第二扫描信号Scan 2通过第二移位寄存器的输出端SRO[2]输出。然后，驱动晶体管DRT的感测节点(或者源极节点)被初始化为初始电压Vini(参见区段①)。

发射信号em保持在逻辑低处，处于第二栅极高电压下的第二扫描信号Scan2从第(N-1)个移位寄存器的输出端SRO[N-1]输出，并且处于第一栅极高电压下的第一扫描信号Scan 1从第N个移位寄存器的输出端SRO[N]输出。然后，驱动晶体管DRT的漏极节点被设置为参考电压Vref，并且驱动晶体管DRT的感测节点被初始化为初始电压Vini(参见区段②)。

处于第二栅极高电压下的第一扫描信号Scan 1从第N个移位寄存器的输出端SRO[N]输出，并且发射信号em改变为逻辑高(第一发射信号)。然后，驱动晶体管DRT执行采样(例如，阈值电压的采样)(参见区段③)。

从第N个移位寄存器的输出端SRO[N]输出的处于第二栅极高电压下的第一扫描信号Scan 1被保持，并且发射信号em改变为逻辑低。然后，通过数据线DL提供的参考电压Vref改变为数据电压Data并且被编程至第一存储电容器CST(参见区段④)。

从第N个移位寄存器的输出端SRO[N]输出处于栅极高电压下的扫描信号Scan 1，并且发射信号em改变为逻辑低(第二发射信号)。然后，驱动晶体管DRT响应于被编程到第一存储电容器CST的数据电压生成驱动电流，并且OLED响应于驱动电流而发射光(参见区段⑤)。

上述子像素需要具有至少两个逻辑高区段的发射信号em以便执行采样操作③和发射操作⑤。发射信号em通过根据本公开内容的第一实施方式的扫描驱动器的发射信号生成电路来生成。

在图9中所示的示例中，第一扫描信号Scan 1、第二扫描信号Scan 2和发射信号em中的每一个被生成为具有第一信号和第二信号，第一信号具有短逻辑高区段，第二信号具有比第一信号的逻辑高区段长的逻辑高区段。另外，在图9中所示的示例中，第一扫描信号Scan 1的逻辑高区段与第二扫描信号Scan 2的逻辑高区段部分地交叠，并且发射信号em的第一逻辑高区段与第一扫描信号Scan 1的第二逻辑高区段交叠。然而，图9中所示的波形仅是示例，并且其可以随着时钟信号和重置信号而变化。

<第二实施方式>

图10是示出了根据本公开内容的第二实施方式的发射信号生成电路的图，以及图11是示出了图10中所示的发射信号生成电路的输入波形和输出波形的波形图。

如图10中所示，发射信号生成电路140B包括用于控制对Q节点Q-node进行充电和放电的第一电路INVa、用于控制对QB节点QB-node进行充电和放电的第二电路INVb、用于使发射信号生成电路140B的输出端EMO稳定的第三电路INVc、以及用于通过发射信号生成电路140B的输出端EMO输出逻辑高或逻辑低发射信号的第四电路INVd。

第一电路INVa包括第一晶体管T1和第二晶体管T2。第一晶体管T1被配置成响应于第N个时钟信号将Q节点Q-node充电至栅极高电压。第二晶体管T2被配置成响应于QB节点QB-node的电位而对Q节点Q-node进行放电。

第一晶体管T1被配置成：第一晶体管T1的栅电极连接至第N个时钟信号线(其在本实施方式中被示出为第二时钟信号线ECLK2)；第一晶体管T1的第一电极连接至栅极高电压线VGH；并且第一晶体管T1的第二电极连接至Q节点Q-node。第二晶体管T2被配置成：第二晶体管T2的栅电极连接至QB节点QB-node；第二晶体管T2的第一电极连接至栅极低电压线VGL；并且第二晶体管T2的第二电极连接至Q节点Q-node。

第二电路INVb包括第三晶体管T3至第五晶体管T5。第三晶体管T3被配置成响应于第(N-2)个移位寄存器的输出信号将QB节点QB-node充电至栅极高电压。第四晶体管T4被配置成响应于第N个移位寄存器的输出信号使用重置信号重置QB节点。第五晶体管T5被配置成响应于第N个时钟信号将QB节点QB-node放电至栅极低电压。

第三晶体管T3被配置成：第三晶体管T3的栅电极连接至第(N-2)个移位寄存器的输出端SRO[N-2]；第三晶体管T3的第一电极连接至栅极高电压线VGH；并且第三晶体管T3的第二电极连接至QB节点。第四晶体管T4被配置成：第四晶体管T4的栅电极连接至第N个移位寄存器的输出端SRO[N]；第四晶体管T4的第一电极连接至重置信号线ERST；并且第四晶体管T4的第二电极连接至QB节点QB-node。第五晶体管T5被配置成：第五晶体管T5的栅电极连接至第N个时钟信号线(其在本实施方式中被示出为第二时钟信号线ECLK2)；第五晶体管T5的第一电极连接至栅极低电压线VGL；并且第五晶体管T5的第二电极连接至QB节点。

第三电路INVc包括第六晶体管T6和第一电容器CB。第六晶体管T6被配置成响应于发射信号生成电路140B的输出端EMO的电位使得连接至下拉晶体管Tpda和Tpdb的电极的节点稳定。通过将连接至下拉晶体管Tpda和Tpdb的电极的节点保持在逻辑高，第六晶体管T6使输出处于栅极高电压下的发射信号的操作稳定。第一电容器CB被配置成导致在发射信号生成电路140B的输出端EMO中发生自举。第三电路INVc还包括第七晶体管T7和第二电容器CQB。第二电容器CQB被配置成使用QB节点QB-node的电位与栅极低电压之间的自举来稳定第二下拉晶体管Tpdb的接通/断开状态。第七晶体管T7被配置成将Q节点Q-node(物理地)分离成一侧与另一侧，使得发射信号可以响应于栅极高电压从发射信号生成电路140B的输出端EMO稳定地输出。

第六晶体管T6被配置成：第六晶体管T6的栅电极连接至发射信号生成电路140B的输出端EMO；第六晶体管T6的第一电极连接至栅极高电压线VGH；并且第六晶体管T6的第二电极连接至位于第一下拉晶体管Tpda的第一电极与第二下拉晶体管Tpdb的第二电极之间的节点。第一电容器CB被配置成：第一电容器CB的一端连接至Q节点Q-node；并且第一电容器CB的另一端连接至发射信号生成电路140B的输出端EMO。第七晶体管T7被配置成：第七晶体管T7的栅电极连接至栅极高电压线VGH；第七晶体管T7的第一电极连接至Q节点的与第一晶体管T1的第一电极相邻的一侧；并且第七晶体管T7的第二电极连接至第一电容器CB的一端。

第四电路INVd包括上拉晶体管Tpu和下拉晶体管Tpda和Tpdb。上拉晶体管Tpu被配置成响应于Q节点Q-node的电位通过发射信号生成电路140B的输出端EMO输出栅极高电压。下拉晶体管Tpda和Tpdb均被配置成响应于QB节点QB-node的电位通过发射信号生成电路140B的输出端EMO输出栅极低电压。

上拉晶体管Tpu被配置成：上拉晶体管Tpu的栅电极连接至Q节点Q-node；上拉晶体管Tpu的第一电极连接至栅极高电压线VGH；并且上拉晶体管Tpu的第二电极连接至发射信号生成电路140B的输出端EMO。第一下拉晶体管Tpda被配置成：第一下拉晶体管Tpda的栅电极连接至QB节点QB-node；第一下拉晶体管Tpda的第一电极连接至第二下拉晶体管Tpdb的第二电极；并且第一下拉晶体管Tpda的第二电极连接至发射信号生成电路140B的输出端EMO。第二下拉晶体管Tpdb被配置成：第二下拉晶体管Tpdb的栅电极连接至QB节点QB-node以及第二电容器CQB的另一端；第二下拉晶体管Tpdb的第一电极连接至栅极低电压线VGL；并且第二下拉晶体管Tpdb的第二电极连接至第一下拉晶体管Tpda的第一电极。

在下文中，描述根据本公开内容的第二实施方式的发射信号生成电路140B的操作。

如图10和图11中所示，当第N个时钟信号ECLK未处于逻辑高时，Q节点Q-node被保持在放电状态，同时QB节点QB-node被保持在充电状态。此时，第二晶体管T2接通，QB节点QB-node被放电，并且第一下拉晶体管Tpda和第二下拉晶体管Tpdb接通。因此，处于对应于逻辑低的栅极低电压下的发射信号从发射信号生成电路140B的输出端EMO输出(参见区段①和②)。

当处于对应于逻辑高的栅极高电压下的扫描信号从第(N-2)个移位寄存器的输出端SRO[N-2]输出并且QB节点QB-node的电位变成逻辑高时，第二晶体管T2接通。此时，Q节点Q-node被放电至栅极低电压，并且第一下拉晶体管Tpda和第二下拉晶体管Tpdb接通。因此，处于对应于逻辑低的栅极低电压下的发射信号从发射信号生成电路140B的输出端EMO输出(参见区段③)。

当QB节点QB-node的电位为逻辑低并且第N个时钟信号ECLK的第一逻辑高出现时，第一晶体管T1和第五晶体管T5接通。此时，Q节点Q-node被充电至栅极高电压并且上拉晶体管Tpu接通。因此，处于对应于逻辑高的栅极高电压下的发射信号从发射信号生成电路140B的输出端EMO输出(参见区段④)。此时，从发射信号生成电路140B的输出端EMO输出的处于栅极高电压下的发射信号持续直到其中QB节点QB-node的电位被放电至逻辑低的区段为止。

当处于对应于逻辑高的栅极高电压下的扫描信号从第N个移位寄存器的输出端SRO[N]输出并且重置信号ERST变成逻辑高时，QB节点QB-node返回至充电阶段。此时，第二晶体管T2接通，Q节点Q-node被放电，并且第一下拉晶体管Tpda和第二下拉晶体管Tpdb接通。因此，处于对应于逻辑低的栅极低电压下的发射信号从发射信号生成电路140B的输出端EMO输出(参见区段④和⑤之间)。

当QB节点QB-node为逻辑低并且第N个时钟信号ECLK的第二逻辑高出现时，第二晶体管T1和第五晶体管T5接通。此时，Q节点被充电至栅极高电压，并且上拉晶体管Tpu接通。因此，处于对应于逻辑高的栅极高电压下的发射信号从发射信号生成电路140B的输出端EMO输出(参见区段⑤和⑥)。此时，从发射信号生成电路140B的输出端EMO输出的处于栅极高电压下的发射信号持续直到其中QB节点QB-node的电位被充电至逻辑高的区段为止。

上述扫描驱动器可以被应用于通过具有图8中所示的电路结构的子像素来实现的显示装置。如上所述，本公开内容可以消除对于被设置在显示装置中以生成发射信号的另外的移位寄存器的需求，从而降低了电路复杂性和布局限制。因此，本公开内容可以减小扫描驱动器的电路复杂性，从而克服布局限制并且获得充足的设计余量，以克服实现窄边框的困难。另外，本公开内容可以降低扫描驱动器的电路复杂性，从而获得充足的封装余量，以提高装置可靠性。此外，本公开内容能够借助于时钟信号调整发射信号的脉冲宽度从而减小横向电流、充分调整初始时间并且因此使得能够进行稳定的驱动操作。