显示装置的制作方法

本发明涉及一种显示装置。

背景技术：

在显示装置中，数据线和栅极线布置成以直角交叉，并且像素以矩阵形式布置。要显示的视频数据电压施加至数据线，并且扫描信号按顺序提供至栅极线。被提供扫描信号的显示行上的像素被提供视频数据电压，并且随着通过扫描信号按顺序扫描所有显示行，显示视频数据。

在显示装置中，产生扫描信号的栅极驱动器可以以由薄膜晶体管的组合构成的面板内栅极(下文中称为“gip”)的形式实现在显示面板的不显示图像的边框上。gip型栅极驱动器具有与栅极线的数量对应数量的级，这些级一对一地给栅极线输出扫描信号。

图1是显示公知级的示例的示图。

参照图1，级包括上拉晶体管tpu和下拉晶体管tpd，上拉晶体管tpu响应于q节点电压输出与时钟信号的时序对应的扫描信号gouti，下拉晶体管tpd响应于qb节点电压将输出端nout处的电压放电。第一晶体管t1响应于起始脉冲vst将q节点预充电。第二晶体管t2响应于在后级信号vnext将q节点放电，第三晶体管t3响应于qb节点电压将q节点放电。节点控制器ncon由能够稳定地将q节点和qb节点充电和放电的晶体管的组合构成。

在q节点在输出扫描信号gouti的时段中保持高电位电压并且qb节点在其他时段期间保持高电位电压的同时，第三晶体管t3和下拉晶体管tpd保持导通。在1帧中，输出扫描信号gouti的时段非常短，因而qb节点在1帧的大部分期间保持高电平电压。结果，与其他晶体管相比，第三晶体管t3和下拉晶体管tpd长时间经受dc应力，因而导致它们的特性发生变化。这使得级操作不稳定。

技术实现要素：

本发明的示例性实施方式提供了一种显示装置，包括：包括连接至栅极线的多个像素的像素阵列；栅极驱动器，所述栅极驱动器通过使用级联连接的多个级依次向所述栅极线提供扫描信号；和驱动电压发生器，所述驱动电压发生器向所述栅极驱动器提供第一驱动电压和第二驱动电压并且以给定间隔反转反相的第一驱动电压和第二驱动电压，其中所述栅极驱动器的多个级之中的第n级包括：起始控制器，所述起始控制器在第(n-1)扫描信号和第一时钟信号同步的时段中将q1节点充电，并且在相位与所述第(n-1)扫描信号相反的第(n-1)进位信号和所述第一时钟信号同步的时段中将q1b节点充电；第一节点控制器，所述第一节点控制器响应于所述q1节点处的电压将q2节点或q2b节点充电；第一输出控制晶体管，所述第一输出控制晶体管响应于所述q2节点处的电压通过q节点输出第n扫描信号；和第二输出控制晶体管，所述第二输出控制晶体管响应于所述q2b节点处的电压将所述q节点充入所述第二驱动电压，其中n是自然数。

附图说明

被包括来给本发明提供进一步理解且并入本申请构成本申请一部分的附图图解了本发明的实施方式，并与说明书一起用于解释本发明的原理。在附图中：

图1是显示根据相关技术的显示装置中的移位寄存器的级的示例的示图；

图2是显示根据本发明的显示装置的示图；

图3是显示根据本发明的移位寄存器的示图；

图4是显示第一驱动电压和第二驱动电压的时序的示图；

图5是显示移位寄存器的第n级的示图；

图6是显示在图4所示的第一时段中移位寄存器的驱动信号和输出的时序图；

图7是显示在图4所示的第二时段中移位寄存器的驱动信号和输出的时序图；以及

图8是显示第n级的主要节点处的电压变化的时序图。

具体实施方式

下文中，将参照附图针对液晶显示装置详细描述本发明的示例性实施方式。在整个申请中，相似的参考标记表示大致相似的部件。在描述本发明时，当认为对与本发明相关的已知功能或构造的详细描述可能不必要地使本发明的主题不清楚时，将省略其详细描述。为了易于描述而选取了在此使用的元件的术语和名称，其可能不同于实际产品的名称。

在本发明的移位寄存器中，开关元件可实现为n型或p型mosfet(金属氧化物半导体场效应晶体管)。应当注意，尽管下面的示例性实施方式举例说明n型晶体管，但本发明不限于此。晶体管是具有栅极、源极和漏极的三电极器件。源极是给晶体管提供载流子的电极。晶体管中的载流子自源极起流动。漏极是载流子离开晶体管的电极。就是说，mosfet中的载流子从源极流到漏极。在n型mosfet(nmos)的情形中，载流子是电子，因而源极电压低于漏极电压，使得电子从源极流到漏极。在n型mosfet中，因为电子从源极流到漏极，所以电流从漏极流到源极。在p型mosfet(pmos)的情形中，载流子是空穴，因而源极电压高于漏极电压，使得空穴从源极流到漏极。在p型mosfet中，因为空穴从源极流到漏极，所以电流从源极流到漏极。应当注意，mosfet的源极和漏极在位置上不是固定的。例如，mosfet的源极和漏极根据施加的电压是可互换的。在下面的示例性实施方式中，本发明不应当被晶体管的源极和漏极限制。

如本申请中使用的，“栅极导通电压(gate-onvoltage)”是指晶体管的操作电压。在本申请中，针对n型晶体管描述示例性实施方式，因而栅极高电压被定义为栅极导通电压。

图2是显示根据本发明示例性实施方式的显示装置的示图。

参照图2，本发明的显示装置包括显示面板100、时序控制器110、数据驱动器120、以及栅极驱动器130和140。

显示面板100包括限定有数据线dl和栅极线gl并且布置有像素的像素阵列100a、以及像素阵列100a周围的形成有各种信号线或焊盘的非显示区域100b。对于显示面板100来说，可使用液晶显示器(lcd)、有机发光二极管显示器(oled)、电泳显示器(epd)等。

时序控制器110通过连接至视频板的lvds或tmds接口接收器电路接收时序信号，比如垂直同步信号vsync、水平同步信号hsync、数据使能信号de和点时钟dclk。基于输入的时序信号，时序控制器110产生用于控制数据驱动器120的操作时序的数据时序控制信号ddc以及用于控制栅极驱动器130和140的操作时序的栅极时序控制信号gdc。此外，时序控制器110产生其电压电平在给定时间段变化的第一驱动电压gv1和第二驱动电压gv2。第一驱动电压gv1和第二驱动电压gv2可由时序控制器110之外的单独驱动电压发生器(未示出)产生。

数据时序控制信号包括源极起始脉冲ssp、源极采样时钟ssc、源极输出使能信号soe等。源极起始脉冲ssp控制数据驱动器120的移位起始时序。源极采样时钟ssc是针对上升沿或下降沿控制数据驱动器120中的数据采样时序的时钟信号。

栅极驱动器130和140包括电平移位器130和移位寄存器140。栅极时序控制信号包括第一起始信号vst1和第二起始信号vst2以及第一时钟信号clk1和第二时钟信号clk2。第一起始信号vst1和第二起始信号vst2输入到移位寄存器140的第一级stg(1)中，以控制移位起始时序。第一时钟信号clk1和第二时钟信号clk2通过电平移位器130进行电平移位，然后输入到移位寄存器140中。

数据驱动器120从时序控制器110接收数字视频数据rgb和数据时序控制信号ddc。数据驱动器120响应于数据时序控制信号ddc将数字视频数据rgb转换为伽马电压，以产生数据电压并通过显示面板100上的数据线dl提供数据电压。

电平移位器130以ic的形式形成在连接至显示面板100的印刷电路板(未示出)上。电平移位器130将第一起始信号vst1和第二起始信号vst2以及第一时钟信号clk1和第二时钟信号clk2进行电平移位，然后将其提供至移位寄存器140。移位寄存器140包括级联连接的多个级。

图3是显示根据本发明的移位寄存器的示图。

参照图3，移位寄存器140使用面板内栅极(下文中称为“gip”)技术通过多个薄膜晶体管(下文中称为“tft”)的组合形成在显示面板100的非显示区域100b中，移位寄存器140按顺序输出扫描信号。为此，移位寄存器140包括级联连接的多个级stg。

第一级stg(1)接收第一起始信号vst1和第二起始信号vst2并输出第一扫描信号scan1和第一进位信号carry1。第n级stg(n)接收第(n-1)扫描信号scan(n-1)和第(n-1)进位信号carry(n-1)并输出第n扫描信号scan(n)和第n进位信号carry(n)。

每个级stg接收第一时钟信号clk1和第二时钟信号clk2中的任意一个，以便确定扫描信号scan的输出时序和放电时序。当第二时钟信号clk2输入到第(n-1)级stg(n-1)中时，第一时钟信号clk1输入到第n级stg(n)中。

每个级stg使用栅极高电压vgh和栅极低电压vgl作为驱动电压。此外，每个级stg通过使用第一驱动电压gv1和第二驱动电压gv2控制主要节点处的电压。

图4是显示图3的第一驱动电压gv1和第二驱动电压gv2的时序的示图。

参照图4，第一驱动电压gv1和第二驱动电压gv2是反相的并且以给定间隔(giveninterval)反转。第一驱动电压gv1和第二驱动电压gv2的栅极高电压vgh是栅极导通电压，其栅极低电压是栅极截止电压(gate-offvoltage)。

第一驱动电压gv1和第二驱动电压gv2发生反转的第一时段t1和第二时段t2的每一个的长度可以是几秒(s)或更长。第一时段t1和第二时段t2是用于防止dc应力集中在特定晶体管上的时段。因而，重要的是第一时段t1和第二时段t2等间隔，可根据各示例性实施方式设定这些时段的每一个的时间长度。然而，每个级根据第一驱动电压gv1和第二驱动电压gv2的电压电平不同地操作，因此第一驱动电压gv1和第二驱动电压gv2应当至少在1帧内保持相同的电压电平。因此，第一时段t1和第二时段t2的每一个可设为至少1帧或更长。1帧是指给一像素阵列上的所有像素写入图像数据的时间段。

图5是显示图3的第n级的示图。

参照图5，根据本发明的第n级stg(n)包括起始控制器t1和t1b、第一节点控制器t2和t2b、第二节点控制器t3和t3b、第一输出控制晶体管t4和第二输出控制晶体管t4b、以及反相器t5，t6，t7和t8。

起始控制器t1和t1b在第(n-1)扫描信号scan(n-1)和第一时钟信号clk1同步的时段中将q1节点充电，并且在第(n-1)进位信号carry(n-1)和第一时钟信号clk1同步的时段中将q1b节点充电。第(n-1)进位信号carry(n-1)与第(n-1)扫描信号scan(n-1)的相位相反。

为此，起始控制器t1和t1b包括第一晶体管t1和第1b晶体管t1b。

第一晶体管t1包括连接至提供第(n-1)扫描信号scan(n-1)的输入端的漏极电极、连接至q1节点的源极电极、以及连接至提供第一时钟信号clk1的输入端的栅极电极。

第1b晶体管t1b包括连接至提供第(n-1)进位信号carry(n-1)的输入端的漏极电极、连接至q1b节点的源极电极、以及连接至提供第一时钟信号clk1的输入端的栅极电极。

第一节点控制器t2和t2b响应于q1节点处的电压将q2节点充电或者响应于q1b节点处的电压将q2b节点充电。为此，第一节点控制器t2和t2b包括第二晶体管t2和第2b晶体管t2b。

第二晶体管t2包括连接至q1节点的栅极电极、连接至提供第一驱动电压gv1的输入端的漏极电极、以及连接至q2节点的源极电极。

第2b晶体管t2b包括连接至q1节点的栅极电极、连接至提供第二驱动电压gv2的输入端的漏极电极、以及连接至q2b节点的源极电极。

第二节点控制器t3和t3b响应于q1b节点处的电压将q2b节点充电。为此，第二节点控制器t3和t3b包括第三晶体管t3和第3b晶体管t3b。

第三晶体管t3包括连接至q1b节点的栅极电极、连接至提供第二驱动电压gv2的输入端的漏极电极、以及连接至q2节点的源极电极。

第3b晶体管t3b包括连接至q1b节点的栅极电极、连接至提供第一驱动电压gv1的输入端的漏极电极、以及连接至q2b节点的源极电极。

第一输出控制晶体管t4响应于q2节点处的电压将q节点充入第一驱动电压gv1。第一输出控制晶体管t4包括连接至q2节点的栅极电极、连接至提供第一驱动电压gv1的输入端的漏极电极、以及连接至q节点的源极电极。在第一驱动电压gv1处于栅极高电压vgh的第一时段t1内，第一输出控制晶体管t4响应于q2节点电压通过q节点输出第n扫描信号scan(n)。或者，在第一驱动电压gv1处于栅极低电压vgl的第二时段t2内，第一输出控制晶体管t4响应于q2节点电压将q节点放电。

第二输出控制晶体管t4b响应于q2b节点处的电压将q节点充入第二驱动电压gv2。第二输出控制晶体管t4b包括连接至q2b节点的栅极电极、连接至提供第二驱动电压gv2的输入端的漏极电极、以及连接至q节点的源极电极。在第二驱动电压gv2处于栅极高电压vgh的第二时段t2内，第二输出控制晶体管t4b响应于q2b节点电压通过q节点输出第n扫描信号scan(n)。或者，在第二驱动电压gv2处于栅极低电压vgl的第一时段t1内，第二输出控制晶体管t4b响应于q2b节点电压将q节点放电。

反相器t5，t6，t7和t8位于q节点与qb节点之间并且输出与q节点处的电压相位相反的第n进位信号carry(n)。为此，反相器t5，t6，t7和t8包括第五到第八晶体管t5，t6，t7和t8。

第五晶体管t5包括连接至q节点的栅极电极、连接至qb1节点的漏极电极、以及连接至提供栅极低电压vgl的输入端的源极电极。

第六晶体管t6包括连接至q节点的栅极电极、连接至qb节点的漏极电极、以及连接至提供栅极低电压vgl的输入端的源极电极。

第七晶体管t7包括连接至提供栅极高电压vgh的输入端的栅极电极和漏极电极、以及连接至qb1节点的源极电极。

第八晶体管t8包括连接至qb1节点的栅极电极、连接至提供栅极高电压vgh的输入端的漏极电极、以及连接至qb节点的源极电极。

图6是显示图5的第n级的驱动信号和输出信号的时序图。图6是显示在图4的第一时段中第n级的操作的时序图。就是说，在图6中，第一驱动电压gv1保持在栅极高电压vgh(导通电平on)，第二驱动电压gv2保持在栅极低电压vgl(截止电平off)。

参照图4到6，下面将描述第n级stg(n)的操作。

在第一时序tm1处，第(n-1)扫描信号scan(n-1)保持在栅极高电压vgh，并且第一晶体管t1响应于第一时钟信号clk1导通。结果，q1节点被充入栅极高电压vgh。

第一节点控制器t2和t2b响应于q1节点处的电压(其是栅极高电压vgh)导通。第二晶体管t2导通，以将q2节点预充电。第一输出控制晶体管t4的漏极电极接收其电压电平是栅极高电压vgh的第一驱动电压gv1，因此其电压电平升高。因而，第一输出控制晶体管t4的栅极电极的电压电平自举。在第一输出控制晶体管t4的栅极电极的电压电平升高的过程中，第一输出控制晶体管t4的栅极-源极电压在一时间处达到阈值电压，结果，第一输出控制晶体管t4导通，以将q节点充入第一驱动电压gv1。因为第一驱动电压gv1的电压电平在第一时段t1期间是栅极高电压vgh，所以q节点输出其电压电平是栅极高电压vgh的第n扫描信号scan(n)。

第2b晶体管t2b响应于q1节点处的电压导通，以将q2b节点保持在栅极低电压vgl。结果，第二输出控制晶体管t4b保持截止。

当q节点处的电压处于栅极高电压vgh时，反相器的第五晶体管t5和第六晶体管t6导通并且其第八晶体管t8截止。结果，qb节点被放电至栅极低电压vgl。

在第二时序tm2处，第一时钟信号clk1反转为栅极低电压vgl，q1节点处的电压变为栅极低电压vgl。结果，第二晶体管t2截止。然而，q2节点通过第一电容器c1耦合至q节点处的电压并将栅极导通电压保持确定时间段。因而，q节点从第二时序tm2到第三时序tm3保持栅极高电压vgh。

在第三时序tm3处，第(n-1)进位信号carry(n-1)保持在栅极高电压vgh，并且第1b晶体管t1b响应于第一时钟信号clk1导通。结果，q1b节点被充入栅极高电压vgh，第二节点控制器t3和t3b导通。

第三晶体管t3导通，以将q2节点充入第二驱动电压gv2。因为第二驱动电压gv2在第一时段t1期间处于栅极低电压vgl，所以q2节点处的电压在第三时序tm3处变为栅极低电压vgl。结果，第一输出控制晶体管t4截止。

第3b晶体管t3b导通，以将q2b节点充入栅极高电压vgh。第二输出控制晶体管t4b响应于q2b节点处的电压(其是栅极高电压vgh)导通，以将q节点充入第二驱动电压gv2。因为第二驱动电压gv2在第一时段t1期间处于栅极低电压vgl，所以q节点处的电压变为栅极低电压vgl。

图7是显示在图4的第二时段中第n级的操作的时序图。就是说，在图7中，第二驱动电压gv2保持在栅极高电压vgh(导通电平on)，第一驱动电压gv1保持在栅极低电压vgl(截止电平off)。

参照图4，5和7，下面将描述第n级stg(n)的操作。

在第一时序tm1处，第(n-1)扫描信号scan(n-1)保持在栅极高电压vgh，并且第一晶体管t1响应于第一时钟信号clk1导通。结果，q1节点被充入栅极高电压vgh。

第一节点控制器t2和t2b响应于q1节点处的电压(其是栅极高电压vgh)导通。第二2b晶体管t2b导通，以将q2b节点预充电。第二输出控制晶体管t4b的漏极电极接收其电压电平是栅极高电压vgh的第二驱动电压gv2，因此其电压电平升高。因而，第二输出控制晶体管t4b的栅极电极的电压电平自举。在第二输出控制晶体管t4b的栅极电极的电压电平升高的过程中，第二输出控制晶体管t4b的栅极-源极电压在一时间处达到阈值电压，结果，第二输出控制晶体管t4b导通，以将q节点充入第二驱动电压gv2。因为第二驱动电压gv2的电压电平是栅极高电压vgh，所以q节点输出其电压电平是栅极高电压vgh的第n扫描信号scan(n)。

第二晶体管t2响应于q1节点处的电压导通，以将q2节点保持在栅极低电压vgl。结果，第一输出控制晶体管t4保持截止。

当q节点处的电压处于栅极高电压vgh时，反相器的第五晶体管t5和第六晶体管t6导通并且其第八晶体管t8截止。结果，qb节点被放电至栅极低电压vgl。

在第二时序tm2处，第一时钟信号clk1反转为栅极低电压vgl，q1节点处的电压变为栅极低电压vgl。结果，第2b晶体管t2b截止。然而，q2b节点通过第二电容器c2耦合至q节点处的电压并将栅极导通电压保持确定时间段。因而，q节点从第二时序tm2到第三时序tm3保持栅极高电压vgh。

在第三时序tm3处，第(n-1)进位信号carry(n-1)保持在栅极高电压vgh，并且第1b晶体管t1b响应于第一时钟信号clk1导通。结果，q1b节点被充入栅极高电压vgh，第二节点控制器t3和t3b导通。

第3b晶体管t3b导通，以将q2b节点充入第一驱动电压gv1。因为第一驱动电压gv1在第二时段t2期间处于栅极低电压vgl，所以q2b节点处的电压在第三时序tm3处变为栅极低电压vgl。结果，第二输出控制晶体管t4b截止。

第三晶体管t3导通，以将q2节点充入第二驱动电压gv2。因为第二驱动电压gv2在第二时段t2期间处于栅极高电压vgh，所以q2节点处的电压变为栅极高电压vgh。第一输出控制晶体管t4响应于q2节点处的电压(其是栅极高电压vgh)导通，以将q节点充入第一驱动电压gv1。因为第一驱动电压gv1在第二时段t2期间处于栅极低电压vgl，所以q节点处的电压变为栅极低电压vgl。

图8是显示根据本发明的第n级的主要节点处的电压变化的时序图。

在级的操作过程中，q2节点和q2b节点各自被充入第一驱动电压gv1或第二驱动电压gv2。因为第一驱动电压gv1和第二驱动电压gv2以给定间隔反转，所以q2节点的电压电平和q2b节点的电压电平以给定间隔反转。

例如，在第一时段t1中，q2节点在输出时间sout期间保持栅极高电压，并且q2b节点在其余时间期间保持栅极高电压。在第二时段t2中，q2b节点在输出时间sout期间保持栅极高电压，并且q2节点在其余时间期间保持栅极高电压。

与一帧相比，输出第n扫描信号scan(n)的输出时间sout非常短。因此，与第一输出控制晶体管t4相比，第二输出控制晶体管t4b在第一时段t1内长时间保持导通，并且与第二输出控制晶体管t4b相比，第一输出控制晶体管t4在第二时段t2内长时间保持导通。

结果，第一输出控制晶体管t4和第二输出控制晶体管t4b导通相似的时间长度，第一输出控制晶体管t4和第二输出控制晶体管t4b经受相似水平的电应力。因此，可防止由于电应力导致的特定晶体管的阈值电压的变化并且可避免产生级操作的不稳定性。

尽管参考多个示例性的实施方式描述了实施方式，但应当理解，所属领域技术人员能够设计出多个其他修改例和实施方式，这将落在本发明的原理的范围内。更具体地说，在说明书、附图和所附权利要求书的范围内，在组成部件和/或主题组合构造的配置中可进行各种变化和修改。除了组成部件和/或配置中的变化和修改之外，替代的使用对于所属领域技术人员来说也将是显而易见的。