本发明涉及一种显示器电路，且特别涉及一种显示面板的驱动集成电路及其扇出补偿方法。
背景技术：
图1绘示了显示面板120的布局示意图。图1所示显示面板120包含了显示区域121与其他区域(边框区域)。显示面板120配置了多条数据线(或称源极线)，例如图1所示数据线DL[1]、…、数据线DL[n-1]、数据线DL[n]、数据线DL[n+1]、…、数据线DL[1026]。驱动集成电路110的多个驱动通道电路以一对一方式分别耦接至显示面板120的数据线DL[1]～DL[1026]。驱动集成电路110可以经由数据线DL[1]～DL[1026]而将多个像素电压(pixelvoltage)传输至在显示区域121的像素单元电路(未绘示)。
基于位置的关系，不同的数据线DL[1]～DL[1026]往往具有不同的长度。数据线之间的长度差异造成了阻值差异。如图1所示，驱动集成电路110两端的扇出(fan-out)导线(数据线)较长，因此电阻值较大；驱动集成电路110中间的扇出导线(数据线)较短，因此电阻值较小。随着显示面板120的尺寸的增大，不同数据线之间的长度差异会越大。数据线电阻值的差异，会造成面板负载(Panel loading)的电阻电容时间常数(RC time constant)不同，导致充放电速度不一致。亦即，数据线的阻值差异会影响像素电压传输至像素单元电路的延迟时间。随着显示面板120的解析度越来越高，驱动集成电路110充电时间越来越短，不同数据线之间的电阻值差异(延迟时间差异)会越来越无法忍受。驱动集成电路110和显示面板120间的扇出电阻将会造成面板内的像素充电不一致，以致面板的显示均匀度不佳。因此，当不同数据线之间的阻值差异太大时，亦即数据线DL[1]～DL[1026]之间的延迟时间差异太大时，往往造成画面显示质量不佳。
技术实现要素：
本发明提供一种驱动集成电路及其扇出补偿方法，以补偿因为数据线的阻值差异所造成的延迟时间差异。
本发明的实施例提供一种驱动集成电路，用以驱动显示面板。所述驱动集成电路包括多个驱动通道电路、多个输出缓冲电路以及一个补偿控制电路。这些输出缓冲电路的输入端以一对一方式耦接至这些驱动通道电路的输出端。这些输出缓冲电路的输出端经配置以一对一方式耦接至显示面板的多个数据线。补偿控制电路耦接至这些输出缓冲电路，以调整这些输出缓冲电路的这些输出端的转换率以补偿该显示面板的这些数据线之间的延迟时间差异。
本发明的实施例提供一种驱动集成电路，用以驱动显示面板。所述驱动集成电路包括多个驱动通道电路、多个输出缓冲电路、一个分压电路以及多个偏压电路。这些输出缓冲电路的输入端以一对一方式耦接至这些驱动通道电路的输出端。这些输出缓冲电路的输出端经配置以一对一方式耦接至显示面板的多个数据线。这些输出缓冲电路的每一个具有一个偏压端。分压电路包括多个耦接元件。每个耦接元件分别耦接在多个分压节点中的两个分压节点之间。这些分压节点分别被耦接到输出缓冲电路的这些偏压端。这些偏压电路包括用于偏置这些分压节点中的第一分压节点以具有第一偏压电压的第一偏压电路，以及用于偏置这些分压节点中的末分压节点以具有第二偏压电压的第二偏压电路。
本发明的实施例提供一种驱动集成电路的扇出补偿方法。驱动集成电路用以驱动显示面板。驱动集成电路包括多个驱动通道电路、多个输出缓冲电路以及一个补偿控制电路。这些输出缓冲电路的输入端以一对一方式耦接至这些驱动通道电路的输出端。这些输出缓冲电路的输出端经配置以一对一方式耦接至显示面板的多个数据线。所述扇出补偿方法包括：由补偿控制电路调整这些输出缓冲电路的这些输出端的转换率，以补偿显示面板的这些数据线之间的延迟时间差异。
基于上述，在本发明一些实施例中，所述驱动集成电路及其扇出补偿方法使用了补偿控制电路。补偿控制电路可以调整这些输出缓冲电路的输出端的转换率，以补偿因为显示面板的这些数据线之间的阻值差异所造成的延迟时间差异。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1绘示了显示面板的布局示意图。
图2是依照一实施例所绘示的一种驱动集成电路的电路方块(circuit block)示意图。
图3是依照本发明的一实施例所绘示的一种驱动集成电路的电路方块示意图。
图4是依照本发明的一实施例说明图3所示补偿控制电路的电路方块示意图。
图5是依照本发明的一实施例说明一种驱动集成电路的扇出补偿方法的流程示意图。
图6是依照本发明的另一实施例说明图3所示补偿控制电路的电路方块示意图。
图7是依照本发明的又一实施例说明图3所示补偿控制电路的电路方块示意图。
图8是依照本发明的再一实施例说明图3所示补偿控制电路的电路方块示意图。
图9是依照本发明的更一实施例说明图3所示补偿控制电路的电路方块示意图。
图10是依照本发明的一实施例说明图9所示电路的信号时序示意图。
图11是依照本发明的另一实施例说明图3所示补偿控制电路的电路方块示意图。
图12A至图12I是依照本发明的不同实施例说明图3所示多个输出缓冲电路的转换率的曲线示意图。
【符号说明】
110：驱动集成电路
120：显示面板
121：显示区域
200：驱动集成电路
210[1]、210[n]：驱动通道电路
220、220[1]、220[n]：补偿控制电路
221：第一偏压电路
222：分压电路
223：第二偏压电路
224：第三偏压电路
225：缓冲器
226：充电源电路
227：控制电路
227_1：模拟数字转换器
227_2：控制器
228[1]、228[2]、228[n]：可变电容
230[1]、230[2]、230[3]、230[4]、230[n-2]、230[n-1]、230[n]：输出缓冲电路
300：驱动集成电路
DL[1]、DL[n-1]、DL[n]、DL[n+1]、DL[1026]：数据线
Dr：检测结果
GND：接地电压
I1：第一电流源
I2：第二电流源
Isense：电流源
Pini：初始化期间
Pno：正常操作期间
power：系统电源
R[1]、R[2]、R[3]、R[n-2]、R[n-1]：电阻
RSTB：系统重置信号
S510～S530：步骤
Sc[1]：设定值
SW1：重置开关
SW2：充电开关
SW3：检测开关
SW4：开关
T1：重置期间
T2：充电期间
T3：检测期间
VB[1]、VB[2]、VB[3]、VB[4]、VB[n-2]、VB[n-1]、VB[n]：偏压电压
Vo：电压
具体实施方式
在本申请说明书全文(包括权利要求书)中所使用的“耦接(或连接)”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。
在一些实施例中，通过调整用于驱动不同数据线或数据通道的通道运算放大器(OP)或输出缓冲电路的转换率，OP或输出缓冲电路可以趋向于以一致的速度对面板进行放电/充电。换句话说，通过控制输出缓冲电路的转换率，由不同的扇出电阻值引起的差异可以被补偿。在一些实施例中，通过利用电阻器分压器，不同的偏压电压可以被产生，这允许实现不同的转换率值，并因此补偿由不同的扇出电阻值引起的差异。
图2是依照一实施例所绘示的一种驱动集成电路200的电路方块(circuit block)示意图。驱动集成电路200用以驱动显示面板120的多条数据线，例如图2所示数据线DL[1]～DL[n]。驱动集成电路200包括多个驱动通道电路、多个输出缓冲电路以及多个补偿控制电路。举例来说，驱动集成电路200包括n个驱动通道电路210[1]～210[n]、n个补偿控制电路220[1]～220[n]以及n个输出缓冲电路230[1]～230[n]，其中整数n可以依照设计需求来决定。依照设计需求，输出缓冲电路230[1]～230[n]的每一个可以包含运算放大器(operational amplifier，OP)。输出缓冲电路230[1]～230[n]的输入端可以以一对一方式耦接至驱动通道电路210[1]～210[n]的输出端。输出缓冲电路230[1]～230[n]的输出端可以经由焊垫耦接至显示面板120的数据线DL[1]～DL[n]。在正常操作期间，驱动通道电路210[1]～210[n]可以经由输出缓冲电路230[1]～230[n]输出对应的像素电压，以驱动数据线DL[1]～DL[n]及像素单元电路(未绘示)。驱动通道电路210[1]～210[n]内部各自包含各种元件，例如包含锁存器(latch)、数字模拟转换器(digital-to-analog converter，DAC)等。
补偿控制电路220[1]～220[n]可以控制输出缓冲电路230[1]～230[n]的转换率(slew rate)，藉此补偿扇出(fan-out)电阻造成的差异(亦即数据线DL[1]～DL[n]之间的电阻值差异)，让输出缓冲电路230[1]～230[n]对显示面板120的充放电速度趋于一致。换句话说，扇出电阻值大(延迟时间大)的数据线将搭配具有较快转换率的输出缓冲电路，扇出电阻值小(延迟时间小)的数据线将搭配具有较慢转换率的输出缓冲电路。为了实施具有不同输出转换率的多个输出缓冲电路，驱动集成电路200可以配置多组的补偿控制电路。可想而知，因为增加了补偿控制电路220[1]～220[n]，图2所示实施例需要庞大的电路与走线来实现。
一般而言，输出缓冲电路230[1]～230[n]的转换率SR是由差动对的电流(尾电流)ITAIL和密勒(Miller)补偿电容Cc来决定，如公式(1)。因此当需要调整转换率SR时，可选择调整参数ITAIL与参数Cc来达成。若选择调整尾电流ITAIL来达成转换率SR控制，则同一颗驱动集成电路200内需要多组相对应的补偿控制电路来达成(如图2所示)。例如，若同一颗驱动集成电路200需要有20种输出转换率，则驱动集成电路200需要配置20组补偿控制电路。下述实施例将通过改变尾电流ITAIL或密勒补偿电容Cc的方式，来实现多组输出转换率。
图3是依照本发明的一实施例所绘示的一种驱动集成电路300的电路方块示意图。驱动集成电路300用以驱动显示面板120的多条数据线，例如图3所示数据线DL[1]～DL[n]。驱动集成电路300包括多个驱动通道电路、多个输出缓冲电路以及一个补偿控制电路。举例来说，驱动集成电路300包括n个驱动通道电路210[1]～210[n]、一个补偿控制电路220以及n个输出缓冲电路230[1]～230[n]，其中整数n可以依照设计需求来决定。图3所示显示面板120与数据线DL[1]～DL[n]可以参照图1的相关说明，图3所示驱动通道电路210[1]～210[n]与输出缓冲电路230[1]～230[n]可以参照图2的相关说明，故不再赘述。
在图3所示实施例中，补偿控制电路220耦接至输出缓冲电路230[1]～230[n]。补偿控制电路220可以调整输出缓冲电路230[1]～230[n]的输出端的转换率，以使输出缓冲电路230[1]～230[n]的转换率适配于显示面板120的数据线DL[1]～DL[n]的延迟时间。因此，补偿控制电路220可以控制输出缓冲电路230[1]～230[n]的输出端的转换率，来补偿显示面板120的数据线DL[1]～DL[n]之间的延迟时间差异。在一些实施例中，补偿控制电路220可以改变输出缓冲电路230[1]～230[n]的尾电流(tail current)或是输出缓冲电路230[1]～230[n]的密勒电容(Miller capacitance)，以便于调整输出缓冲电路230[1]～230[n]的输出端的转换率。所述尾电流与密勒电容是已知的，故在此不再赘述“改变输出缓冲电路的尾电流或是密勒电容”的实施细节。
图4是依照本发明的一实施例说明图3所示补偿控制电路220的电路方块示意图。在图4所示实施例中，补偿控制电路220包括第一偏压电路221、分压电路222与第二偏压电路223。第一偏压电路221可以提供至少一第一偏压电压(或至少一第一偏压电流)。相似地，第二偏压电路223可以提供至少一第二偏压电压(或至少一第二偏压电流)。分压电路222的第一端耦接至第一偏压电路221以接收第一偏压电压(或第一偏压电流)。分压电路222的第二端耦接至第二偏压电路223以接收该第二偏压电压(或第二偏压电流)。
在图4所示实施例中，这些输出缓冲电路230[1]～230[n]的每一个各自具有一个偏压端。所述偏压端可以是用以控制输出缓冲电路或其中的运算放大器的偏压电流的任何偏压端。例如，所述偏压端可以是运算放大器的电源端。所述偏压端可以是影响输出缓冲电路的转换率的任何端子。分压电路222包括多个耦接元件(较佳但不限于电阻元件)，其中每个耦接元件分别耦接在多个分压节点中的两个分压节点之间。第一偏压电路221与第二偏压电路223经配置来引起电流，从这些分压节点的第一分压节点经过这些耦接元件(例如电阻元件)和其它分压节点流向这些分压节点的末分压节点。因此这些偏压电压可以从第一分压节点经过这些耦接元件(例如电阻元件)和其它分压节点而被分配到末分压节点。这些分压节点分别被耦接到输出缓冲电路230[1]～230[n]的这些偏压端，如图4所示。
在一些实施例中，这些偏压电压VB[1]～VB[n]从第一分压节点到末分压节点被渐增地分布。在另一些实施例中，这些偏压电压VB[1]～VB[n]从第一分压节点到末分压节点被渐减地分布。
图5是依照本发明的一实施例说明一种驱动集成电路的扇出补偿方法的流程示意图。请参照图4与图5。在步骤S510中，第一偏压电路221可以提供第一偏压电压(或至少一第一偏压电流)给分压电路222的第一端。在步骤S520中，第二偏压电路223可以提供至少一第二偏压电压(或至少一第二偏压电流)给分压电路222的第二端。
在步骤S530中，耦接在分压电路222的多个分压节点之间的多个电阻(例如图4所示R[1]、R[2]、R[3]、…、R[n-2]、R[n-1])提供多个分压(例如图4所示VB[1]、VB[2]、VB[3]、VB[4]、…、VB[n-2]、VB[n-1]、VB[n])。这些偏压电压VB[1]～VB[n]分别被提供给输出缓冲电路(例如图4所示230[1]、230[2]、230[3]、230[4]、…、230[n-2]、230[n-1]、230[n])的偏压端，以决定输出缓冲电路230[1]～230[n]的尾电流。因为这些偏压电压VB[1]～VB[n]互不相同，因此输出缓冲电路230[1]～230[n]的尾电流亦不相同，进而使输出缓冲电路230[1]～230[n]的输出端的转换率互不相同。基于第一偏压电路221所输出第一偏压电压(或第一偏压电流)的设定，和/或是基于第二偏压电路223所输出第二偏压电压(或第二偏压电流)的设定，补偿控制电路220可以调整输出缓冲电路230[1]～230[n]的输出端的转换率，以使输出缓冲电路230[1]～230[n]的转换率适配于显示面板120的数据线DL[1]～DL[n]的延迟时间。
图6是依照本发明的另一实施例说明图3所示补偿控制电路220的电路方块示意图。图6所示输出缓冲电路230[1]～230[n]、第一偏压电路221、分压电路222与第二偏压电路223可以参照图4与图5的相关说明来类推，故不再赘述。在图6所示实施例中，补偿控制电路220还包括第三偏压电路224。第三偏压电路224可以产生至少一第三偏压电压(或至少一第三偏压电流)给分压电路222的这些分压节点的一节点。基于第一偏压电路221所输出第一偏压电压(或第一偏压电流)的设定，和/或是基于第二偏压电路223所输出第二偏压电压(或第二偏压电流)的设定，和/或是基于第三偏压电路224所输出第三偏压电压(或第三偏压电流)的设定，补偿控制电路220可以调整输出缓冲电路230[1]～230[n]的输出端的转换率，以使输出缓冲电路230[1]～230[n]的转换率适配于显示面板120的数据线DL[1]～DL[n]的延迟时间。
图7是依照本发明的又一实施例说明图3所示补偿控制电路220的电路方块示意图。图7所示补偿控制电路220、第一偏压电路221与分压电路222可以参照图4、图5和/或图6的相关说明来类推，故不再赘述。在图7所示实施例中，驱动集成电路300的补偿控制电路220还包括缓冲器225。缓冲器225的输入端耦接至第一偏压电路221的输出端，以接收第一偏压电压(或第一偏压电流)。缓冲器225的输出端耦接至分压电路222的第一端。基于缓冲器225，第一偏压电路221的输出电压可以不受到负载(分压电路222)的电流所影响。
图8是依照本发明的再一实施例说明图3所示补偿控制电路220的电路方块示意图。图8所示补偿控制电路220包括偏压电路221、分压电路222、第一电流源I1以及第二电流源I2。偏压电路221可以以产生第一偏压电压(或第一偏压电流)。分压电路222的第一端耦接至偏压电路221，以接收第一偏压电压(或第一偏压电流)。分压电路222的第二端耦接至第一电流源I1的电流输出端与第二电流源I2的电流输入端。分压电路222的多个分压节点提供多个分压分别给输出缓冲电路230[1]～230[n]的偏压端，以决定这些输出缓冲电路230[1]～230[n]的尾电流。图8所示补偿控制电路220、偏压电路221与分压电路222可以参照图4、图5和/或图6的相关说明来类推，故不再赘述。基于偏压电路221所输出偏压电压(或偏压电流)的设定，和/或是基于第一电流源I1所输出电流的设定，和/或是基于第二电流源I2所吸汲电流的设定，补偿控制电路220可以调整输出缓冲电路230[1]～230[n]的输出端的转换率，以使输出缓冲电路230[1]～230[n]的转换率适配于显示面板120的数据线DL[1]～DL[n]的延迟时间。
图9是依照本发明的更一实施例说明图3所示补偿控制电路220的电路方块示意图。图9还绘示了输出缓冲电路230[1]、开关SW4与数据线DL[1]。图9所示数据线DL[1]包含了多个寄生电阻与寄生电容。在图9所示实施例中，补偿控制电路220包括第一偏压电路221、分压电路222、充电源电路226、重置开关SW1与控制电路227。图9所示补偿控制电路220、第一偏压电路221与分压电路222可以参照图4、图5和/或图6的相关说明来类推，故不再赘述。
充电源电路226耦接至输出缓冲电路230[1]～230[n]中的一个对应缓冲电路的输出端。举例来说，充电源电路226耦接至输出缓冲电路230[1](对应缓冲电路)的输出端。重置开关SW1的第一端耦接至输出缓冲电路230[1](对应缓冲电路)的输出端。重置开关SW1的第二端耦接至重置电压(例如接地电压GND或是其他固定电压)。控制电路227耦接至所述对应缓冲电路的输出端。在重置期间，重置开关SW1为导通。在充电期间，充电源电路226对连接至对应缓冲电路的数据线(例如数据线DL[1])充电。在检测期间，充电源电路226停止对数据线DL[1]充电，以及控制电路227检测数据线DL[1]而获得检测结果。在正常操作期间，重置开关SW1为截止。依据检测结果，控制电路227在正常操作期间控制第一偏压电路221与第二偏压电路223二者或其中一者，以调整偏压电压(或偏压电流)。在图9所示实施例中，控制电路227依据检测结果控制第一偏压电路221，以调整第一偏压电压(或第一偏压电流)。在正常操作期间，充电源电路226与控制电路227不影响数据线DL[1]。
在图9所示实施例中，充电源电路226包括电流源Isense以及充电开关SW2。充电开关SW2的第一端耦接至电流源Isense的电流输出端。充电开关SW2的第二端耦接至对应缓冲电路(例如输出缓冲电路230[1])的输出端。在充电期间，充电开关SW2为导通。在正常操作期间，充电开关SW2为截止。
在图9所示实施例中，控制电路227包括检测开关SW3、模拟数字转换器227_1以及控制器227_2。检测开关SW3的第一端耦接至对应缓冲电路(例如输出缓冲电路230[1])的输出端。在检测期间，检测开关SW3为导通(turnon)。在正常操作期间，检测开关SW3为截止(turn off)。模拟数字转换器227_1的输入端耦接至检测开关SW3的第二端。控制器227_2的输入端耦接至模拟数字转换器227_1的输出端，以接收检测结果Dr。控制器227_2将检测结果Dr转换为设定值Sc[1]，以及控制器227_2输出所述设定值Sc[1]给第一偏压电路221与第二偏压电路223二者或其中一者，以调整第一偏压电压(或第一偏压电流)与该第二偏压电压(或第二偏压电流)二者或其中一者。在图9所示实施例中，控制器227_2输出所述设定值Sc[1]给第一偏压电路221，以调整第一偏压电压(或第一偏压电流)。
图10是依照本发明的一实施例说明图9所示电路的信号时序示意图。图10所示横轴表示时间，纵轴表示电压。在系统电源(图10所示power)上电后，驱动集成电路200(或300)进入初始化期间Pini。系统重置信号RSTB可以定义初始化期间Pini。当系统重置信号RSTB为低电位时，驱动集成电路200(或300)进入初始化期间Pini。当系统重置信号RSTB为高电位时，驱动集成电路200(或300)结束初始化期间Pini并进入正常操作期间Pno。
重置开关SW1、充电开关SW2、检测开关SW3与开关SW4受控于控制器227_2。于重置期间T1，重置开关SW1为导通(turn on)，以及充电开关SW2、检测开关SW3与开关SW4为截止(turn off)。数据线DL[1]的电压在重置时间T1被下拉至重置电压(例如接地电压GND)。
在充电期间T2，充电开关SW2为导通，而重置开关SW1、检测开关SW3与开关SW4为截止。输出缓冲电路230[1]的输出端在充电时间T2被充电，使得输出缓冲电路230[1]的输出端的电压Vo被拉升。电压的拉升速度被数据线DL[1]的阻抗所影响，其中数据线DL[1]的阻抗相依于数据线DL[1]的长度。在检测期间T3，检测开关SW3为导通，而重置开关SW1、充电开关SW2与开关SW4为截止。模拟数字转换器227_1将输出缓冲电路230[1]的输出端的电压值转换为数字的检测结果Dr，并将检测结果Dr输出给控制器227_2。因此，控制器227_2可以在检测期间T3检测输出缓冲电路230[1]的输出端的电压Vo，进而获知数据线DL[1]的阻抗。
在检测期间T3，控制器227_2可以获知数据线DL[1]的阻抗信息(检测结果Dr)。控制器227_2可以将数据线DL[1]的阻抗信息(检测结果Dr)转换为设定值Sc[1]，以及控制器227_2输出所述设定值Sc[1]给第一偏压电路221。在检测时间T3结束后，重置开关SW1、充电开关SW2与检测开关SW3为截止，因此补偿控制电路220[1](或220)不会影响驱动通道电路210[1]与数据线DL[1]的操作。在初始化期间Pini结束后，驱动集成电路200或300进入正常操作期间Pno。在正常操作期间Pno，重置开关SW1、充电开关SW2与检测开关SW3为截止，而开关SW4为导通。控制器227_2可以藉由设定值Sc[1]去控制/调整第一偏压电路221所输出的第一偏压电压(或第一偏压电流)。以此类推，在相同或其他实施例中，控制器227_2可以藉由设定值去控制/调整第二偏压电路223所输出的第二偏压电压(或第二偏压电流)。
值得注意的是，在不同的应用情境中，所述控制器227_2的相关功能可以利用一般的编程语言(programming languages，例如C或C++)、硬件描述语言(hardware description languages，例如Verilog HDL或VHDL)或其他合适的编程语言来实现为软件、固件或硬件。可执行所述相关功能的编程语言可以被布置为任何已知的计算机可存取介质(computer-accessible medias)，例如磁带(magnetic tapes)、半导体(semiconductors)存储器、磁盘(magnetic disks)或光盘(compact disks，例如CD-ROM或DVD-ROM)，或者可通过互联网(Internet)、有线通信(wired communication)、无线通信(wireless communication)或其它通信介质传送所述编程语言。所述编程语言可以被存放在计算机的可存取介质中，以便于由计算机的处理器来存取/执行所述软件(或固件)的编程码(programming codes)。
对于硬件实现，结合本文实施例所揭示的态样，一或多个控制器、微控制器、微处理器、特殊应用集成电路(Application-specific integrated circuit，ASIC)、数字信号处理器(digital signal processor，DSP)、现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)和/或其他处理单元中的各种示例性的逻辑、逻辑区块、模块和电路可以被用于实现或执行本文所述功能。另外，本发明的装置和方法可以通过硬件和软件的组合来实现。
图11是依照本发明的另一实施例说明图3所示补偿控制电路220的电路方块示意图。在图11所示实施例中，补偿控制电路220包括可变电容228[1]、可变电容228[2]、…、可变电容228[n]。可变电容228[1]的第一端耦接至输出缓冲电路230[1](对应缓冲电路)的输出端。可变电容228[1]的第二端耦接至输出缓冲电路230[1](对应缓冲电路)内的增益级(未绘示)。因此，输出缓冲电路230[1](对应缓冲电路)的密勒电容可以依照可变电容228[1]的电容值而改变。所述增益级与所述密勒电容可以是已知的电路，故不再赘述。可变电容228[2]～可变电容228[n]可以以参照可变电容228[1]的相关说明来类推，故不再赘述。
图12A至图12I是依照本发明的不同实施例说明图3所示多个输出缓冲电路230[1]～230[n]的转换率SR的曲线示意图。在图12A至图12I的任一个中，横轴表示输出缓冲电路230[1]～230[n]的位置，纵轴表示转换率SR。需注意的是，所有实施例中的转换率都表现出单调分布(monotonic distributions)。然而，在其他实施例中，所述转换率可以是非单调分布(non-monotonically distributed)或依设计所需的任何分布。补偿控制电路220可以调整输出缓冲电路230[1]～230[n]的转换率SR，使得输出缓冲电路230[1]～230[n]的转换率适应于显示面板120的数据线DL[1]～DL[n]的延迟时间。
综上所述，本发明诸实施例所述驱动集成电路300及其扇出补偿方法使用了补偿控制电路220。依照设计需求，补偿控制电路220可以调整输出缓冲电路230[1]～230[n]的尾电流和/或密勒电容，以便调整输出缓冲电路230[1]～230[n]的输出端的转换率。转换率的调整可以补偿因为显示面板120的这些数据线DL[1]～DL[n]之间的阻值差异所造成的延迟时间差异。基于尾电流和/或密勒电容的设定，补偿控制电路220可以调整输出缓冲电路230[1]～230[n]的输出端的转换率，以使输出缓冲电路230[1]～230[n]的转换率适配于显示面板120的数据线DL[1]～DL[n]的延迟时间。
此外，在一些实施例中可以设置分压电路，包括多个耦合元件，每个耦合元件耦合在多个分压节点中的两个分压节点之间。这些分压节点可以分别耦合到多个输出缓冲电路的偏压端。可以设置多个偏压电路，例如用于偏置这些分压节点的第一分压节点以具有第一偏压电压的第一偏压电路，以及用于偏置这些分压节点的最后分压节点的第二偏压电路以具有第二偏压电压。
此外，在这些实施例中，通过调整通道OP或输出缓冲电路的转换率，这些OP或输出缓冲电路可以趋向于以一致的速度对面板进行放电/充电。优选地，扇出电阻器的较大电阻值可以伴随更快的转换率，相反地，扇出电阻器的较小电阻值可以伴随较慢的转换率。在一些实施例中，通过引入流过输出缓冲电路的偏压端的电流，这些输出缓冲电路的偏压端的电压电平可以具有单调或非单调分布。这使得输出缓冲电路的输出具有不同的转换率，从而实现由扇出电阻引起的差异的补偿。
本文引用的所有参考文献，包括出版物，专利申请和专利在此通过引用并入本文，其程度如同每个参考文献被单独地和具体地指示通过引用并入并在本文中全部阐述的相同程度。
在描述本申请的上下文中(特别是在所附权利要求书的上下文中)使用术语“一”和“一个”和“该”和“至少一个”以及类似的指示物应被解释为覆盖单数和复数，除非本文另有说明或与上下文明显矛盾。使用术语“至少一个”后跟一个或多个项目(例如“A和B中的至少一个”)的列表应被解释为表示从列出的项目(A或B)中选择的一个项目或两个或多个列出的项目(A和B的任何组合)，除非本文另有说明或明确地与上下文相矛盾。术语“包含”、“具有”、“包含”和“包含”将被解释为开放式术语(即意义“包括但不限于”)，除非另有说明。除非本文另有说明，本文中值的范围的描述仅旨在用作单独提及落在该范围内的每个单独值的速记方法，并且将每个单独的值并入本说明书中，如同在本文中单独列举一样。
本文所述的所有方法可以以任何合适的顺序进行，除非本文另有说明或以其他方式明确地与上下文相矛盾。本文提供的任何和所有示例或示例性语言(例如“例如”)的使用仅旨在更好地说明本公开内容，并且不对本公开的范围构成限制，除非另有说明。说明书中的任何语言不应被解释为表示任何未声明的元素对于本公开的实践是必需的。