本发明涉及电子电路及半导体技术领域，具体而言，涉及一种驱动电路。
背景技术：
一般液晶显示器(Liquid Crystal Display，LCD)的源极驱动电压是由驱动电路中的运算放大器提供的，运算放大器因制造工艺等原因，不可避免的存在偏移电压(offset voltage)，从而影响液晶显示器的源极驱动电压，使人眼感觉出的屏幕存在闪烁等问题。因此，在液晶显示器的驱动电路中，消除运算放大器的偏移电压十分必要。
在现有的LCD驱动电路中，通过一个时序控制电路产生的时钟信号CLK来控制chopper模块实现输出缓冲器(Buffer)的同相输入端与反相输入端的互换，使得缓冲器在时钟信号CLK的一个时钟周期内的输出电压的平均值为Vdata。例如，图1为时钟信号CLK为正信号时驱动电路的结构示意图，此时驱动电路的输出电压Vout＝Vdata+Vos(偏移电压)；图2为时钟信号CLK为负信号时驱动电路的结构示意图，此时驱动电路的输出电压Vout＝Vdata-Vos(偏移电压)；这样，在时钟信号CLK的一个周期内，实现了偏移电压Vos的抵消，使得输出电压的平均值为Vdata。
在实际应用中，LCD由于其液晶分子特性，不能够一直固定在某一个电压不变，必须不断的进行极性切换，否则液晶分子将遭到破坏，不能形成不同的灰阶，而且LCD对应的源极驱动电路的输出通道数目比较多，为了尽可能减小芯片面积，同时在极性切换时实现偏移电压Vos的抵消，往往需要增加额外的时钟或者复杂的时序电路来对与抵消偏移电压有关的时钟信号CLK进行控制，从而使控制过程变得复杂。
技术实现要素：
本发明的目的在于提供一种驱动电路，该驱动电路由数字逻辑控制电路提供与极性翻转信号关联的时钟控制信号，不需要引入额外的时钟控制电路，结构简单，芯片面积小，降低了成本。
为了实现上述目的，本发明实施例采用的技术方案如下：
本发明实施例提出一种驱动电路，应用于液晶显示器，所述驱动电路包括数字逻辑控制电路、第一数据通道及第二数据通道，所述数字逻辑控制电路与所述第一数据通道及所述第二数据通道均电连接；
所述数字逻辑控制电路用于向所述第一数据通道及所述第二数据通道输出时钟控制信号，其中，所述时钟控制信号与用于对液晶显示器进行极性切换的极性翻转信号关联，以使所述第一数据通道输出的电压以及所述第二数据通道输出的电压在所述液晶显示器的极性切换过程中不发生偏移。
相对现有技术，本发明实施例具有以下有益效果：
本发明实施例提供的驱动电路，所述驱动电路包括数字逻辑控制电路、第一数据通道及第二数据通道，所述数字逻辑控制电路与所述第一数据通道及所述第二数据通道均电连接；所述数字逻辑控制电路用于向所述第一数据通道及所述第二数据通道输出时钟控制信号，其中，所述时钟控制信号与用于对液晶显示器进行极性切换的极性翻转信号关联，以使所述第一数据通道输出的电压以及所述第二数据通道输出的电压在所述液晶显示器的极性切换过程中不发生偏移。在本申请中，由于数字逻辑控制电路是公共部分，多个数据通道使用同一个时钟控制信号实现第一数据通道输出的电压以及第二数据通道输出的电压不发生偏移，并且该时钟控制信号是与极性翻转信号关联的信号，因此，该驱动电路不需要额外的与极性翻转信号有关的时序控制电路来保证极性切换过程中第一数据通道和第二数据通道输出的电压不发生偏移，实现过程简单，且由于抵消偏移电压的时钟控制信号是由数字逻辑控制电路产生，不是在数据通道内，故节省了芯片面积，成本低。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1示出了现有技术中时钟信号为正信号时驱动电路的结构示意图。
图2示出了现有技术中时钟信号为负信号时驱动电路的结构示意图。
图3示出了本发明实施例所提供的驱动电路的结构框图。
图4示出了时钟控制信号是极性翻转信号的倍频时第一数据通道与第二数据通道输出的电压示意图。
图5示出了时钟控制信号是极性翻转信号的二分频时第一数据通道与第二数据通道输出的电压示意图。
图标：100-驱动电路；110-数字逻辑控制电路；120-第一数据通道；130-第二数据通道；122-第一灰阶电压获取模块；124-第一输入端切换模块；126-第一运算放大器；128-第一输出选择开关；132-第二灰阶电压获取模块；134-第二输入端切换模块；136-第二运算放大器；138-第二输出选择开关；1221-第一电平转换电路；1222-第一数字模拟转换电路；1321-第二电平转换电路；1322-第二数字模拟转换电路；1281-第一端；1282-第二端；1283-第三端；1381-第四端；1382-第五端；1383-第六端。
具体实施方式
下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本发明的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
请参照图3，为本发明实施例所提供的驱动电路100的结构框图。该驱动电路100可应用在液晶显示器，用于给液晶显示器提供灰阶电压。所述驱动电路100包括数字逻辑控制电路110、第一数据通道120及第二数据通道130，所述数字逻辑控制电路110与所述第一数据通道120及所述第二数据通道130均电连接。
所述数字逻辑控制电路110用于向所述第一数据通道120及所述第二数据通道130输出时钟控制信号CK，其中，所述时钟控制信号CK与用于对液晶显示器进行极性切换的极性翻转信号POL关联，以使所述第一数据通道120输出的电压OUT1以及所述第二数据通道130输出的电压OUT2在所述液晶显示器的极性切换过程中不发生偏移。
在本实施例中，该第一数据通道120和第二数据通道130为驱动电路100中相邻的两个数据通道。应理解，在实际应用中，该驱动电路100中还可以具有更多的数据通道，并不限定于只有两个。
在本实施例中，所述时钟控制信号CK可以由所述极性翻转信号POL进行分频或者倍频得到。
在实际应用中，由于电路的不完全匹配、制造工艺存在偏差等原因，使得第一数据通道120内存在第一偏移电压Vos1，第二数据通道130内存在第二偏移电压Vos2，而本申请中的时钟控制信号CK与极性翻转信号POL均由驱动电路100中的数字逻辑控制电路110提供，并且时钟控制信号CK与极性翻转信号POL之间存在时序关联关系，故在液晶显示器的极性切换过程中能够有效地实现第一偏移电压Vos1以及第二偏移电压Vos2的抵消，使得第一数据通道120输出的电压OUT1和第二数据通道130输出的电压OUT2不发生偏移，进而稳定了液晶显示器的显示效果；该驱动电路100结构简单，不需要增加额外复杂的时序控制电路为各个数据通道提供时钟控制信号，用于抵消偏移的时钟控制信号直接由极性翻转信号POL分频或倍频得到，从而节约了芯片的面积，有效降低成本。
在本实施例中，所述第一数据通道120包括第一灰阶电压获取模块122、第一输入端切换模块124及第一运算放大器126，所述数字逻辑控制电路110与所述第一灰阶电压获取模块122电连接，所述第一灰阶电压获取模块122、第一输入端切换模块124及所述第一运算放大器126依次电连接，所述第一运算放大器126具有第一偏移电压Vos1。在本实施例中，第一数据通道120内存在的第一偏移电压Vos1即是第一运算放大器126的第一偏移电压Vos1，第一运算放大器126的第一偏移电压Vos1一般在第一运算放大器126的输入端产生。
所述数字逻辑控制电路110还用于向所述第一灰阶电压获取模块122输出第一逻辑信号。
例如，所述数字逻辑控制电路110向第一灰阶电压获取模块122输出第一逻辑信号“0001”，该第一逻辑信号为低电平信号(例如，3.3v)。
所述第一灰阶电压获取模块122用于依据所述第一逻辑信号获取对应的第一灰阶电压Vdata1。
具体地，所述第一灰阶电压获取模块122包括第一电平转换电路1221及第一数字模拟转换电路1222，所述第一电平转换电路1221与所述第一数字模拟转换电路1222及所述数字逻辑控制电路110均电连接，所述第一数字模拟转换电路1222与所述第一输入端切换模块124电连接。
所述第一电平转换电路1221用于将所述第一逻辑信号进行电平转换后，输出至所述第一数字模拟转换电路1222。
在本实施例中，由于数字逻辑控制电路110输出的第一逻辑信号为低电平信号，第一电平转换电路1221在将该第一逻辑信号进行电平转换后，该第一逻辑信号变为高电平信号(例如，18v)。
所述第一数字模拟转换电路1222用于依据所述第一逻辑信号向所述第一输入端切换模块124输出所述第一灰阶电压Vdata1。
在本实施例中，该第一数字模拟转换电路1222可以采用PDAC(正DAC)，故第一运算放大器126的输出端电压为正灰阶电压。假设在该液晶电视屏中，0v～9v定义为负灰阶电压，9v～18v定义为正灰阶电压，则该PDAC根据接收的第一逻辑信号可以输出电压范围为9v～18v中的任意值。例如，该PDAC在接收到第一逻辑信号“0001”时，通过选码得到该第一逻辑信号“0001”对应的正灰阶电压(即上述的第一灰阶电压Vdata1)为9.2v，然后将9.2v的第一灰阶电压Vdata1输出至所述第一输入端切换模块124。
所述第一输入端切换模块124用于依据所述时钟控制信号CK对所述第一运算放大器126的同相输入端与反相输入端进行切换，以使所述第一运算放大器126的输出端电压Vout1(即上述的第一数据通道120的输出端电压)为所述第一灰阶电压Vdata1加上所述第一偏移电压Vos1，或者为所述第一灰阶电压Vdata1减去所述第一偏移电压Vos1。
在本实施例中，该第一输入端切换模块124可以采用chopper电路，假设时钟控制信号CK为高电平时，第一输入端切换模块124控制第一运算放大器126的同相输入端与该第一数字模拟转换电路1222连接，此时第一运算放大器126的输出端电压Vout1＝Vdata1+Vos1；时钟控制信号CK为低电平时，第一输入端切换模块124控制第一运算放大器126的反相输入端与第一数字模拟转换电路1222连接，此时第一运算放大器126的输出端电压Vout1＝Vdata1-Vos1。
在本实施例中，所述第二数据通道130包括第二灰阶电压获取模块132、第二输入端切换模块134及第二运算放大器136，所述数字逻辑控制电路110与所述第二灰阶电压获取模块132电连接，所述第二灰阶电压获取模块132、第二输入端切换模块134及所述第二运算放大器136依次电连接，所述第二运算放大器136具有第二偏移电压Vos2。在本实施例中，第二数据通道130内存在的第二偏移电压Vos2即是第二运算放大器136的第二偏移电压Vos2，第二运算放大器136的第二偏移电压Vos2一般在第二运算放大器136的输入端产生。
所述数字逻辑控制电路110还用于向所述第二灰阶电压获取模块132输出第二逻辑信号。
例如，所述数字逻辑控制电路110向所述第二灰阶电压获取模块132输出第二逻辑信号“0010”，该第一逻辑信号为低电平信号(例如，3.3v)。
所述第二灰阶电压获取模块132用于依据所述第二逻辑信号获取对应的第二灰阶电压Vdata2。
具体地，所述第二灰阶电压获取模块132包括第二电平转换电路1321及第二数字模拟转换电路1322，所述第二电平转换电路1321与所述第二数字模拟转换电路1322及所述数字逻辑控制电路110均电连接，所述第二数字模拟转换电路1322与所述第二输入端切换模块134电连接。
所述第二电平转换电路1321用于将所述第二逻辑信号进行电平转换后，输出至所述第二数字模拟转换电路1322。
在本实施例中，由于数字逻辑控制电路110输出的第二逻辑信号为低电平信号，第二电平转换电路1321在将该第二逻辑信号进行电平转换后，该第二逻辑信号变为高电平信号(例如，18v)。
所述第二数字模拟转换电路1322用于依据所述第二逻辑信号向所述第二输入端切换模块134输出所述第二灰阶电压Vdata2。
在本实施例中，该第二数字模拟转换电路1322可以采用NDAC(负DAC)，故第二运算放大器136的输出端电压为负灰阶电压，该NDAC根据接收的第二逻辑信号可以输出的电压范围为0v～9v中的任意值。例如，在接收到第二逻辑信号“0010”时，通过选码便得到该第一逻辑信号“0010”对应的负灰阶电压(即上述的第二灰阶电压Vdata2)为8.8v，然后将8.8v的第二灰阶电压Vdata2输出至所述第二输入端切换模块134。
所述第二输入端切换模块134用于依据所述时钟控制信号CK对所述第二运算放大器136的同相输入端与反相输入端进行切换，以使所述第二运算放大器136的输出端电压Vout2(即上述的第二数据通道130的输出端电压)为所述第二灰阶电压Vdata2加上所述第二偏移电压Vos2，或者为所述第二灰阶电压Vdata2减去所述第二偏移电压Vos2。
在本实施例中，该第二输入端切换模块134可以采用chopper电路，假设时钟控制信号CK为高电平时，第二输入端切换模块134控制第二运算放大器136的同相输入端与该第二数字模拟转换电路1322连接，此时第二运算放大器136的输出端电压Vout2＝Vdata2+Vos2；时钟控制信号CK为低电平时，第二输入端切换模块134控制第二运算放大器136的反相输入端与第二数字模拟转换电路1322连接，此时第二运算放大器136的输出端电压Vout2＝Vdata2-Vos2。
进一步地，所述第一数据通道120还包括第一输出选择开关128，所述第一输出选择开关128可选择地与所述第一运算放大器126的输出端或所述第二运算放大器136的输出端连通，所述第二数据通道130还包括第二输出选择开关138，所述第二输出选择开关138可选择地与所述第一运算放大器126的输出端或所述第二运算放大器136的输出端连通。
所述数字逻辑控制电路110还用于向所述第一输出选择开关128和所述第二输出选择开关138输出所述极性翻转信号POL。
所述第一输出选择开关128用于依据所述极性翻转信号POL选通所述第一运算放大器126或所述第二运算放大器136，以使所述第一数据通道120输出的电压OUT1为所述第一运算放大器126的输出端电压Vout1或者所述第二运算放大器136的输出端电压Vout2。
所述第二输出选择开关138用于依据所述极性翻转信号POL选通所述第一运算放大器126或所述第二运算放大器136，以使所述第二数据通道130输出的电压OUT1为所述第一运算放大器126的输出端电压Vout1或者所述第二运算放大器136的输出端电压Vout2。
在本实施例中，由于液晶显示器的液晶分子不能够一直固定在某一个电压不变，必须不断地进行极性切换，也即是说，第一输出选择开关128和第二输出选择开关138不能一直选通第一运算放大器126或第二运算放大器136，需要根据极性翻转信号POL进行切换。在本实施例中，所述极性翻转信号POL包括第一电平信号和第二电平信号。其中，该第一电平信号为高电平，第二电平信号为低电平。
所述第一输出选择开关128用于在所述极性翻转信号POL为所述第一电平信号时，选通所述第一运算放大器126，以使所述第一数据通道120输出的电压OUT1为所述第一运算放大器126的输出端电压Vout1；在所述极性翻转信号POL为所述第二电平信号时，选通所述第二运算放大器136，以使所述第一数据通道120输出的电压OUT1为所述第二运算放大器136的输出端电压Vout2。
具体地，所述第一输出选择开关128包括第一端1281、第二端1282及第三端1283，所述第一端1281与所述第一运算放大器126的输出端电连接，所述第二端1282与所述第二运算放大器136的输出端电连接，所述第三端1283用于与液晶显示器的显示面板电连接。所述第一输出选择开关128用于在所述极性翻转信号POL为所述第一电平信号时，控制所述第三端1283与所述第一端1281闭合；在所述极性翻转信号POL为所述第二电平信号时，控制所述第三端1283与所述第二端1282闭合。
所述第二输出选择开关138用于在所述极性翻转信号POL为所述第一电平信号时，选通所述第二运算放大器136，以使所述第二数据通道130输出的电压OUT2为所述第二运算放大器136的输出端电压Vout2；在所述极性翻转信号POL为所述第二电平信号时，选通所述第一运算放大器126，以使所述第二数据通道130输出的电压OUT2为所述第一运算放大器126的输出端电压Vout1。
具体地，所述第二输出选择开关138包括第四端1381、第五端1382及第六端1383，所述第四端1381与所述第二运算放大器136的输出端电连接，所述第五端1382与所述第一运算放大器126电连接，所述第六端1383用于与液晶显示器的显示面板电连接。所述第二输出选择开关138用于在所述极性翻转信号POL为所述第一电平信号时，控制所述第六端1383与所述第四端1381闭合；在所述极性翻转信号POL为所述第二电平信号时，控制所述第六端1383与所述第五端1382闭合。
下面，针对时钟控制信号CK为极性翻转信号POL的倍频和分频，给出两个具体的实例，以对本申请提供的驱动电路100的工作原理进行具体说明。
当时钟控制信号CK由极性翻转信号POL倍频得到时，如图4所示，在极性翻转信号POL的半个时钟周期内，时钟控制信号CK进行了时钟翻转。当极性翻转信号POL为高电平，时钟控制信号CK为低电平时，第一输出选择开关128选通第一运算放大器126，第二输出选择开关138选通第二运算放大器136，第一数据通道120输出的电压OUT1＝Vout1＝Vdata1-Vos1，第二数据通道130输出的电压OUT2＝Vout2＝Vdata2-Vos2；当极性翻转信号POL为高电平，时钟控制信号CK变为高电平时，第一输出选择开关128选通第一运算放大器126，第二输出选择开关138选通第二运算放大器136，第一数据通道120输出的电压OUT1＝Vout1＝Vdata1+Vos1，第二数据通道130输出的电压OUT2＝Vout2＝Vdata2+Vos2；如此，在极性翻转信号POL的半个时钟周期内，第一偏移电压Vos1和第二偏移电压Vos2均被抵消，使得第一数据通道120输出的电压OUT1的平均值为Vdata1，第二数据通道130输出的电压OUT2的平均值为Vdata2。当极性翻转信号POL变为低电平，时钟控制信号CK变为低电平时，第一输出选择开关128选通第二运算放大器136，第二输出选择开关138选通第一运算放大器126，第一数据通道120输出的电压OUT1＝Vout2＝Vdata2-Vos2，第二数据通道130输出的电压OUT2＝Vout1＝Vdata1-Vos1；当极性翻转信号POL为低电平，时钟控制信号CK变为高电平时，第一输出选择开关128选通第二运算放大器136，第二输出选择开关138选通第一运算放大器126，第一数据通道120输出的电压OUT1＝Vout2＝Vdata2+Vos2，第二数据通道130输出的电压OUT2＝Vout1＝Vdata1+Vos1，同理，在极性翻转信号POL的半个时钟周期内，第一偏移电压Vos1和第二偏移电压Vos2均被抵消，使得第一数据通道120输出的电压OUT1的平均值为Vdata2，第二数据通道130输出的电压OUT2的平均值为Vdata1。因此，本申请提供的驱动电路100能在极性翻转信号POL进行极性切换过程中有效的实现第一偏移电压Vos1和第二偏移电压Vos2的抵消，使得第一数据通道120和第二数据通道130输出的电压不发生偏移，稳定了液晶显示器的显示效果。
当时钟控制信号CK由极性翻转信号POL分频得到时，如图5所示，时钟控制信号CK为极性翻转信号POL的二分频，在极性翻转信号POL的两个时钟周期内，可以实现第一偏移电压Vos1和第二偏移电压Vos2的抵消。具体地，当极性翻转信号POL第一次为高电平时，时钟控制信号CK始终为低电平，此时第一数据通道120输出的电压OUT1＝Vout1＝Vdata1-Vos1，第二数据通道130输出的电压OUT2＝Vout2＝Vdata2-Vos2；当极性翻转信号POL第一次变为低电平时，时钟控制信号CK仍为低电平，此时第一数据通道120输出的电压OUT1＝Vout2＝Vdata2-Vos2，第二数据通道130输出的电压OUT2＝Vout1＝Vdata1-Vos1；当极性翻转信号POL第二次为高电平时，时钟控制信号CK变为高电平，此时第一数据通道120输出的电压OUT1＝Vout1＝Vdata1+Vos1，第二数据通道130输出的电压OUT2＝Vout2＝Vdata2+Vos2；当极性翻转信号POL第二次变为低电平时，时钟控制信号CK仍为高电平，此时第一数据通道120输出的电压OUT1＝Vout2＝Vdata2+Vos2，第二数据通道130输出的电压OUT2＝Vout1＝Vdata1+Vos1。可见，在极性翻转信号POL的两个时钟周期内，在极性翻转信号POL为高电平时，第一数据通道120输出的电压OUT1的平均值为Vdata1，第二数据通道130输出的电压OUT2的平均值为Vdata2，在极性翻转信号POL为低电平时，第一数据通道120输出的电压OUT1的平均值为Vdata2，第二数据通道130输出的电压OUT2的平均值为Vdata1，由于液晶显示器的极性切换一直存在，本申请提供的驱动电路100能在极性翻转信号POL进行极性切换过程中有效的实现第一偏移电压Vos1和第二偏移电压Vos2的抵消，使得第一数据通道120输出的电压OUT1和第二数据通道130输出的电压OUT2不发生偏移，稳定了液晶显示器的显示效果。
需要说明的是，在本实施例中，时钟控制信号CK与极性翻转信号POL是不能同频的，因为在同频的情况下，若极性翻转信号POL为高电平，第一数据通道120输出的电压OUT1始终为Vdata1-Vos1或Vdata1+Vos1，第二数据通道130输出的电压OUT2始终为Vdata2-Vos2或Vdata2+Vos2；若极性翻转信号POL为低电平，第一数据通道120输出的电压OUT1始终为Vdata2-Vos2或Vdata2+Vos2，第二数据通道130输出的电压OUT2始终为Vdata1-Vos1或Vdata1+Vos1，这样在极性翻转信号POL进行极性切换过程中，第一偏移电压Vos1和第二偏移电压Vos2一直存在，不能被抵消，故不能在时钟控制信号CK与极性翻转信号POL同频时实现第一偏移电压Vos1和第二偏移电压Vos2的抵消。
综上所述，本发明实施例提供的所述驱动电路包括数字逻辑控制电路、第一数据通道及第二数据通道，所述数字逻辑控制电路与所述第一数据通道及所述第二数据通道均电连接；所述数字逻辑控制电路用于向所述第一数据通道及所述第二数据通道输出时钟控制信号，其中，所述时钟控制信号与用于对液晶显示器进行极性切换的极性翻转信号关联，以使所述第一数据通道输出的电压以及所述第二数据通道输出的电压在所述液晶显示器的极性切换过程中不发生偏移。由于数字逻辑控制电路是公共部分，多个数据通道使用同一个时钟控制信号实现第一偏移电压和第二偏移电压的抵消，使得第一数据通道输出的电压以及第二数据通道输出的电压不发生偏移，并且该时钟控制信号是与极性翻转信号关联的信号，因此，该驱动电路不需要额外的与极性翻转信号有关的时序控制电路来保证极性切换过程中进行偏移电压抵消的有效性，实现过程简单，而且用于抵消偏移的时钟控制信号是由数字逻辑控制电路产生，不是在数据通道内，故节省了芯片面积，成本低。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。