像素电路及驱动方法、显示面板及驱动方法、显示装置与流程

本公开的实施例涉及一种像素电路的驱动方法、显示面板的驱动方法、像素电路、显示面板和显示装置。

背景技术：

微发光二极管显示面板为采用了微发光二极管(微led，mled或μled)的显示面板。微led是一种自发光器件。由于微发光二极管相比于普通的二极管具有更小的尺寸(例如，小于100微米；例如，10微米～20微米)、更高的发光效率以及更大的发光亮度，因此，微发光二极管显示面板相比于发光二极管显示面板(例如，有机发光二极管显示面板)具有更高的亮度、发光效率以及更低的运行功耗，由于上述特点，微led显示面板可以适用于手机、显示器、笔记本电脑、数码相机、仪器仪表等具有显示功能的装置。

微led技术利用了led微缩化和矩阵化技术，可以将微米量级的红、绿、蓝微led制作到阵列基板上。例如，阵列基板上的每个微led可以作为一个单独的像素单元(即，能够被单独地驱动发光)，从而使得提升包括该阵列基板的显示面板的分辨率。

技术实现要素：

本公开的至少一个实施例提供了一种像素电路的驱动方法，所述像素电路包括电流控制电路和时间控制电路。所述电流控制电路配置为接收显示数据信号和发光控制信号，根据所述发光控制信号控制是否产生所述驱动电流，以及根据所述显示数据信号控制流过所述电流控制电路的驱动电流的电流强度；所述时间控制电路配置为接收所述驱动电流，以及接收时间数据信号并根据所述时间数据信号控制所述驱动电流的通过时间；所述像素电路的显示周期包括多个连续的发光阶段和时间控制关闭阶段。在所述显示周期中，所述驱动方法包括：在所述多个连续的发光阶段，所述电流控制电路根据所接收的所述显示数据信号和所述发光控制信号，以及所述时间控制电路根据所接收的所述时间数据信号，共同驱动发光元件发光；在所述时间控制关闭阶段，所述时间控制电路根据接收的时间控制关闭数据信号，使得所述时间控制电路关闭。

本公开的至少一个实施例还提供了一种显示面板的驱动方法，所述显示面板包括多个像素电路，所述多个像素电路排布为多行和多列。所述显示面板的驱动方法包括：对所述多个像素电路的每个执行本公开的施例提供的任一像素电路的驱动方法。

本公开的至少一个实施例又提供了一种像素电路，该像素电路包括电流控制电路和时间控制电路。所述电流控制电路配置为接收显示数据信号、发光控制信号，从第一电压端接收驱动电源电压，根据所述发光控制信号控制是否产生所述驱动电流，以及根据所述显示数据信号控制流过所述电流控制电路的驱动电流的电流强度；所述时间控制电路配置为接收所述驱动电流，以及接收时间数据信号并根据所述时间数据信号控制所述驱动电流的通过时间；所述电流控制电路包括第一驱动晶体管和发光控制晶体管；所述时间控制电路包括第二驱动晶体管；源自所述第一电压端且用于发光元件的驱动电流仅通过所述第一驱动晶体管、所述第二驱动晶体管和所述发光控制晶体管。

本公开的至少一个实施例又再提供了一种显示面板，其包括本公开的施例提供的任一像素电路。

本公开的至少一个实施例又再提供了一种显示装置，其包括本公开的施例提供的任一像素电路或包括本公开的施例提供的任一显示面板。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些示例，而非对本公开的限制。

图1是一种微led基板的示意图；

图2a是一种微led显示面板的像素电路的示意图；

图2b是图2a所示的像素电路的驱动时序图；

图2c是图2a所示的像素电路在复位阶段的示意图；

图2d是图2a所示的像素电路在补偿阶段的示意图；

图2e是图2a所示的像素电路在时间数据写入阶段的示意图；

图2f是图2a所示的像素电路在有效发光子阶段的示意图；

图3是本公开的至少一个实施例提供的像素电路的一种示例性框图；

图4是本公开的至少一个实施例提供的像素电路的另一种示例性框图；

图5是图4所示的像素电路的一种示例性电路图；

图6a是图5所示的像素电路的一种驱动时序图；

图6b是图5所示的像素电路的另一种驱动时序图；

图7a是图5所示的像素电路在复位阶段的示意图；

图7b是图5所示的像素电路在显示数据写入及补偿阶段的示意图；

图7c是图5所示的像素电路在时间数据写入阶段的示意图；

图7d是图5所示的像素电路在有效发光子阶段的示意图；

图7e是图5所示的像素电路在时间控制关闭阶段的示意图；

图8是本公开的至少一个实施例提供的像素电路的另一种示例性框图；

图9是图8所示的像素电路的一种示例性电路图；

图10示出了本公开的至少一个实施例提供的显示面板的示例性结构图；

图11是本公开的至少一个实施例提供的一种显示面板的驱动时序图；

图12是本公开的至少一个实施例提供的另一种显示面板的驱动时序图；

图13是本公开的至少一个实施例提供的一种显示装置的示例性框图；以及

图14是本公开至少一个实施例提供的另一种显示装置的示意框图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

图1是一种微led基板的示意图。如图1所示，该微led基板包括驱动背板510以及设置在驱动背板上的微led511。如图1所示，驱动背板包括玻璃基板以及设置在玻璃基板501上的像素电路502，像素电路502与对应的微led511电连接，并被配置为驱动对应的微led511发光。

例如，可通过以下所述的微led转印技术制作微led基板。首先，在玻璃基板制作像素电路以及与像素电路电连接且用于设置微led的焊盘；其次，在半导体基板上制作微led；接着，通过微led转印技术将形成在半导体基板上的微led转印到玻璃基板的焊盘上。

本公开的发明人在研究中注意到，微led在低电流密度下(也即，流过微led的电流密度较小)的工作特性不稳定(或较差)。例如，在低电流密度下，微led的发光效率不稳定(或者会随着电流密度降低而降低)。又例如，在低电流密度下，微led的色坐标漂移量较大(或者会随着电流密度的变化而变化)。综上，微led显示面板在低电流密度下的显示效果较差(例如，亮度不均匀)、发光效率较低。因此，为提升微led显示面板的显示效果和/或发光效率，可以使得显示面板中的微led工作在高电流密度下(也即，使得流过微led的电流密度较大)。

本公开的发明人在研究中还注意到，为了使得显示面板中的微led能够工作在高电流密度下，可以利用时长控制子电路降低微led在高电流密度下(也即，在高灰阶的数据信号驱动下)的发光时间来使得微led显示低灰阶(也即，使得包括该微led的像素单元的亮度较低)。然而，本公开的发明人注意到，上述的技术方案使得微led显示面板的像素电路的结构复杂(例如，通常采用8t2c像素电路(即利用8个薄膜晶体管(thinfilmtransistor,tft)和2个电容来驱动微led发光的电路))，由此降低了微led显示面板的开口率和分辨率，增加了微led显示面板的制作难度和成本。

下面结合图2a和图2b做示例性说明。图2a是一种微led显示面板的像素电路的示意图。如图2a所示，该微led显示面板的像素电路为8t2c像素电路。为描述方便，图2a还示出了发光元件l0。

如图2a所示，该像素电路与发光元件l0(发光元件l0的阳极)电连接，并用于驱动发光元件l0发光；该像素电路包括电流控制子电路01和时长控制子电路02；该像素电路通过控制流过发光元件的电流强度(或电流密度)和发光时间来调制包括该像素电路的像素单元的灰阶。例如，发光元件l0还与公共电压端vcom(公共电压线)相连，以接收公共电压端vcom提供的公共电压。例如，发光元件l0的阴极接地。

如图2a所示，电流控制子电路01包括第一晶体管m1至第五晶体管m5以及第一电容p1，此处，第四晶体管m4为驱动晶体管，其余晶体管为开关晶体管。第一晶体管m1至第五晶体管m5和第一电容p1共同作用以控制流过发光元件l0(即微led)的电流(即驱动电流)的强度。例如，可以对第四晶体管m4的阈值电压进行补偿，以降低驱动电流的偏移量，提升包括该像素电路的像素单元的灰阶准确度。

如图2a所示，时长控制子电路02包括第六晶体管m6至第八晶体管m8以及第二电容p2，第六晶体管m6至第八晶体管m8以及第二电容p2共同作用以控制发光元件l0的发光时间。下面结合图2b进行示例说明。

例如，可以采用如图2b所示的驱动时序驱动图2a所示的像素电路。如图2b所示，在显示一帧画面的过程中，像素电路具有多个发光阶段。例如，在显示一帧画面的过程中，像素电路具有第一发光阶段em1、第二发光阶段em2、......以及第n发光阶段emn。

时长控制子电路02被配置为响应于第一开关信号使得时间数据信号vdata_t多次写入至第八晶体管m8的栅极，以控制第八晶体管m8在时间数据信号vdata_t写入后的导通状态(导通或截止)，并因此可以控制发光元件l0在每个发光阶段是否发光。时长控制子电路02还被配置为响应于发光控制信号em’控制第六晶体管m6的导通状态(也即，是否将第四晶体管m4输出的驱动电流提供给第八晶体管m8的第一端)和导通时间，并因此可以控制发光元件l0在每个发光阶段的发光时间(如果发光)。因此，时长控制子电路02的第八晶体管m8(时间数据信号vdata_t)和第六晶体管m6(发光控制信号em’)可以共同控制发光元件l0的总体发光时间。

下面结合图2b-图2f对图2a所示的像素电路的工作原理进行示例性说明。

如图2b所示，在显示一帧画面的过程中，在显示一帧画面的过程中，像素电路具有复位阶段rest、补偿阶段comp以及多个发光阶段em1-emn，复位阶段rest、补偿阶段comp以及多个发光阶段em1-emn例如在时间上顺次设置。如图2b所示，每个发光阶段包括时间数据信号写入子阶段dr和有效发光子阶段eeml。

图2c是图2a所示的像素电路在复位阶段rest的示意图。如图2b和图2c所示，在复位阶段rest，与复位扫描端rst相连的第一晶体管m1的控制端接收有效电平，第二晶体管m2-第七晶体管m7的控制端均接收无效电平；因此，在复位阶段rest，仅第一晶体管m1导通，第二晶体管m2-第七晶体管m7均关闭；此种情况下，复位电压端vint提供的复位电压写入至第四晶体管m4的栅极。例如，上述复位电压的电压值可以较低(例如，等于零伏)。

如图2c所示，第八晶体管m8在复位阶段rest的开启与否由存储在第二电容p2中并施加在第八晶体管m8的栅极(第一节点n1)的电压决定，也即，由像素电路在显示前帧显示画面的最后一个发光阶段emn写入到第二电容p2的时间数据信号的电平值决定的。例如，在像素电路在显示前帧显示画面的最后一个发光阶段emn写入到第二电容p2的时间数据信号为有效电平的情况下，第八晶体管m8在复位阶段rest开启。

图2d是图2a所示的像素电路在补偿阶段的示意图。如图2b和图2d所示，在补偿阶段comp，与第二扫描端gate2相连的第二晶体管m2和第三晶体管m3接收有效电平，并因此处于导通状态；并且，第一晶体管m1、第五晶体管m5和第七晶体管m7关闭；此种情况下，与显示数据端vdata_d相连的第二晶体管m2将显示数据信号写入至第四晶体管m4的第一极(也即，第二节点)；由于复位电压的电压值可以较低，因此，第四晶体管m4可以导通，并且第四晶体管m4的第二极的电压(vdata_d-vth)可以经由导通的第三晶体管m3写入至第四晶体管m4的栅极。此处，vth为第四晶体管m4的阈值电压。

例如，第八晶体管m8在补偿阶段comp开启与否也由像素电路在显示前帧显示画面的最后一个发光阶段emn写入到第二电容p2的时间数据信号的电平值决定的。例如，在像素电路在显示前帧显示画面的最后一个发光阶段emn写入到第二电容p2的时间数据信号为有效电平的情况下，第八晶体管m8在补偿阶段comp开启。因此，为避免像素电路在补偿阶段经由第八晶体管m8漏电，以及漏电流驱动发光元件发光l0，在一些示例中，像素电路中设置了第六晶体管m6，并使得第六晶体管m6在补偿阶段comp关闭。

图2e是图2a所示的像素电路在时间数据写入阶段的示意图。如图2b和图2e所示，在时间数据信号写入子阶段dr，仅与时间扫描端gate1相连的第七晶体管m7接收有效电平，并因此处于开启状态，第一晶体管m1-第六晶体管m6均关闭；此种情况下，时间数据端vdata_t提供的时间数据信号经由开启的第七晶体管m7写入至第八晶体管m8的栅极，并存储在第二电容p2；第八晶体管m8的开启与否取决于存储在第二电容p2中的时间数据信号。例如，在时间数据信号为有效电平(例如，低电平)的情况下，第八晶体管m8开启。

图2f是图2a所示的像素电路在有效发光子阶段eeml的示意图。如图2b和图2f所示，在有效发光子阶段eeml，发光控制信号em’和第二发光控制信号em为有效电平，因此，第五晶体管m5和第六晶体管m6开启。此外，第四晶体管m4开启，且第四晶体管m4中产生的驱动电流ids满足以下的表达式(1)：

ids＝k(vs-vg-vth)²

＝k(vdd-(vdata_d-vth)-vth)²

＝k(vdd-vdata_d)²。

这里，k＝1/2×w/l×c×μ，w为第四晶体管m4的沟道的宽度，l为第四晶体管m4的沟道的长度，w/l为第四晶体管m4的沟道的宽长比(即，宽度与长度的比值)，μ为电子迁移率，c为单位面积的电容。

在时间数据信号使得第八晶体管m8开启的情况下，第四晶体管m4中产生的驱动电流ids经由开启的第六晶体管m6和第八晶体管m8提供给发光元件l0。由于第四晶体管m4中产生的驱动电流ids与第四晶体管m4的阈值电压vth无关，由此提升了包括上述像素电路的像素单元的灰阶准确性。

例如，包括该像素电路的像素单元在显示一帧画面的过程中的总体亮度可通过叠加该像素单元中的发光元件l0在多个发光阶段发光亮度获得；相应地，上述每帧画面需要通过时长控制子电路02进行多次时间数据信号写入操作。

例如，上述像素电路以及像素电路的驱动方法可以使得像素单元的微led工作在高电流密度的情况下显示例如低灰阶。例如，可以通过降低工作在高电流密度下的微led的发光时间来使得包括该微led的像素单元显示低灰阶。例如，可以通过控制工作在高电流密度下的微led的发光时间和/或驱动电流的电流密度来使得包括该微led的像素单元显示所需的灰阶。

例如，像素电路的电流控制子电路01和时长控制子电路02可以彼此配合，以控制发光元件l0在显示每帧画面时该发光元件l0总体发光时间和发光强度，因此，使得包括像素电路的像素单元能够显示多个灰阶。

本公开的发明人注意到，8t2c像素电路的像素电路的结构复杂，由此降低了微led显示面板的开口率和分辨率，增加了微led显示面板的制作难度和成本。

本公开的发明人在研究中还注意到，直接减少像素电路的晶体管的数目将降低包括该像素电路的像素单元的亮度准确度和/或稳定性，降低包括该像素电路的显示面板的显示均匀性和/或显示效果。

例如，如果通过采用不具有补偿功能的电流控制子电路，尽管可以降低像素电路的复杂度，但是该方案不仅会进一步地降低包括该像素电路的像素单元在低电流密度下的灰阶准确度，而且还可能会降低包括该像素电路的像素单元在高电流密度下的灰阶准确度。

例如，如果不设置第六晶体管m6，则可能将导致像素电路在像素电路的补偿阶段存在漏电问题，并将导致与像素电路相连的发光元件在像素电路的补偿阶段发光。因此，如果不设置第六晶体管m6，不仅会降低像素电路的补偿效果以及包括该像素电路的像素单元的灰阶准确度，还将降低包括该像素电路的显示面板的对比度以及亮度准确性。

本公开的至少一个实施例提供了一种像素电路的驱动方法、显示面板的驱动方法、像素电路、显示面板和显示装置。该像素电路包括电流控制电路和时间控制电路。电流控制电路配置为接收显示数据信号、发光控制信号，从第一电压端接收驱动电源电压，根据发光控制信号控制是否产生驱动电流，以及根据显示数据信号控制流过电流控制电路的驱动电流的电流大小；时间控制电路配置为接收驱动电流，以及接收时间数据信号并根据时间数据信号控制驱动电流的通过时间；电流控制电路包括第一驱动晶体管和发光控制晶体管；时间控制电路包括第二驱动晶体管；源自第一电压端且用于发光元件的驱动电流仅通过第一驱动晶体管、第二驱动晶体管和发光控制晶体管。

在一些示例中，通过使得源自第一电压端且用于发光元件的驱动电流仅通过第一驱动晶体管、第二驱动晶体管和发光控制晶体管，可以在保证发光元件(微led)工作特性的基础上，降低像素电路的结构复杂度，提升包括该像素电路的像素单元和显示面板的开口率和分辨率，降低包括该像素电路的像素单元和显示面板的制作难度和成本。

下面通过几个示例对根据本公开的实施例提供的像素电路进行非限制性的说明，如下面所描述的，在不相互抵触的情况下这些具体示例中不同特征可以相互组合，从而得到新的示例，这些新的示例也都属于本公开保护的范围。

图3示出了本公开的至少一个实施例提供的像素电路10，本公开的至少一个实施例提供的像素电路的驱动方法可以应用于图3所示的像素电路10。

如图3所示，该像素电路10包括电流控制电路100和时间控制电路200。为描述方便，图3以及本公开的一些实施例提供的像素电路10中还示出了与像素电路10相连的发光元件300。例如，发光元件300为微led，该像素电路10用于驱动发光元件300发光。

例如，电流控制电路100配置为接收显示数据信号、发光控制信号，从第一电压端vdd接收驱动电源电压，根据发光控制信号控制是否产生驱动电流，以及根据显示数据信号控制流过电流控制电路100的驱动电流的电流强度。

如图3所示，电流控制电路100包括显示数据端vdata_d和发光控制端em，且显示数据端vdata_d和发光控制端em分别与显示数据线(图中未示出)和发光控制线相连(图中未示出)，以分别接收显示数据信号和发光控制信号。如图3所示，电流控制电路100还与第一电压端vdd(图中未示出)相连，以接收驱动电源电压。

例如，电流控制电路100根据发光控制信号控制是否产生驱动电流，以及根据显示数据信号(例如，显示数据电压)控制流过电流控制电路100的驱动电流的电流强度。例如，显示数据信号与流过电流控制电路100的驱动电流的电流强度负相关。例如，电流控制电路100在发光控制信号为有效信号(有效电平，例如，低电平)时产生驱动电流，并在发光控制信号为无效信号(无效电平，例如，高电平；高电平的电压值大于低电平的电压值)时不产生驱动电流。例如，有效信号的持续时间决定了每个发光阶段中产生驱动电流的时间，并因此可用于控制发光元件300在每个发光阶段中的发光时间。

需要说明的是，在本公开的至少一个实施例中，有效信号(电平)是指用于开启相应开关元件的信号(电平)，无效信号(电平)是指用于关闭相应开关元件的信号(电平)。

如图3所示，电流控制电路100与时间控制电路200的输出端与时间控制电路200相连，并可向时间控制电路200提供驱动电流，由此电流控制电路100可在工作中经由时间控制电路200向发光元件300提供驱动电流。

如图3所示，时间控制电路200包括驱动电流接收端和时间数据信号接收端vdata_t，且驱动电流接收端和时间数据信号接收端vdata_t分别与电流控制电路100的输出端与时间数据线相连，以分别接收驱动电流和时间数据信号(例如，时间数据电压)。时间控制电路200配置为根据时间数据信号控制驱动电流的通过时间。例如，时间控制电路200配置为基于时间数据信号控制发光元件300在显示一帧图像的时间段内发光次数，并因此可用于控制在显示一帧图像的时间段内，驱动电流流过发光元件300的总体时间，综上，电流控制电路100根据所接收的显示数据信号和发光控制信号，以及时间控制电路200根据所接收的时间数据信号，共同驱动发光元件300发光。

如图3所示，发光元件300配置为接收驱动电流并根据驱动电流的电流强度和通过时间发光。例如，发光元件300分别与时间控制电路200的输出端以及另行提供的第二电压端(图中未示出)或第二电压线连接，以分别接收来自时间控制电路200的驱动电流和第二电压端提供的第二电平信号(第二电压)，例如，第二电压端输出的第二电压小于第一电压端输出的驱动电源电压。

例如，当时间控制电路200开启并将来自电流控制电路100的驱动电流提供给发光元件300时，发光元件300根据该驱动电流的电流强度而发光；当时间控制电路200关闭时，发光元件300不发光。

例如，通过发光控制信号和时间数据信号的配合，可以控制发光元件在显示一帧图像的过程中的发光次数，以及每次发光的持续时间和发光强度，由此使得包括该像素电路的像素单元可以根据应用需求显示所需的灰阶。

图4示出了图3所示的像素电路10的一个示例。如图4所示，该电流控制电路100包括第一驱动晶体管110和发光控制晶体管150；时间控制电路200包括第二驱动晶体管210；在工作中，源自第一电压端vdd且用于发光元件300的驱动电流仅通过(在提供给发光元件300之前驱动电流仅通过)第一驱动晶体管110、第二驱动晶体管210和发光控制晶体管150。

例如，如图2a所示，第一驱动晶体管110的第二端112与第二驱动晶体管210的第一端212相连；第二驱动晶体管210的第二端213与发光元件300的第一端相连。

例如，如图2a所示，第一驱动晶体管110的第二端112与第二驱动晶体管210的第一端212之间未设置其它晶体管和/或第二驱动晶体管210的第二端213与发光元件300之间未设置其它晶体管。

例如，相比于图2a所示的像素电路10，图4示出的像素电路10仅设置一个发光控制晶体管150，而未在例如第一驱动晶体管110和第二驱动晶体管210之间设置其它发光控制晶体管，由此使得源自第一电压端vdd且用于驱动发光元件300的驱动电流仅通过(在提供给发光元件300之前仅通过)第一驱动晶体管110、第二驱动晶体管210和发光控制晶体管150。此种情况下，可以减少像素电路10的晶体管个数，由此可以降低像素电路10的结构复杂度，提升包括该像素电路10的像素单元和显示面板的开口率和分辨率，降低包括该像素电路10的像素单元和显示面板的制作难度和成本。

例如，在图4示出的像素电路10中，第二驱动晶体管210被配置为响应于时间数据信号(由第二驱动晶体管210的控制端接收)控制发光元件300在每个发光阶段是否发光(也即，控制发光元件300在显示一帧图像的过程中的发光次数)；发光控制晶体管150被配置为响应于发光控制信号(由发光控制晶体管150的控制端接收)控制驱动电流在每个发光阶段的持续时间，以及发光元件300在每个发光阶段的发光时间)；第一驱动晶体管110被配置为响应于显示数据信号控制驱动电流在每个发光阶段的电流强度，以及发光元件300在每个发光阶段的发光强度。

因此，图4所示的像素电路以及像素电路的驱动方法可以使得像素单元的发光元件300(例如，微led)工作在高电流密度的情况下显示例如低灰阶。例如，可以通过降低工作在高电流密度下的微led的发光时间来使得包括该微led的像素单元显示低灰阶。例如，可以通过控制工作在高电流密度下的微led的发光时间和/或驱动电流的电流密度来使得包括该微led的像素单元显示所需的灰阶。

下面结合图4对本公开的至少一个实施例提供的电流控制电路做示例性说明。

如图4所示，除发光控制晶体管150和第一驱动晶体管110之外，电流控制电路100还包括显示数据写入电路120和第二存储电路130、补偿电路140和复位电路160。为描述方便，图4所示的像素电路中引入了第一节点n1、第二节点n2、第三节点n3和第四节点n4。

如图4所示，发光控制晶体管150包括第一端、第二端和控制端。发光控制晶体管150的控制端被配置为与发光控制线(发光控制端em)连接，以接收发光控制信号。发光控制晶体管150的第一端与第一电压端vdd(或第一电压线)相连，以接收第一电压端vdd提供的驱动电源电压。例如，第一电压端vdd配置为持续提供直流电平信号。发光控制晶体管150的第二端与第一驱动晶体管110的第一端111(第三节点n3)连接，且配置为响应于发光控制信号将第一电压端vdd的驱动电源电压施加至第一驱动晶体管110的第一端111。

例如，发光控制晶体管150可以响应于发光控制端em提供的发光控制信号而开启，从而可以将驱动电源电压施加至第一驱动晶体管110的第一端111(第三节点n3)。例如，在第二驱动晶体管210开启的情况下，发光控制晶体管150被配置为响应于发光控制信号控制发光元件300在每个发光阶段的发光的持续时间以及发光时间段在时间上位于发光阶段的位置。例如，电流控制电路可以配置为控制发光元件在每个发光阶段的发光的持续时间。

如图4所示，第一驱动晶体管110包括第一端111、第二端112和控制端113，且配置为接收显示数据信号，并根据显示数据信号控制驱动电流的电流强度。如图4所示，第一驱动晶体管110的控制端113和第二存储电路130(第四节点n4)连接，第一驱动晶体管110的第一端111和发光控制晶体管150连接，第一驱动晶体管110的第二端112和时间控制电路200(第二节点n2)连接。第一驱动晶体管110被配置为响应于显示数据信号控制驱动电流的电流强度(例如，驱动电流在每个发光阶段的电流强度)，并因此可控制发光元件在每个发光阶段的发光强度。

例如，第一驱动晶体管110可以经由时间控制电路200(例如，时间控制电路200中的第二驱动晶体管210)向发光元件300提供驱动电流以驱动发光元件300发光，且可以驱动发光元件300根据显示数据信号(也即，所需的灰阶)发光。

如图4所示，显示数据写入电路120与第一驱动晶体管110的第一端111(第三节点n3)连接，且配置为响应于电流扫描信号将显示数据信号写入第一驱动晶体管110的第一端111。例如，显示数据写入电路120分别与显示数据线(显示数据端vdata_d)、第一驱动晶体管110的第一端111(第三节点n3)以及电流扫描线(电流扫描端gate2)连接。例如，来自电流扫描端gate2的电流扫描信号被施加至显示数据写入电路120以控制显示数据写入电路120的开启与否。例如，显示数据写入电路120可以响应于电流扫描信号而开启，从而可以将显示数据端vdata_d提供的显示数据信号写入第一驱动晶体管110的第一端111(第三节点n3)，然后可将显示数据信号经由第一驱动晶体管110存储在第二存储电路130中，以根据该显示数据信号生成驱动发光元件300发光的驱动电流。

需要说明的是，本公开的至少一个实施例提供的显示数据写入电路120不限于连接至第一驱动晶体管110的第一端。在一些示例中(例如，在像素电路10不包含补偿电路140和复位电路160的情况下)，显示数据写入电路120还可以与第一驱动晶体管110的控制端113连接，从而可以将显示数据信号写入第一驱动晶体管110的控制端113并存储在第二存储电路130中。

如图4所示，第二存储电路130与第一驱动晶体管110的控制端113(第四节点n4)连接，且配置为存储显示数据写入电路120写入的显示数据信号。例如，第二存储电路130可以存储该显示数据信号，由此可利用存储在第二存储电路130的显示数据信号对第一驱动晶体管110进行控制。例如，可利用存储在第二存储电路130的显示数据信号控制第一驱动晶体管110的导通程度，由此可控制第一驱动晶体管110产生的驱动电流的强度。在其它示例中，第二存储电路130还可以与第一电压端vdd或另行提供的高电压端连接，以实现电压存储功能。

如图4所示，补偿电路140与电流扫描线(电流扫描端gate2)连接，以接收电流扫描端gate2提供的电流扫描信号，电流扫描信号用于控制补偿电路140的开启与否；补偿电路140与第一驱动晶体管110的控制端113(第四节点n4)以及第一驱动晶体管110的第二端112(第二节点n4)连接，且配置为响应于电流扫描信号以及写入到第一驱动晶体管110的第一端111的显示数据信号对第一驱动晶体管110进行补偿。

例如，补偿电路140可以响应于电流扫描信号而开启，以将第一驱动晶体管110的控制端113(第四节点n4)和第二端112(第二节点n2)电连接，使第一驱动晶体管110的阈值电压信息与显示数据写入电路120写入的显示数据信号共同存储在第二存储电路130中，从而可以利用存储在第二存储电路130中的包括显示数据信号以及阈值电压信息的电压值对第一驱动晶体管110产生的驱动电流进行控制，并使得第一驱动晶体管110输出的驱动电流为补偿后的驱动电流。例如，该补偿后的驱动电流与第一驱动晶体管110的阈值电压无关。

如图4所示，复位电路160与第一驱动晶体管110的控制端113(第四节点n4)连接，且配置为响应于复位扫描信号将复位电压端vint提供的复位电压施加至第一驱动晶体管110的控制端113。例如，复位电路160分别与第四节点n4、复位电压端vint和复位扫描线(复位扫描端rst)连接。例如，复位电路160可以响应于复位扫描信号端rst提供的复位扫描信号而开启，将复位电压端vint提供的复位电压施加至第一驱动晶体管110的控制端113(第四节点n4)，从而可以对第一驱动晶体管110、第二存储电路130进行复位操作，消除之前的发光阶段的影响。并且，复位电路160施加的复位电压也可以存储在第二存储电路130之中，以使得第一驱动晶体管110保持开启状态，从而在下一次写入显示数据信号时，便于显示数据信号通过第一驱动晶体管110和补偿电路140写入第二存储电路130。

需要说明的是，本公开的至少一个实施例提供的电流控制电路100不限于图4示出的结构。例如，根据实际应用需求，电流控制电路100还可以仅包括发光控制晶体管150、第一驱动晶体管110、显示数据写入电路120和第二存储电路130，而不包括补偿电路140和复位电路160，由此可以进一步地简化本公开的至少一个实施例提供的像素电路的结构。例如，电流控制电路100还可以选用其它适用的结构，只要电流控制电路100具有驱动电流大小控制功能以及驱动电流的持续时间(在每个发光阶段的持续时间)的控制功能。

下面结合图4对本公开的至少一个实施例提供的时间控制电路做示例性说明。

如图4所示，除包括第二驱动晶体管210之外，时间控制电路200还包括时间数据写入电路220和第一存储电路230。

如图4所示，第二驱动晶体管210包括控制端211、第一端212和第二端213，且配置为响应于时间数据信号控制第二驱动晶体管210开启与否以及是否允许驱动电流经由第二驱动晶体管210提供给发光元件300。例如，第二驱动晶体管210的第一端212与第一驱动晶体管110的第二端112(第二节点n2)直接相连，以接收第一驱动晶体管110产生的驱动电流；第二驱动晶体管210的第二端213与发光元件300连接，将第一驱动晶体管110产生的驱动电流提供给发光元件300；第二驱动晶体管210的控制端211与第一节点n1连接，以接收写入到第一节点n1的时间数据信号。例如，第二驱动晶体管210在工作中可以在时间数据信号的控制下导通或截止，从而将驱动电流提供给发光元件300或者不向发光元件300提供驱动电流。

需要说明的是，第二驱动晶体管210的第一端212与第一驱动晶体管110的第二端112(第二节点n2)直接相连是指第二驱动晶体管210的第一端212与第一驱动晶体管110的第二端112之间不设置其它晶体管。例如，第二驱动晶体管210的第二端213与发光元件之间300不设置其它晶体管。

如图4所示，时间数据写入电路220与第二驱动晶体管210的控制端211(第一节点n1)连接，且配置为响应于时间扫描信号将时间数据信号写入第二驱动晶体管210的控制端211。例如，时间数据写入电路220分别与时间数据线(时间数据端vdata_t)和时间扫描线(时间扫描端gate1)连接，以分别接收时间数据端vdata_t提供的时间数据信号以及时间扫描端gate1提供的时间扫描信号。例如，时间数据写入电路220可以响应于时间扫描信号而开启，从而可以将时间数据信号写入第二驱动晶体管210的控制端211(第一节点n1)，由此可将时间数据信号存储在第一存储电路230中。

如图4所示，第一存储电路230与第二驱动晶体管210的控制端211(第一节点n1)连接，且配置为存储时间数据写入电路220写入的时间数据信号；第一存储电路230还可以与另行提供的电压端(例如下文所述的公共电压端vcom)连接，以实现电压存储功能。例如，可利用存储在第一存储电路230的时间数据信号对第二驱动晶体管210的导通状态进行控制。

图5是图4中所示的像素电路的一个示例。如图5所示，像素电路10包括第一晶体管t1至第七晶体管t7以及包括第一电容cst1、第二电容cst2。例如，第五晶体管t5被用作驱动晶体管，其他的晶体管被用作开关晶体管。为清楚起见，图5还示出了发光元件el。例如，发光元件el可以为各种类型的微led，微led可以发射红光、绿光、蓝光或白光等，本公开的实施例对此不作限制。

如图5所示，图4所示的发光控制晶体管150可以实现为第六晶体管t6。第六晶体管t6的栅极配置为和发光控制线(发光控制端em)连接以接收发光控制信号；第六晶体管t6的第一极配置为和公共电压端vdd连接；第六晶体管t6的第二极配置为和第一驱动晶体管110(也即，第五晶体管t5)的第一端(第三节点n3)连接。

如图5所示，图4所示的第一驱动晶体管110可以实现为第五晶体管t5。第五晶体管t5的栅极(作为图4所示的第一驱动晶体管110的控制端113)与第四节点n4连接；第五晶体管t5的第一极(作为图4所示的第一驱动晶体管110的第一端111)与第三节点n3连接；第五晶体管t5的第二极(作为图4所示的第一驱动晶体管110的第二端112)与第二节点n2连接并配置为与时间控制电路200连接。

如图5所示，图4所示的显示数据写入电路120可以实现为第二晶体管t2。第二晶体管t2的栅极配置为与电流扫描线(电流扫描端gate2)连接以接收电流扫描信号；第二晶体管t2的第一极配置为和显示数据线(显示数据端vdata_d)连接以接收显示数据信号；第二晶体管t2的第二极配置为和第五晶体管t5的第一端(第三节点n3)连接。需要说明的是，本公开的实施例中，第二晶体管t2与第五晶体管t5的连接关系不受限制。例如，在另一些示例中，在不包括补偿电路140的情形下，第二晶体管t2的第二极还可以与第五晶体管t5的栅极连接，以将显示数据信号写入第五晶体管t5的栅极。显示数据写入电路120可以是由其他的组件形成的电路，本公开的实施例对此不作限制。

如图5所示，图4所示的第二存储电路130可以实现为第二电容cst2。第二电容cst2的第一极配置为与第五晶体管t5的栅极(第四节点n4)连接，第二电容cst2的第二极配置为和公共电压端vdd连接以接收驱动电源电压。需要说明的是，本公开的实施例不限于此，第二存储电路130也可以是由其他的组件组成的电路，例如，第二存储电路130可以包括两个彼此并联/串联的电容。

如图5所示，图4所示的补偿电路140可以实现为第三晶体管t3。第三晶体管t3的栅极配置为与电流扫描线(电流扫描端gate2)连接以接收电流扫描信号；第三晶体管t3的第一极配置为和第五晶体管t5的栅极(第四节点n4)连接；第三晶体管t3的第二极配置为和第五晶体管t5的第二极(第二节点n2)连接。需要说明的是，本公开的实施例不限于此，补偿电路140也可以是由其他的组件组成的电路。

如图5所示，图4所示的复位电路160可以实现为第一晶体管t1。第一晶体管t1的栅极配置为和复位信号线(复位信号端rst)连接以接收复位扫描信号；第一晶体管t1的第一极配置为和第五晶体管t5的栅极(第四节点n4)连接；第一晶体管t1的第二极配置为和复位电压端vint连接以接收复位电压。需要说明的是，本公开的实施例不限于此，复位电路160也可以是由其他的组件组成的电路。

如图5所示，图4所示的第二驱动晶体管210可以实现为第七晶体管t7。第七晶体管t7的栅极(作为图4所示的第二驱动晶体管210的控制端211)与第一节点n1连接；第七晶体管t7的第一极(作为图4所示的第二驱动晶体管210的第一端212)与第二节点n2和第五晶体管t5的第二极连接；第七晶体管t7的第二极配置为与发光元件el连接(例如，与发光元件el的阳极连接)。

如图5所示，图4所示的时间数据写入电路220可以实现为第四晶体管t4。第四晶体管t4的栅极配置为与时间扫描线(时间扫描端gate1)连接以接收时间扫描信号；第四晶体管t4的第一极配置为和时间数据线(时间数据端vdata_t)连接以接收时间数据信号；第四晶体管t4的第二极配置为和第七晶体管t7的栅极(第一节点n1)连接。需要说明的是，本公开的实施例不限于此，时间数据写入电路220也可以是由其他的组件组成的电路。

如图5所示，图4所示的第一存储电路230可以实现为第一电容cst1。第一电容cst1的第一极配置为与第七晶体管t7的栅极(第一节点n1)连接；第一电容cst1的第二极配置为和公共电压端vcom连接以接收公共电压。例如，公共电压端vcom配置为保持输入直流电平信号(例如，接地)。需要说明的是，本公开的实施例不限于此，第一存储电路230也可以是由其他的组件组成的电路。

如图5所示，图4所示的发光元件300可以实现为发光元件el(例如，微led)。发光元件el的第一端(这里为阳极)与第七晶体管t7的第二极连接，发光元件el的第二端(这里为阴极)和第二电压端vss连接以接收第二电压。例如，第二电压端vss配置为持续提供直流电平信号。例如，第二电压端vss提供的直流电平信号的电压值小于第一电压端vdd提供的直流电平信号的电压值。例如，第二电压端vss接地。例如，在一些示例中，第二电压端vss可以与公共电压端vcom连接到同一个电压端。在一个显示面板的示例中，显示面板可以包括呈阵列排布的多个像素电路10，此种情况下，多个像素电路10的发光元件el的阴极可以电连接到同一个电压端，即采用共阴极连接方式。

本公开的至少一个实施例提供了一种像素电路的驱动方法。该像素电路包括电流控制电路和时间控制电路。电流控制电路配置为接收显示数据信号和发光控制信号，根据发光控制信号控制是否产生驱动电流，以及根据显示数据信号控制流过电流控制电路的驱动电流的电流强度；时间控制电路配置为接收驱动电流，以及接收时间数据信号并根据时间数据信号控制驱动电流的通过时间；像素电路的显示周期包括多个连续的发光阶段和时间控制关闭阶段。在显示周期中，像素电路的驱动方法包括：在多个连续的发光阶段，电流控制电路根据所接收的显示数据信号和发光控制信号，以及时间控制电路根据所接收的时间数据信号，共同驱动发光元件发光；在时间控制关闭阶段，时间控制电路根据接收的时间控制关闭数据信号，使得时间控制电路关闭。

在一些示例中，通过设置时间控制关闭阶段，可以在保证发光元件(微led)工作特性的基础上，降低像素电路的结构复杂度，提升包括该像素电路的像素单元和显示面板的开口率和分辨率，降低包括该像素电路的像素单元和显示面板的制作难度和成本。

下面结合像素电路的驱动时序图对根据本公开的实施例提供的像素电路的驱动方法、进行非限制性的说明，如下面所描述的，在不相互抵触的情况下这些具体示例中不同特征可以相互组合，从而得到新的示例，这些新的示例也都属于本公开保护的范围。

图6a是图4和图5所示的像素电路10的驱动时序图。下面结合图4和图5所示的像素电路10以及图6a所示的驱动时序图对本公开的至少一个实施例提供的像素电路的驱动方法进行示例性说明。

需要说明的是，图6a所示的示例以及本公开的实施例的其它示例以像素电路的各个晶体管为p型晶体管为例进行说明，即各个晶体管的栅极在接收低电平时导通，而在接收高电平时截止，但是本公开的实施例不限于此。

如图6a所示，像素电路10的显示周期(也即，对应于包括该像素电路的显示面板显示一帧图像的时间段)包括多个连续的发光阶段(em1、em2......emn)和时间控制关闭阶段cs。多个连续的发光阶段被称为总体发光阶段eml。

例如，在像素电路10的显示周期中，驱动方法包括以下的步骤s110和步骤s120。

步骤s110：在多个连续的发光阶段(em1、em2......emn)，电流控制电路100根据所接收的显示数据信号和发光控制信号，以及时间控制电路200根据所接收的时间数据信号，共同驱动发光元件el发光。

步骤s120：在时间控制关闭阶段cs，时间控制电路200根据接收的时间控制关闭数据信号，使得时间控制电路200关闭。

在一些示例中，通过利用时间控制电路200根据接收的时间控制关闭数据信号，使得时间控制电路200关闭(在时间控制关闭阶段cs将时间控制电路200关闭)，可以在第五晶体管t5和第七晶体管t7之间未设置其它晶体管的情况下，避免像素电路10在下一显示周期的补偿阶段漏电，并因此可以避免漏电流导致的发光元件el发光。因此，降低了本公开的至少一个实施例提供的像素电路10的结构复杂度，提升了包括该像素电路10的像素单元和显示面板的开口率和分辨率，降低了包括该像素电路10的像素单元和显示面板的制作难度和成本。

例如，根据实际应用需求，像素电路10的显示周期还包括复位阶段rest和显示数据写入及补偿阶段comp。例如，复位阶段rest和显示数据写入及补偿阶段comp在时间上相接。

在一个示例中，如图6a所示，仅在多个连续的发光阶段中的起始发光阶段(例如，图6a所示的第一发光阶段em1)具有复位阶段rest和显示数据写入及补偿阶段comp。在另一个示例中，每个发光阶段均具有复位阶段rest和显示数据写入及补偿阶段comp。在再一个示例中，起始发光阶段以及除起始发光阶段之外的其它发光阶段中的部分具有复位阶段rest和显示数据写入及补偿阶段comp。

如图6a所示，每个发光阶段包括有效发光子阶段eeml以及位于有效发光子阶段eeml之前的时间数据写入子阶段dr。例如，在发光阶段具有复位阶段rest和显示数据写入及补偿阶段comp的情况下，复位阶段rest和显示数据写入及补偿阶段comp在时间上位于时间数据写入子阶段dr和有效发光子阶段eeml之前。

如图6a所示，像素电路10的驱动方法还包括以下的步骤s130和步骤s140。

步骤s130：在复位阶段rest，向电流控制电路100提供第一复位信号，以将电流控制电路100复位。

步骤s140：在显示数据写入及补偿阶段comp，向第一驱动晶体管110写入显示数据信号，对第一驱动晶体管110进行阈值补偿，以根据显示数据信号控制流经第一驱动晶体管110的驱动电流的电流值。

下面结合图6a、图7a-图7e对像素电路10的显示周期的各个阶段以及像素电路10的驱动方法的各个步骤进行示例性说明。

图7a是图5所示的像素电路10在复位阶段rest的示意图。如图6a和图7a所示，在复位阶段rest，与复位扫描端rst相连的第一晶体管t1的控制端接收有效电平，第二晶体管t2-第六晶体管t6的控制端均接收无效电平；因此，在复位阶段rest，第一晶体管t1导通，第二晶体管t2-第六晶体管t6均关闭；此种情况下，复位电压端vint提供的复位电压(例如，第一复位信号)写入至第五晶体管t5的栅极(也即，第四节点n4)，以使得第五晶体管t5的栅极和第二电容cst2复位(也即，以使得电流控制电路100复位)。例如，上述复位电压的电压值可以较低(例如，等于零伏)。如图6a所示，由于在前次显示周期的时间控制关闭数据信号写入子阶段cdr，向时间控制电路200提供了时间控制关闭数据信号(也即，无效信号)，因此，第七晶体管t7关闭。

图7b是图5所示的像素电路10在显示数据写入及补偿阶段comp的示意图。如图6a和图7b所示，在显示数据写入及补偿阶段comp，与第二扫描端gate2相连的第二晶体管t2和第三晶体管t3接收有效电平，并因此处于导通状态；并且，第一晶体管t1和第四晶体管t4接收无效电平并关闭；此种情况下，与显示数据端vdata_d相连的第二晶体管t2将显示数据信号写入至第五晶体管t5的第一极(也即，第二节点n2)；由于复位电压的电压值可以较低，因此，第五晶体管t5可以导通，并且第五晶体管t5的第二极的电压(vdata_d-vth)可以经由导通的第三晶体管t3写入至第五晶体管t5的栅极(也即，第四节点n4)。此处，vth为第五晶体管t5的阈值电压。

例如，如图6a所示，由于在前次显示周期的时间控制关闭数据信号写入子阶段cdr，向时间控制电路200提供了时间控制关闭数据信号；因此，第七晶体管t7关闭。因此，尽管第五晶体管t5和第七晶体管t7之间并未设置其它晶体管，关闭的第七晶体管t7使得像素电路10在显示数据写入及补偿阶段comp不存在漏电问题，并因此使得发光元件elel不会在显示数据写入及补偿阶段comp阶段发光。

例如，像素电路10的驱动方法还包括以下的步骤s141：在显示数据写入及补偿阶段comp使得发光控制信号为无效电平。例如，如图6a和图7b所示，通过使得在显示数据写入及补偿阶段comp使得发光控制信号为无效电平，可以使得第六晶体管t6关闭，因此可以避免第一电压端vdd输出的驱动电源电压经由第六晶体管t6施加到第五晶体管t5的第一极，由此可以避免影响像素电路10的补偿效果。

图7c是图5所示的像素电路10在时间数据写入子阶段dr的示意图。如图6a和图7c所示，在时间数据信号写入子阶段dr，仅与时间扫描端gate1相连的第四晶体管t4接收有效电平，并因此处于开启状态，第一晶体管t1-第三晶体管t3以及第五晶体管t5-第六晶体管t6均关闭；此种情况下，时间数据端vdata_t提供的时间数据信号经由开启的第四晶体管t4写入至第七晶体管t7的栅极，并存储在第二电容cst2中；第七晶体管t7的开启与否取决于存储在第二电容cst2中的时间数据信号。例如，在时间数据信号为有效电平(例如，低电平)的情况下，第七晶体管t7开启；又例如，在时间数据信号为无效电平(例如，高电平)的情况下，第七晶体管t7关闭。

例如，像素电路10的驱动方法还包括以下的步骤s111：在时间数据信号写入子阶段dr使得发光控制信号处于无效电平。

例如，在步骤s111中，通过在时间数据信号写入子阶段dr使得发光控制信号处于无效电平，可以关闭第六晶体管t6；此种情况下，第一电压端vdd提供的驱动电源电压无法经由开启的第六晶体管t6施加在第五晶体管t5的第一极上，并因此无法用于生成驱动电流，由此可以避免发光元件el在时间数据信号写入子阶段dr发光(在时间数据信号处于有效信号的情况下)。

图7d是图5所示的像素电路10在有效发光子阶段eeml的示意图。如图6a和图7d所示，在有效发光子阶段eeml，发光控制信号为有效电平，因此，第六晶体管t6开启。此外，第五晶体管t5开启，且第五晶体管t5中产生的驱动电流ids可以采用前述的表达式(1)进行表示，由表达式(1)可知，第五晶体管t5的驱动电流与第五晶体管t5的阈值电压vth无关，由此提升了包括上述像素电路10的像素单元的灰阶准确性。

如图7d所示，时间控制电路200包括第二驱动晶体管210(例如，第七晶体管t7)，电流控制电路100还配置为从第一电压端接收驱动电源电压。在有效发光子阶段eeml，如果时间控制电路200导通，源自第一电压端且用于发光元件el的驱动电流仅通过发光控制晶体管150、第一驱动晶体管110(例如，第六晶体管t6)和第二驱动晶体管210。例如，由于第一驱动晶体管110和第二驱动晶体管210之间未设置其它晶体管，由此可以在保证发光元件el(微led)工作特性的基础上，降低像素电路10的结构复杂度，提升包括该像素电路10的像素单元和显示面板的开口率和分辨率，降低包括该像素电路10的像素单元和显示面板的制作难度和成本。

例如，像素电路10的驱动方法还包括以下的步骤s112：在有效发光子阶段eeml使得发光控制信号处于有效电平。

例如，在步骤s112中，通过在有效发光子阶段eeml使得发光控制信号处于有效电平，可以打开第六晶体管t6，此种情况下，第一电压端vdd提供的驱动电源电压可以经由开启的第六晶体管t6施加在第五晶体管t5的第一极上，并用于生成驱动电流(用于驱动发光元件el发光的驱动电流)。

如图6a所示，时间数据信号包括一一对应于多个发光阶段的多个子阶段时间数据信号；对于多个发光阶段的每个，像素电路10的驱动方法还包括以下的步骤s113和步骤s114。

步骤s113：在时间数据信号写入子阶段dr，向时间控制电路200提供多个子阶段时间数据信号中对应的一个。

步骤s114：在有效发光子阶段eeml，根据多个子阶段时间数据信号中对应的一个控制时间控制电路200是否导通。

如图5、图6a和图7c所示，在时间数据信号写入子阶段dr，时间扫描端gate1向第四晶体管t4的栅极提供有效信号，并使得第四晶体管t4开启，由此使得时间数据信号接收端vdata_t可以经由开启的第四晶体管t4向第七晶体管t7的栅极和第一电容cst1写入对应的时间数据信号(也即，多个子阶段时间数据信号中对应的一个)。

如图5、图6a和图7c所示，在写入对应的时间数据信号之后，存储在第一电容cst1中的时间数据信号控制时间控制电路200是否导通。在一个示例中，如图6a所示，在第一发光阶段em1、第二发光阶段em2和第n发光阶段emn，在第一电容cst1中写入的时间数据信号分别为有效电平(例如，低电平0)、无效电平(例如，高电平1)和有效电平(例如，低电平0)；此种情况下，在第一发光阶段em1、第二发光阶段em2和第n发光阶段emn的有效发光子阶段中，时间控制电路200分别处于导通状态、关闭状态和导通状态，因此，在有效发光子阶段eeml，可以根据多个子阶段时间数据信号中对应的一个控制时间控制电路200是否导通。

例如，在有效发光子阶段eeml，如果多个子阶段时间数据信号中对应的一个使得时间控制电路200截止，则发光元件el不发光；如果多个子阶段时间数据信号中对应的一个使得时间控制电路200导通，发光元件el根据显示数据信号发光。因此，在上述示例中，在第一发光阶段em1、第二发光阶段em2和第n发光阶段emn的有效发光子阶段eeml，发光元件el分别处于发光状态、非发光状态和发光状态。

如图5和图6a所示，电流控制电路100还包括发光控制晶体管150(例如，第六晶体管t6)；发光控制晶体管150的控制端配置为接收发光控制信号；电流控制电路100和发光控制晶体管150配置为在发光控制信号处于有效电平时导通，在发光控制信号处于无效电平时截止。例如，如图6a所示，电流控制电路100和发光控制晶体管150配置为在有效发光子阶段eeml导通，在显示周期的除有效发光子阶段eeml之外的时间段关闭。

图7e是图5所示的像素电路10在时间控制关闭阶段cs的示意图。如图6a和图7e所示，在时间控制关闭阶段cs，仅与时间扫描端gate1相连的第四晶体管t4接收有效电平，并因此处于开启状态；时间数据端vdata_t提供的时间控制关闭数据信号(无效信号)经由开启的第四晶体管t4写入至第七晶体管t7的栅极，并存储在第二电容cst2中，并可使得第七晶体管t7在下一显示周期的时间数据信号写入子阶段dr之前均处于关闭状态，从而切断从驱动晶体管t5到发光元件el的导电路径，避免发光元件el被不必要地驱动。此外，在时间控制关闭阶段cs，第一晶体管t1-第三晶体管t3以及第五晶体管t5-第六晶体管t6均关闭。

如图5和图6a所示，时间控制关闭阶段cs包括时间控制关闭数据信号写入子阶段cdr以及位于时间数据信号写入子阶段dr之后的关闭等待子阶段cwt；像素电路10的驱动方法还包括以下的步骤s121和步骤s122。

步骤s121：在时间控制关闭数据信号写入子阶段cdr，向时间控制电路200提供时间控制关闭数据信号。

步骤s122：在关闭等待子阶段cwt，时间控制电路200根据时间控制关闭数据信号而关闭。

例如，如图5和图6a所示，通过在时间控制关闭数据信号写入子阶段cdr，向时间控制电路200提供时间控制关闭数据信号，可以使得时间控制电路200关闭，并因此可以在第五晶体管t5和第七晶体管t7之间未设置其它晶体管的情况下，避免像素电路10在下一显示周期的补偿阶段漏电，以及避免漏电流导致的驱动发光元件el发光。

例如，如图5和图6a所示，在关闭等待子阶段cwt，时间控制电路200根据时间控制关闭数据信号而关闭。在一个示例中，如图5和图6a所示，在关闭数据信号写入阶段发光控制信号为无效电平，在关闭等待子阶段cwt，发光控制信号为有效电平；此种情况下，可以使得发光控制信号可以实现为周期性重复信号，由此可以降低发光控制信号的设计难度。需要说明的是，尽管发光控制信号为在关闭等待子阶段cwt为有效电平，但由于时间控制电路200在关闭等待子阶段cwt已关闭，因此，发光元件el在关闭等待子阶段cwt不发光。

需要说明的是，发光控制端em提供的发光控制信号不限于图6a所示的高电平，根据实际需求，发光控制端em提供的发光控制信号在复位阶段rest还可以为低电平(参见图6b)；此种情况下，第六晶体管t6导通。由于第七晶体t7关闭，因此，第六晶体管t6导通不会导致发光元件，也不会影响复位电路(第一晶体管t1)的复位功能。例如，通过使得发光控制信号在复位阶段rest为低电平，可以使得发光控制信号的低电平在时间上周期性重复，由此可以简化降低发光控制信号的设计难度。

图8是本公开的至少一个实施例提供的像素电路10的另一种示例性框图，图9是图8所示的像素电路10的一种示例性电路图。图8和图9所示的像素电路10与图4和图5所示的像素电路10类似，因此，此处将仅阐述不同之处，相同之处不再赘述。

如图8所示，该像素电路10还包括发光元件复位电路400，如图8所示，该发光元件复位电路400与发光元件el的第一端相连；且该发光元件复位电路400配置为响应于发光元件el复位信号将发光元件el复位，从而关闭发光元件el。

例如，通过在像素电路10中设置发光元件复位电路400，可以迅速使得发光元件el不发光，由此可以抑制发光元件el的残留余光问题。例如，可以在每个有效发光子阶段eeml结束之后使得发光元件el复位。又例如，也可以在时间控制关闭阶段cs(例如，仅在时间控制关闭阶段cs)，向发光元件el的第一端提供复位信号，以将发光元件el复位，此种情况下，时间控制关闭阶段cs包括复位阶段(发光元件复位阶段)。

如图9所示，该发光元件复位电路400包括第八晶体管t8，该第八晶体管t8包括控制端、第一端和第二端。如图9所示，第八晶体管t8的控制端与第二复位扫描端rst2相连，以接收第二复位扫描端rst2提供的第二复位扫描信号；第八晶体管t8的第一端与第二复位电压端vint2相连，以接收第二复位电压端vint2提供的第二复位电压；第八晶体管t8的第二端与发光元件el的第一端(阳极)相连。第八晶体管t8配置为响应于第二复位扫描信号将第二复位电压端vint2提供的第二复位电压施加到发光元件el的第一端(阳极)，将发光元件el复位(使得发光元件el关闭)。例如，第二复位电压可以为低电平(例如，零伏)；例如，第二复位电压端vint2可以为接地端。例如，通过在发光元件el的第一端(阳极)施加第二复位电压，可以迅速使得发光元件el不发光，由此可以抑制发光元件el的残留余光问题。例如，可以在每个有效发光子阶段eeml结束之后将第二复位电压施加到发光元件el的第一端(阳极)。

例如，图9所示的像素电路的驱动方法与图5所示的像素电路的驱动方法相似，在此不再赘述。例如，对于图9所示的像素电路，像素电路的驱动方法还包括向发光元件el的一端提供第二复位信号，以将发光元件el复位。

本公开的至少一个实施例还提供了一种显示面板，其包括本公开的施例提供的任一像素电路10(例如，图5所示的像素电路10或者图9所示的像素电路10)。图10示出了本公开的至少一个实施例提供的显示面板20的示例性结构图。如图10所示，该显示面板20包括多个像素单元500，且多个像素单元500排布为多行和多列。

例如，每个像素单元500包括本公开的施例提供的任一像素电路10，由此，显示面板20包括多个像素电路10，且多个像素电路10排布为多行和多列。例如，如图10所示，每个像素单元500还包括发光元件el，发光元件el的第一端(阳极)与像素电路10连接，发光元件el的第二端(阴极)例如接地。

例如，如图10所示，显示面板20还包括扫描线gl和数据线dl。例如，在列方向上相邻的两行像素电路10之间可以设置多条扫描线gl(例如，四条扫描线gl)，在行方向上相邻的两列像素电路10之间可以设置多条数据线dl(例如，两条数据线dl)。

例如，至少一个像素电路10(例如，每个像素电路10)连接至四条扫描线gl和两条数据线dl；上述四条扫描线gl分别实现为电流扫描线、时间扫描线、复位扫描线和发光控制线，并分别配置为提供电流扫描信号、时间扫描信号、复位扫描信号和发光控制信号；上述两条数据线dl分别实现为时间数据线和显示数据线，并分别配置为提供时间数据信号和显示数据信号。

例如，通过设置时间控制关闭阶段cs，可以在像素电路10的第一驱动晶体管110和第二驱动晶体管210之间未设置晶体管的情况下和/或在第二驱动晶体管210和发光元件310(例如，发光元件el)之间未设置晶体管的情况下，保证发光元件(微led)可以工作在高电流密度下，由此使得减少像素电路10中晶体管的数目，降低像素电路10的结构复杂度，提升像素单元和显示面板的开口率和分辨率，降低像素单元和显示面板的制作难度和成本。

本公开的至少一个实施例还提供了一种显示面板的驱动方法，其包括：对多个像素电路的每个执行本公开的施例提供的任一像素电路的驱动方法。图11是本公开的至少一个实施例提供的一种显示面板的驱动时序图，图12是本公开的至少一个实施例提供的另一种显示面板的驱动时序图。

在图11和12中以及下面的描述中，rst_1-rst_3、gate1_1-gate1_3、gate2_1-gate2_3、em_1-em_2、em、vdata_d、vdata_t等既用于表示相应的信号端，也用于表示相应的信号。

例如，rst_1-rst_3可以分别表示位于第一行至第三行的像素电路中的复位扫描端，也可以分别表示位于第一行至第三行的像素电路中的复位扫描端接收的复位扫描信号。例如，gate1_1-gate1_3可以分别表示位于第一行至第三行的像素电路中的时间扫描端，也可以分别表示位于第一行至第三行的像素电路中的时间扫描端接收的时间扫描信号。例如，gate2_1-gate2_3可以分别表示位于第一行至第三行的像素电路中的电流扫描端，也可以分别表示位于第一行至第三行的像素电路中的电流扫描端接收的电流扫描信号。例如，em可以表示位于各个行的像素电路中的发光控制端，也可以表示位于各个行的像素电路中的发光控制端接收的发光控制信号。em_1-em_2可以分别表示位于第一行至第二行的像素电路中的发光控制端，也可以分别表示位于第一行至第二行的像素电路中的发光控制端接收的发光控制信号。

需要说明的是，为清楚起见，图11和图12仅示出提供给三行像素电路的复位扫描信号、时间扫描信号和复位扫描信号的时序图，提供给位于其它行的像素电路的各个扫描信号和发光控制信号可参照图11和图12设定。

如图11和图12所示，可以顺次使得向位于第一行至第三行的像素电路的复位扫描端(rst_1-rst_3)接收的复位扫描信号为有效信号(或处于有效信号)，以使得位于第一行至第三行的像素电路的第一晶体管t1顺次开启，并使得位于第一行至第三行的像素电路顺次被复位。

如图11和图12所示，可以顺次使得向位于第一行至第三行的像素电路的电流扫描端(gate2_1-gate2_3)接收的电流扫描信号为有效信号，以使得位于第一行至第三行的像素电路的第二晶体管t2顺次开启，此种情况下，显示数据端vdata_d提供的显示数据信号可以顺次写入位于第一行至第三行的像素电路的第五晶体管t5的第一极。

如图11和图12所示，可以顺次使得向位于第一行至第三行的像素电路的时间扫描端(gate1_1-gate1_3)接收的时间扫描信号为有效信号，以使得位于第一行至第三行的像素电路的第四晶体管t4顺次开启；此种情况下，时间数据端vdata_t提供的时间数据信号顺次可以写入位于第一行至第三行的像素电路的第七晶体管t7中，并顺次存储在位于第一行至第三行的像素电路的第一电容中。

如图11和图12所示，对于位于任一行的像素单元，复位扫描端(例如，rst_1)接收的复位扫描信号，电流扫描端(例如，gate2_1)接收的电流扫描信号以及时间扫描端(例如，gate1_1)接收的时间扫描信号顺次为有效电平。

在一个示例中，如图11所示，可以向位于不同行的像素电路提供相同的发光控制信号，以使得位于不同行的像素电路的发光元件可在同一时间段发光，由此可以简化显示面板的驱动电路。例如，位于不同行的像素单元中的像素电路的发光控制端与同一发光控制线相连。例如，同一发光元件在不同发光阶段的发光时间可以相同，以简化显示面板的驱动电路。

在另一个示例中，如图12所示，位于不同行的像素单元中的像素电路的发光控制端与不同的发光控制线相连，以接收不同的发光控制信号，以及使得位于不同行的像素电路的发光元件在不同的时间段发光(例如，顺次发光)。如图12所示，可以顺次使得向位于第一行至第三行的像素单元的像素电路的发光控制端(em_1-em_2)接收的时间扫描信号为有效信号，并顺次使得位于第一行至第二行的像素单元的发光元件发光。

此种情况下，例如，在将显示数据信号和时间数据信号写入位于相应行的像素电路之后，即可使得位于该行的像素电路中的发光元件发光，而无需在将显示数据信号和时间数据信号写入位于所有行的像素单元的像素电路之后才使得发光元件发光。因此，在该另一个示例中，可以根据实际应用需求缩短显示一帧图像所需的时间(也即，显示周期的时间)，提升显示面板的帧率，由此可以提升显示面板的显示效果。

例如，如图12所示，还可以在将显示数据信号和时间数据信号写入位于相应行的像素电路之后的预定时长之后再使得位于该行的像素电路中的发光元件发光，以调节发光元件的发光时间。例如，如图12所示，位于相邻行的像素单元的发光元件的发光时间至少部分重叠，以提升发光元件的发光时间的设置范围。例如，位于不同行的像素单元中的发光元件在同一发光阶段的发光时间彼此相同，由此可以简化显示面板的驱动电路。例如，同一发光元件在不同发光阶段的发光时间可以相同，由此可以进一步地简化显示面板的驱动电路。

本公开的至少一个实施例还提供了一种显示装置，其包括本公开的施例提供的任一像素电路或包括本公开的施例提供的任一显示面板。图13是本公开的至少一个实施例提供的一种显示装置的示例性框图。例如，如图13所示，该显示装置包括本公开的施例提供的任一像素电路或本公开的施例提供的任一显示面板。像素电路的具体设置可以参见图5或图9示出的像素电路的示例，显示面板的具体设置可以参见图10示出的显示面板的示例，在此不再赘述。

图14为本公开至少一个实施例提供的另一种显示装置的示意框图。如图14所示，显示装置60包括显示面板6000、栅极驱动器6010、时序控制器6020和数据驱动器6030。例如，栅极驱动器6010包括级联的多个移位寄存器单元，并用于驱动多条扫描线gl；数据驱动器6030用于驱动多条数据线dl。

如图14所示，显示面板6000包括根据多条扫描线gl和多条数据线dl交叉限定的多个像素单元p，至少一个像素单元p包括本公开任一实施例提供的像素电路。例如，至少一个像素单元p还包括发光元件(例如，微led)。

例如，至少一个像素单元p(例如，每个像素单元p)连接至四条扫描线gl、两条数据线dl和三条电压线；上述四条扫描线gl分别实现为电流扫描线(对应于电流扫描端gate2)、时间扫描线(对应于时间扫描端gate1)、复位扫描线(对应于复位扫描端rst)和发光控制线(对应于发光控制端em)，并分别配置为提供电流扫描信号、时间扫描信号、复位扫描信号和发光控制信号；上述两条数据线dl分别实现为时间数据线(对应于时间数据端vdata_t)和显示数据线(对应于显示数据端vdata_d)，并分别配置为提供时间数据信号和显示数据信号。上述三条电压线分别实现为第一电压线(对应于第一电压端vdd)、第二电压线(对应于第二电压端vss)和公共电压线(对应于公共电压端vcom)，并分别被配置为提供驱动电源电压、第二电压和公共电压。例如，第一电压线、第二电压线或第三电压线可以用相应的板状公共电极(例如公共阳极或公共阴极)替代。

例如，多条扫描线gl与排列为多行的像素单元p对应连接(例如，与像素单元p中像素电路的控制端g1对应连接)。栅极驱动电路6010中的各级移位寄存器单元的输出端依序输出信号到多条扫描线gl，以逐行扫描显示面板6000中的多行像素单元p。例如，栅极驱动电路6010被配置为向像素电路提供电流扫描信号、时间扫描信号、复位扫描信号和发光控制信号；数据驱动器6030被配置为向像素电路提供时间数据信号和显示数据信号。

例如，栅极驱动电路6010和数据驱动器6030被分别配置为在时间控制关闭阶段向像素电路提供时间扫描信号和关闭数据信号，以将像素电路的时间控制电路关闭；此种情况下，可以在像素电路的第一驱动晶体管和第二驱动晶体管之间未设置晶体管的情况下和/或在像素电路的第二驱动晶体管和发光元件(例如，发光元件el)之间未设置晶体管的情况下，保证发光元件(微led)可以工作在高电流密度下，由此使得减少像素电路中晶体管的数目以及结构复杂度，提升包括该像素电路的显示装置的开口率和分辨率，降低该显示装置的制作难度和成本。

如图14所示，时序控制器6020用于处理从显示装置60的外部输入的图像数据rgb，并用于向数据驱动器6030提供处理后的图像数据rgb。时序控制器6020还用于向栅极驱动器6010和数据驱动器6030分别输出栅极扫描控制信号gcs(gatecontrolsignal)和数据控制信号dcs(datacontrolsignal)，以分别控制栅极驱动器6010和数据驱动器6030。需要说明的是数据控制信号dcs也被称为源极控制信号scs(sourcecontrolsignal)。

例如，时序控制器6020被配置为对待显示的数据信号进行补偿(例如，通过可进行计算、转换和补偿等的算法)，然后将补偿后的数据信号提供给数据驱动器6030。

例如，数据驱动器6030根据时序控制器6020提供的多个数据控制信号dcs将从时序控制器6020提供的数字图像数据rgb转换成数据信号。数据驱动器6030向多条数据线dl提供数据信号。

例如，时序控制器6020对外部输入的图像数据rgb进行处理以使得处理后的图像数据匹配显示面板6000的大小和分辨率，然后时序控制器6020向数据驱动器6030提供处理后的图像数据。时序控制器6020使用从显示装置60外部输入的同步信号或者时序控制信号(例如，点时钟dclk、数据使能信号de、水平同步信号hsync以及垂直同步信号vsync，在图14中，水平同步信号hsync以及垂直同步信号vsync均使用sync进行表示)产生多条栅极扫描控制信号gcs和多条数据控制信号dcs。

例如，栅极驱动器6010和数据驱动器6030可以实现为半导体芯片。

需要说明的是，对于该显示装置60的其它组成部分(例如图像数据编码/解码装置、信号解码电路、电压转换电路等、时钟电路等)可以采用适用的常规部件，这些均是本领域的普通技术人员所应该理解的，在此不做赘述，也不应作为对本公开的限制。

虽然上文中已经用一般性说明及具体实施方式，对本公开作了详尽的描述，但在本公开实施例基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本公开精神的基础上所做的这些修改或改进，均属于本公开要求保护的范围。

以上所述仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围由所附的权利要求确定。