移位寄存器单元、栅极驱动电路及其驱动方法、显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种移位寄存器单元、栅极驱动电路及其驱动方法、显示装置。
【背景技术】
[0002]随着显示技术的不断的发展，高分辨率、窄边框成为显示装置发展的趋势，而GOA(Gate Driver IC on Array，栅极驱动电路在阵列基板上)在显示装置中的应用，是实现窄边框与高分辨率的重要方法之一。
[0003]现有的GOA—般包含多个级联在一起的移位寄存器单元。现有技术中一种常见的栅极驱动电路的结构可以参考图1，包括各级级联的移位寄存器单元SR1-SR4，每一级移位寄存器单元，比如第一级移位寄存器单元SRl包括两个传输门电路211和212，并包含两个反相器221和222，还包括一个与非门电路231，用于输出一个扫描脉冲；这样的结构导致栅极驱动电路的布局面积较大，不利于显示装置的边框的窄边化。
【发明内容】
[0004]本发明的一个目的是降低栅极驱动电路布局面积。
[0005]第一方面，本发明提供了一种移位寄存器单元，包括两个传输门模块、四个与门模块和两个电容模块；并具有脉冲信号输入端、四个脉冲信号输出端和若干时钟信号输入端；
[0006]第一电容模块的第一端连接第一节点；第二电容模块的第一端连接第三节点；
[0007]第一传输门模块的第一输入端连接脉冲信号输入端，第二输入端连接第一时钟信号输入端，第三输入端连接第二时钟信号输入端，输出端连接第一节点；第二传输门模块的第一输入端连接第二节点，第二输入端连接第三时钟信号输入端，第三输入端连接第四时钟信号输入端，输出端连接第三节点；
[0008]每一个传输门模块，用于在其第二输入端输入第一电平且第三输入端为第二电平时开启，向其输出端连接的节点写入输入到其第一输入端的扫描信号；所述扫描信号的电平为第一电平；
[0009]第一与门模块的第一输入端连接第五时钟信号输入端，第二输入端连接第二节点，输出端连接第一脉冲信号输出端；第二与门模块的第一输入端连接第六时钟信号输入端，第二输入端连接第二节点，输出端连接第二脉冲信号输出端；第三与门模块的第一输入端连接第七时钟信号输入端，第二输入端连接第四节点，输出端连接第三脉冲信号输出端；第四与门模块的第一输入端连接第八时钟信号输入端，第二输入端连接第四节点，输出端连接第四脉冲信号输出端；
[0010]每一个与门模块，用于在其第一输入端和第二输入端均为第一电平时通过输出端输出第一电平；
[0011]所述第二节点和所述第一节点电连接，电平状态与所述第一节点的电平状态同步；所述第四节点和所述第三节点连接，电平状态与所述第三节点同步。
[0012]进一步的，还包括第一缓冲放大模块和/或第二缓冲放大模块；
[0013]第一缓冲放大模块的输入端连接第一节点，输出端连接第二节点；第二缓冲放大模块的输入端连接第三节点，输出端连接第四节点；
[0014]每一个缓冲放大模块用于将其输入端输入的脉冲信号放大后通过输出端输出。
[0015]进一步的，每一个缓冲放大模块包括相互级联的偶数个反相器电路，其中第一级反相器电路的输入端为该缓冲放大模块的输入端，最后一级反相器电路的输出端为该缓冲放大模块的输出端。
[0016]进一步的，还包括:接地电压端，每一个电容模块的第二端连接所述接地电压端。
[0017]进一步的，每一个与门模块包括一个与非门电路和一个反相器电路，该与非门电路的一个输入端为该与门模块的第一输入端，另一输入端为该与门模块的第二输入端，输出端连接该反相器电路的输入端；该反相器电路的输出端为该与门模块的输出端；
[0018]其中，所述与非门电路用于在其两个输入端均为第一电平时通过其输出端输出第二电平。
[0019]进一步的，所述第一时钟信号输入端与所述第四时钟信号输入端为同一时钟信号输入端；和/或，所述第二时钟信号输入端与所述第三时钟信号输入端为同一时钟信号输入端。
[0020]进一步的，所述第一电平为高电平，所述第二电平为低电平。
[0021]第二方面，本发明还提供了一种栅极驱动电路，包括:包括多个移位寄存器单元和多条时钟信号线；各个移位寄存器单元为上述任一项所述的移位寄存器单元；
[0022]除最后一级移位寄存器单元之外每一级移位寄存器单元的第四节点连接下一级移位寄存器单元的脉冲信号输入端，除第一级移位寄存器单元之外的每一级移位寄存器单元的脉冲信号输入端连接上一级移位寄存器单元的第四节点；每一级移位寄存器单元中，每一个时钟信号输入端连接一条时钟信号线。
[0023]进一步的，还包括第一或门单元和/或第二或门单元；
[0024]所述第一或门单元的一个输入端连接各个移位寄存器单元中第五时钟信号输入端所连接的时钟信号线，另一个输入端连接第六时钟信号输入端所连接的时钟信号线，输出端连接第一时钟信号输入端所连接的时钟信号线；
[0025]所述第二或门单元的一个输入端连接各个移位寄存器单元中第七时钟信号输入端所连接的时钟信号线，另一个输入端连接第八时钟信号输入端所连接的时钟信号线，输出端连接第三时钟信号输入端所连接的时钟信号线；
[0026]每一个或门单元，均用于在其两个输入端中的任一输入端输入第一电平时通过输出端输出第一电平。
[0027]进一步的，每一个或门单元包括一个或非门电路和一个反相器电路；该或非门电路的一个输入端为该或门单元的一个输入端，另一端为该或门单元的另一个输入端，输出端连接该反相器电路的输入端；该反相器电路的输出端为该或门单元的输出端。
[0028]第三方面，本发明提供了一种驱动如上述任一项所述的栅极驱动电路的方法，所述方法包括:
[0029]在第一级移位寄存器单元的脉冲信号输入端输入起始脉冲信号，通过各条时钟信号线向每一级移位寄存器单元的各个时钟信号输入端施加对应的时钟信号；
[0030]其中，施加到各个移位寄存器单元的第一时钟信号输入端、第二时钟信号输入端、第三时钟信号输入端和第四时钟信号输入端的时钟信号中第一电平脉的宽度均为起始脉冲信号的宽度的1/2，且占空比均为1/2 ;且施加到第一时钟信号输入端和施加到第四时钟信号输入端的时钟信号同步，施加到第二时钟信号输入端和施加到第三时钟信号输入端的时钟信号同步；
[0031]所述起始脉冲信号的电平为第一电平，起始时间与施加到第二时钟信号输入端和第三时钟信号输入端中的时钟信号的一个第一电平脉冲的开始时间一致；
[0032]施加到各个移位寄存器单元的第五时钟信号输入端、第六时钟信号输入端、第七时钟信号输入端和第八时钟信号输入端的各个时钟信号中的第一电平脉冲依次首尾相接，宽度均为起始脉冲信号宽度的四分之一；施加到第五时钟信号输入端的时钟信号中第一电平脉冲的开始时间与施加到第一时钟信号输入端或者第二时钟信号输入端的时钟信号中的一个第一电平脉冲的开始时间一致。
[0033]第四方面，本发明还提供了一种移位寄存器单元，包括两个传输门模块、两个或非门模块、两个与门模块、两个电容模块和两个反相模块；
[0034]第一电容模块的第一端连接第一节点；第二电容模块的第一端连接第三节点；
[0035]第一传输门模块的第一输入端连接脉冲信号输入端，第二输入端连接第一时钟信号输入端，第三输入端连接第二时钟信号输入端，输出端连接第一节点；第二传输门模块的第一输入端连接第二节点，第二输入端连接第三时钟信号输入端，第三输入端连接第四时钟信号输入端，输出端连接第三节点；
[0036]每一个传输门模块，用于在其第二输入端输入第一电平且第三输入端为第二电平时开启，向其输出端所连接的节点写入其第一输入端输入的扫描信号；所述扫描信号的电平为第一电平；
[0037]第一或非门模块的第一输入端连接第五时钟信号输入端，第二输入端连接第二节点，输出端连接第一脉冲信号输出端；第二或非门模块的第一输入端连接第六时钟信号输入端，第二输入端连接第二节点，输出端连接第二脉冲信号输出端；
[0038]每一个或非门模块，用于在其第一输入端和第二输入端均为第二电平时通过输出端输出第一电平；所述第二电平与所述第一电平相反；
[0039]第一与门模块的第一输入端连接第七时钟信号输入端，第二输入端连接第四节点，输出端连接第三脉冲信号输出端；第二与门模块的第一输入端连接第八时钟信号输入端，第二输入端连接第四节点，输出端连接第四脉冲信号输出端；
[0040]每一个与门模块，用于在其第一输入端和第二输入端均为第一电平时通过其输出端输出第一电平；
[0041]第一反相模块的输入端连接第一节点，输出端连接第二节点；第二反相模块的输入端连接第三节点，输出端连接第四节点；
[0042]每一个反相模块，用于将其输入端输入的电平信号反相后通过其输出端输出。
[0043]进一步的，每一个反相模块，具体用于将其输入端输入的电平信号反相且缓冲放大后通过其输出端输出。
[0044]进一步的，每一个反相模块包括奇数个反相器电路；
[0045]当反相器电路的个数为I时，该反相器电路的输入端连接该反相模块的输入端，输出端连接该反相模块的输出端；
[0046]当反相器电路的个数为不为I的奇数时，各个反相器电路相互级联，第一级反相器电路的输入端连接该反相模块的输入端，最后一级反相器电路的输出端连接该反相模块的输出端。
[0047]进一步的，每一个或非门模块包括一个或门电路和一个反相器电路，该或门电路的一个输入端为该或非门模块的第一输入端，另一个输入端为该或非门模块的第二输入端，输出端连接该反相器电路的输入端；该反相器电路的输出端为该或非门模块的输出端;
[0048]所述或门电路用于在其两个输入端中的任一个输入端输入第一电平时通过输出端输出第一电平。
[0049]进一步的，所述第一时钟信号输入端与所述第四时钟信号输入端为同一时钟信号输入端；所述第二时钟信号输入端与所述第三时钟信号输入端为同一时钟信号输入端。
[0050]各个电容模块的第二端连接接地端。
[0051 ] 进一步的，所述第一电平为高电平。
[0052]第五方面，本发明还提供了另一种栅极驱动电路，包括:包括多个移位寄存器单元；各个移位寄存器单元为如上述任一项所述的移位寄存器单元；
[0053]除最后一级的移位寄存器单元的第四节点连接下一级移位寄存器单元的脉冲信号输入端，除第一级的移位寄存器单元的每一个移位寄存器单元的脉冲信号输入端连接上一级移位寄存器单元的第四节点；每一级移位寄存器单元中，每一个时钟信号输入端连接一条时钟信号线。
[0054]进一步的，所述栅极驱动电路还包括第一或门单元和两个反相单元；
[0