部控制信号SCE2而启动。进一步来说，当外部控制信号SCEl为使能时，第二电压缓冲器BF2a被启动；当外部控制信号SCEl为禁能时，则不启动第二电压缓冲器BF2a。
[0104]在本发明的一实施例中，外部控制信号SCE2可以由显示器100的时序控制器120所提供，并且外部控制信号SCE2可使能在源极驱动器130接收的显示数据DPl所对应的灰阶值相同于第一灰阶参考电压VGRl对应的灰阶值(亦即第一显示灰阶)。但在其他实施例中，外部控制信号SCE2可以由任何控制电路所提供，且本发明实施例不以此为限。
[0105]图7为本发明第六实施例的源极驱动器的电路示意图。请参照图2及图7，其中相同或相似元件使用相同或相似标号，其不同之处在于参考电压驱动电路133f包括第一晶体管Tl。第一晶体管Tl的漏极(对应第一端)接收内部参考电压VRI (等同驱动参考电压VRD)，第一晶体管Tl的源极(对应第二端)耦接第一灰阶参考电压VGR1，第一晶体管Tl的栅极(对应控制端)接收内部参考电压。此时，第一晶体管Tl的栅极耦接至其漏极。
[0106]此外，在本实施例中，第一晶体管Tl的基极端可耦接第一灰阶参考电压VGR1，以降低第一晶体管Tl的基底效应。并且，在上述实施例中，第一晶体管Tl的漏极是接收内部参考电压VRI，但在其他实施例中，第一晶体管Tl的漏极输入端是可接收伽玛电压产生电路137所提供的其他灰阶参考电压或系统高电压，但本发明实施例不以此为限。
[0107]图8A为本发明第七实施例的源极驱动器的电路示意图。请参照图2及图8A，其中相同或相似元件使用相同或相似标号，其不同之处在于参考电压驱动电路133g包括第一晶体管T2及电压运算电路810。第一晶体管T2的漏极(对应第一端)接收内部参考电压VRI (等同驱动参考电压VRD)，第一晶体管T2的源极(对应第二端)耦接第一灰阶参考电压VGR1，第一晶体管T2的栅极(对应控制端)耦接电压运算电路810。电压运算电路810接收运算参考电压VROP及控制参考信号SCR，以依据控制参考信号SCR导通第一晶体管T2。
[0108]在上述实施例中，第一晶体管T2的漏极是接收内部参考电压VRI，但在其他实施例中，第一晶体管T2的漏极输入端是可接收伽玛电压产生电路137所提供的其他灰阶参考电压或系统高电压，但本发明实施例不以此为限。并且，控制参考信号SCR可以由显示器100的时序控制器120所提供，并且控制参考信号SCR可使能在源极驱动器130接收的显示数据DPl所对应的灰阶值相同于第一灰阶参考电压VGRl对应的灰阶值(亦即第一显示灰阶)。但在其他实施例中，控制参考信号SCR可以由任何控制电路所提供，且本发明实施例不以此为限。
[0109]图8B为本发明一实施例的电压运算电路的电路示意图。请参照图8A及图8B，其中相同或相似元件使用相同或相似标号。在本实施例中，电压运算电路810例如包括第一电阻Rl及第二电阻R2。第一电阻Rl耦接运算参考电压VROP与第一晶体管T2的栅极之间。第二电阻R2耦接第一晶体管T2的栅极与控制参考信号SCR之间。
[0110]图9为本发明第八实施例的源极驱动器的电路示意图。请参照图8A及图9，其中相同或相似元件使用相同或相似标号。在本实施例中，参考电压驱动电路133h大致相同于参考电压驱动电路133g，其不同之处在于参考电压驱动电路133f的电压运算电路910。电压运算电路910接收运算参考电压VROP及第一灰阶参考电压VGRl，以依据第一灰阶参考电压VGRl导通第一晶体管T2。
[0111]图10为本发明第九实施例的源极驱动器的电路示意图。请参照图2及图10，其中相同或相似元件使用相同或相似标号，其不同之处在于参考电压驱动电路133i包括二极管Dl，耦接内部参考电压VRI (等同驱动参考电压VRD)与第一灰阶参考电压VGRl之间。
[0112]图11为本发明第十实施例的源极驱动器的电路示意图。请参照图2及图11，其中相同或相似元件使用相同或相似标号，其不同之处在于伽玛电压产生电路137b还包括由多个电阻Rx所构成的电阻串RS1。在此，第三电压缓冲器BF3a接收内部参考电压VRI后产生伽玛基准电压VGB。电阻串RSl接收伽玛基准电压VGB后，对伽玛基准电压VGB进行分压后提供多个灰阶参考电压(如第一灰阶参考电压VGRl及第二灰阶参考电压VGR2)，其中电阻串RSl所提供多个灰阶参考电压(如第一灰阶参考电压VGRl及第二灰阶参考电压VGR2)之间的电压差可以彼此不同，但本发明实施例不以此为限。
[0113]并且，在本实施例中，参考电压驱动电路133a的第二缓冲器的输入端接收对应另一个显示灰阶(亦即第二显示灰阶)的第二灰阶参考电压VGR2，其中第二灰阶参考电压VGR2例如是高于第一灰阶参考电压VGRl。
[0114]图12为本发明第i^一实施例的源极驱动器的电路示意图。请参照图2及图12，其中相同或相似元件使用相同或相似标号。在本实施例中，参考电压驱动电路133j耦接数模转换器135a与第一电压缓冲器BFl之间，亦即耦接伽玛电压产生电路137a及第一电压缓冲器BFl之间。并且，参考电压驱动电路133j包括第四电压缓冲器BF4及第一电压开关SWl0
[0115]第四电压缓冲器BF4的其输入端耦接数模转换器135a以接收第一灰阶参考电压VGR1，第四电压缓冲器BF4的输出端耦接第一电压缓冲器BFl的输入端，并且第四电压缓冲器BF4接收外部控制信号SCE3，以依据外部控制信号SCE3而启动。第一电压开关SWl并联耦接第四电压缓冲器BF4的输入端与输出端，且接收外部控制信号SCE3，以依据外部控制信号SCE3而不导通。换言之，当第四电压缓冲器BF4启动时，第一电压开关SWl不导通；当第四电压缓冲器BF4不启动时，第一电压开关SWl为导通。
[0116]在本发明的一实施例中，外部控制信号SCE3可以由显示器100的时序控制器120所提供，并且外部控制信号SCE3可使能在源极驱动器130接收的显示数据DPl所对应的灰阶值不同于源极驱动器130先前所接收的显示数据DPl (亦即先前显示数据)。但在其他实施例中，外部控制信号SCE3可以由任何控制电路所提供，且本发明实施例不以此为限。
[0117]图13为本发明第十二实施例的源极驱动器的电路示意图。请参照图2及图13，其中相同或相似元件使用相同或相似标号。在本实施例中，参考电压驱动电路133k耦接数模转换器135a与第一电压缓冲器BFl之间。并且，参考电压驱动电路133k包括第二电压开关SW2、第二晶体管T12及第三晶体管T13。
[0118]第二电压开关SW2接收第一灰阶参考电压VGRl以提供第一灰阶参考电压VGRl至第一电压缓冲器BFl的输入端，并且接收外部控制信号SCE4，以依据外部控制信号SCE4而不导通。第二晶体管T12的漏极(对应第一端接)收系统高电压VDD(对应第一驱动参考电压)，第二晶体管T12的源极(对应第二端)耦接第一电压缓冲器BFl的输入端，第二晶体管T12的栅极(对应控制端)接收第一灰阶参考电压VGR1，第二晶体管T12的基极端接收第一偏压VBl。第三晶体管T13的源极(对应第一端)接收第一电压缓冲器BFl的输入端，第三晶体管T13的漏极(对应第二端)耦接系统低电压VSS(对应第二驱动参考电压)，第三晶体管T13的栅极(对应控制端)接收第一灰阶参考电压VGR1，第三晶体管T13的基极端接收第二偏压VB2。
[0119]在本发明的一实施例中，外部控制信号SCE4可以由显示器100的时序控制器120所提供，并且外部控制信号SCE4可使能在源极驱动器130接收的显示数据DPl所对应的灰阶值不同于源极驱动器130先前所接收的显示数据DPl (亦即先前显示数据)。但在其他实施例中，外部控制信号SCE4可以由任何控制电路所提供，且本发明实施例不以此为限。
[0120]图14为本发明一实施例的源极驱动器的运作方法的流程图。请参照图14，在本实施例中，源极驱动器的运作方法包括下列步骤。通过伽玛电压产生电路接收内部参考电压，以提供对应第一显示灰阶的第一灰阶参考电压(步骤S1410)。通过第一电压缓冲器接收第一灰阶参考电压，以提供驱动电压(步骤S1420)。接着，通过参考电压驱动电路加速第一灰阶参考电压的上升速度或下降速度(步骤S1430)。其中，上述步骤S1410、S1420及