电平转换电路、驱动电路和显示装置的制造方法
【技术领域】
[0001] 本发明涉及显示装置领域，具体地，涉及一种电平转换电路、一种包括该电平转换 电路的驱动电路和一种包括该驱动电路的显示装置。
【背景技术】
[0002] 为了实现显示面板的窄边框化，出现了一种显示面板，该显示面板不设置移位寄 存单元(G0A)，而是通过多路选择器利用源极驱动电路产生栅极信号。
[0003] 只有提供给栅线上薄膜晶体管的栅极的电压的绝对值足够大才能够使得薄膜晶 体管开启或关闭，而演技驱动电路所产生的栅极信号的电压大小是有限的，有可能会造成 栅线上的薄膜晶体管不能完全打开或完全关闭，从而影响显示效果。
[0004] 因此，如何获得绝对值足够大的栅极信号成为本领域亟待解决的技术问题。
【发明内容】
[0005] 本发明的目的在于提供一种电平转换电路、一种包括该电平转换电路的驱动电路 和一种包括该驱动电路的显示装置。通过所述电平转换电路可以获得绝对值足够大的栅极 信号。
[0006] 为了实现上述目的，作为本发明的一个方面，提供一种电平转换电路，其中，所述 电平转换电路包括数据信号输入端、高电平输入端、低电平输入端、选择模块、和数据信号 输出端；
[0007] 所述高电平输入端用于提供高电平电压信号；
[0008] 所述低电平输入端用于提供低电平电压信号；
[0009] 所述选择模块的控制端与所述数据信号输入端相连，所述选择模块的输出端与所 述数据信号输出端相连，所述选择模块的第一输入端与所述高电平输入端相连，所述选择 模块的第二输入端与所述低电平输入端相连；
[0010] 当通过所述数据信号输入端输入第一电平信号时，所述选择模块能够将所述高电 平输入端与所述数据信号输出端相连，当通过所述数据信号输入端输入第二电平信号时， 所述选择模块能够将所述低电平输入端与所述数据信号输出端相连;其中，所述第一电平 信号的电压绝对值大于所述第二电平信号的电压绝对值，所述高电平电压信号大于所述第 一电平信号的电压绝对值，所述低电平电压信号小于所述第二电平信号。
[0011] 优选地，所述选择模块包括输入单元、第一上拉开关单元、第二上拉开关单元、第 一下拉开关单元、第二下拉开关单元、第一分输出端和第二分输出端，
[0012] 所述输入单元的输入端与所述数据信号输入端相连，所述输入单元的第一输出端 与所述第一上拉开关单元的控制端相连，所述输入单元的第二输出端与所述第二上拉开关 单元的控制端相连，所述输入单元的输入端与所述选择模块的控制端相连；
[0013] 所述第一上拉开关单元的控制端接收到低电平控制信号时能够导通，所述第一上 拉开关单元的控制端接收到高电平控制信号时能够截止，所述第一上拉开关单元的输入端 与所述高电平输入端相连，所述第一上拉开关单元的第一输出端与所述第二上拉开关单元 的控制端相连，所述第一上拉开关单元的第二输出端与所述第一下拉开关单元的控制端相 连，所述第一上拉开关单元的第二输出端还与所述第一分输出端相连，所述第一上拉开关 单元的输入端与所述选择模块的第一输入端相连；
[0014] 所述第二上拉开关单元的控制端接收到低电平控制信号时能够导通，所述第二上 拉开关单元的控制端接收到高电平的控制信号时能够截止，第二上拉开关单元的控制端还 与所述输入单元的第二输出端相连，所述第二上拉开关单元的第一输出端与所述第一上拉 开关单元的控制端相连，所述第二上拉开关单元的第二输出端与所述第二下拉开关单元的 控制端相连，所述第二上拉开关单元的第二输出端还与所述第二分输出端相连，所述第二 上拉开关单元的输入端与所述选择模块的第一输入端相连；
[0015] 所述第一下拉开关单元的输入端与所述低电平输入端相连，所述第一下拉开关单 元的控制端还与所述第二下拉开关单元的输出端相连，所述第一下拉开关单元的输入端与 所述选择模块的第二输入端相连，当所述第一下拉开关单元的控制端接收到高电平的控制 信号时导通，当所述第一下拉开关单元的控制端接收到低电平的控制信号时截止；
[0016] 所述第二下拉开关单元的输入端与所述低电平输入端相连，所述第二下拉开关单 元的控制端还与所述第一下拉开关单元的输出端相连，所述第二下拉开关单元的输入端与 所述选择模块的第二输入端相连，当所述第二下拉开关单元的控制端接收到高电平的控制 信号时导通，当所述第二下拉开关单元的控制端接收到低电平的控制信号时截止；
[0017] 当所述第一电平信号为正极性时：
[0018] 当所述输入单元接收到所述第一电平信号时，向所述第一上拉开关单元的控制端 输出低电平的控制信号；当所述输入单元收到所述第二电平信号时，向所述第二上拉开关 单元的控制端输出低电平的控制信号；
[0019] 当所述第一电平信号为正极性时：
[0020] 当所述输入单元接收到所述第一电平信号时，向所述第二上拉开关单元的控制端 输出低电平的控制信号；当所述输入单元收到所述第二电平信号时，向所述第一上拉开关 单元的控制端输出低电平的控制信号。
[0021] 优选地，所述第一上拉开关单元包括第一上拉晶体管和第二上拉晶体管，所述第 一上拉晶体管和所述第二上拉晶体管均为P型晶体管，
[0022] 所述第一上拉晶体管的栅极与所述第二上拉晶体管的栅极相连，所述第一上拉晶 体管的第一极与所述第二上拉晶体管的第一极相连，
[0023] 所述第一上拉晶体管的栅极形成为所述第一上拉开关单元的控制端，所述第一上 拉晶体管的第一极形成为所述第一上拉开关单元的输入端，所述第一上拉晶体管的第二极 形成为所述第一上拉开关单元的第一输出端，所述第二上拉晶体管的第二极形成为所述第 一上拉开关单元的第二输出端。
[0024]优选地，所述第二上拉开关单元包括第三上拉晶体管和第四上拉晶体管，
[0025]所述第三上拉晶体管和所述第四上拉晶体管均为P型晶体管；
[0026]所述第三上拉晶体管的栅极形成为所述第二上拉开关单元的控制端，所述第三上 拉晶体管的第二极形成为所述第二上拉开关单元的第一输出端，所述第三上拉晶体管的第 一极与所述第四上拉晶体管的第一极相连，且所述第三上拉晶体管的第一极形成为所述第 二上拉开关单元的输入端；
[0027] 所述第四上拉晶体管的栅极与所述第三上拉晶体管的栅极相连，所述第四上拉晶 体管的第二极形成为所述第二上拉开关单元的第二输出端。
[0028] 优选地，所述第一下拉开关单元包括第一下拉晶体管，所述第一下拉晶体管为N型 晶体管，所述第一下拉晶体管的栅极形成为所述第一下拉开关单元的控制端，所述第一下 拉晶体管的第一极形成为所述第一下拉开关单元的输出端，所述第一下拉晶体管的第二极 形成为所述第一下拉开关单元的输入端。
[0029] 优选地，所述第二下拉开关单元包括第二下拉晶体管，所述第二下拉晶体管为N型 晶体管，所述第二下拉晶体管的栅极形成为所述第二下拉开关单元的控制端，所述第二下 拉晶体管的第一极形成为所述第二下拉开关单元的输出端，所述第二下拉晶体管的第二极 形成为所述第二下拉开关单元的输入端。
[0030] 优选地，所述输入单元包括极性判断子单元、电平选择子单元、输出子单元，
[0031] 所述极性判断子单元与所述数据信号输入端相连，当所述数据信号输入端输出的 第一电平信号为正极性时，所述极性判断子单元输出第一判断信号，当所述数据信号输入 端输出的第一电平信号为负极性时，所述判断子单元输出第二判断信号；
[0032] 所述电平选择子单元包括判断信号接收端、第一电平输入端、第二电平输入端和 第三电平输入端、第一输出端和第二输出端，所述判断信号接收端与所述极性判断子单元 的输出端相连，所述第一电平输入端用于输入与正极性的第一电平信号相同的信号，所述 第二电平输入端用于输入与所述第二电平信号相同的信号，所述第三电平输入端用于输入 与负极性的第一电平信号相同的信号，当所述电平选择子单元的判断信号接收端接收到所 述第一判断信号时，所述电平选择子单元的第二电平输入端与所述电平选择子单元的第二 输出端导通，所述电平选择子单元的第一电平输入端与所述电平选择子单元的第一输出端 导通，当所述电平选择子单元的判断信号接收端接收到所述第二判断信号时，所述电平选 择子单元的第三电平输入端与所述电平选择子单元的第二输出端导通，所述电平选择子单 元的第二输出端与所述第二电平输入端导通；
[0033] 所述输出子单元包括第一开关晶体管、反相器和第二开关晶体管，所述第一开关 晶体管和所述第二开关晶体管均为N型晶体管，所述第一开关晶体管的栅极与所述数据信 号输入端相连，所述第一开关晶体管的第一极形成为所述输入单元的第一输出端，所述第 一开关晶体管的第二极与所述电平选择子单元的输出端相连，所述第二开关晶体管的栅极 与所述反相器的输出端相连，所述第二开关晶体管的第一极与所述输入单元的第二输出端 相连，所述第二开关晶体管的第二极与所述电平选择子单元的输出端相连；
[0034] 所述反相器的输入端与所述数据信号输入端相连，所述反相器的第一参考端与所 述电平选择单元的第一输出端相连，所述反相器的第二参考端与所述第二电平选择单元的 第二输出端相连。
[0035] 优选地，所述反相器包括第一反向晶体管和第二反向晶体管，所述第一反向晶体 管为P型晶体管，所述第二反向晶体管为N型晶体管，所述第一反向晶体管的栅极与所述第 二反向晶体管的栅极相连，并形成为所述反相器的输入端；
[0036] 所述第一反向晶体管的第一极与所述第一参考端相连，所述第二反相晶体管的第 二极与所述第二反向晶体管的第一极相连，所述第二反向晶体管的第二极与所述第二参考 端相连；
[0037] 通过所述第一参考端输入的信号与所述第一开关晶体管的第二极输入的信号的 极性相反，通过所述第二参考端输入的信号与所述第一开关晶体管的第二极输入的信号极 性相同。
[0038] 优选地，所述电平选择子单元包括第一选择晶体管、第二选择晶体管、第三选择晶 体管、第四极选择体管、第一非门和第二非门，
[0039]所述第一选择晶体管为P型晶体管，所述第一选择晶体管的栅极与所述第一非门 的输出端相连，所述第一非门的输出端与所述判断信号接收端相连，所述第一选择晶体管 的第一极与所述第一电平输入端相连，所述第一选择晶体管的第二极与所述反相器的第一 参考端相连；
[0040] 所述第二选择晶体管为P型晶体管，所述第二选择晶体管的栅极与所述判断信号 接收端，所述第二选择晶体管的第一极与所述第二电平输入端相连，所述第二选择晶体管 的第二极与所述反相器的第一参考端相连；
[0041] 所述第三选择晶体管为N型晶体管，所述第三选择晶体管的栅极与所述判断信号 接收端相连，所述第三选择晶体管的第一极与所述反相器的第二参考端相连，所述第三选 择晶体管的第二极与所述第二电平输入端相连；
[0042] 所述第四选择晶体管为N型晶体管，所述第四选择晶体管的栅极与所述第二非门 的输出端相连，所述二非门的输入端与所述判断信号输出端相连，第四选择晶体管的第一 极与所述第二参考端相连，第四选择晶体管的第二极与所述第三电平输入端相连；
[0043] 所述反相器