一种goa控制装置以及tft-lcd、显示设备的制造方法
【技术领域】
[0001]本申请涉及液晶显示技术领域，尤其涉及一种栅极扫描电路(GOA)控制装置以及一种薄膜晶体管液晶显示屏(TFT-1XD)、显示设备。
【背景技术】
[0002]现有电平位移器(LevelShifter)并没有输出错误保护功能，在某些情况下，前端输入全部拉低，但在前端时钟输入已经拉低的情况下，后端输出不会跟随前端输出，造成输出电平不为低，栅极扫描电路(GOA)单元错误打开。
[0003]如图1所示，当前端时钟输入信号(CK)N与CKN+1均为低时，后端输出信号(CLK)N与CLK N+1会内部导通，互相放电以作省电之用，然后当其中一个信号置高，CLK N和CLK N+I会接至电源，输出会正常。但当一帧信号结束时，CLK N和CLK N+1会一直导通，因为其中两个信号均不会置高，此时CLK N和CLK N+1不会正确接至电源充电，会保持中间电平至下一帧开始。
[0004]综上所述，现有技术中Level Shif ter没有输出错误保护功能，导致LeveIShif ter前端时钟输入信号全部拉低，但在前端时钟信号输入已经拉低的情况下，后端输出时钟信号不会跟随前端时钟信号输出，造成输出时钟信号电平不为低，GOA单元错误打开。
【发明内容】
[0005]本申请实施例提供了一种GOA控制装置以及一种TFT-LCD、显示设备，用以实现在Level Shifter前端时钟输入信号全部拉低的情况下，后端输出信号跟随前端时钟输入信号输出，从而使得输出信号电平为低，避免GOA单元错误打开。
[0006]本申请实施例提供的一种栅极扫描电路GOA控制装置，包括电平位移器，以及与电平位移器的输出端相连的控制模块，该控制模块用于当电平位移器的时钟输入信号均为低电平信号时，控制所述电平位移器输出的信号为低电平信号。
[0007]通过该装置，与电平位移器的输出端相连的控制模块，当电平位移器的时钟输入信号均为低电平信号时，控制所述电平位移器输出的信号为低电平信号，从而解决了由于现有电平位移器没有输出错误保护功能，导致的电平位移器前端时钟输入信号全部拉低，但在前端时钟输入信号已经拉低的情况下，后端输出信号不会跟随前端时钟输入信号输出，造成输出电平不为低，GOA单元错误打开的问题。
[0008]较佳地，所述控制模块包括一逻辑单元和该逻辑单元输出端连接的一场效应管，所述场效应管的栅极连接所述逻辑单元的输出端，所述场效应管的信号输入端连接低电平VGL输入端，所述场效应管的输出端连接所述电平位移器的输出端，所述逻辑单元的输入端连接电平位移器的时钟输入信号的输出端，用于当电平位移器的时钟输入信号均为低电平信号时，输出高电平信号或低电平信号，使得所述场效应管导通，从而使得所述电平位移器输出的信号为低电平信号。
[0009]较佳地，所述场效应管为N型场效应管，所述逻辑单元用于当电平位移器的时钟输入信号均为低电平信号时，输出高电平信号，使得所述N型场效应管导通；
[0010]或者，所述场效应管为P型场效应管，所述逻辑单元用于当电平位移器的时钟输入信号均为低电平信号时，输出低电平信号，使得所述P型场效应管导通。
[0011 ]较佳地，所述场效应管为N型场效应管时，所述逻辑单元包括三个与门和一个非门，其中电平位移器的第一时钟输入信号和第二时钟输入信号输入第一与门，电平位移器的第三时钟输入信号和第四时钟输入信号输入第二与门，第一与门和第二与门的输出信号输入第三与门，第三与门的输出信号输入非门，非门的输出信号为所述逻辑单元的输出信号。
[0012]较佳地，所述控制模块包括时序控制器和该时序控制器输出端连接的一场效应管，所述场效应管的栅极连接所述时序控制器的输出端，所述场效应管的信号输入端连接低电平VGL输入端，所述场效应管的输出端连接所述电平位移器的输出端；
[0013]所述时序控制器，用于当电平位移器的时钟输入信号均为低电平信号时，输出高电平信号或低电平信号，使得所述场效应管导通，从而使得所述电平位移器输出的信号为低电平信号。
[0014]较佳地，所述场效应管为N型场效应管，所述时序控制器用于当电平位移器的时钟输入信号均为低电平信号时，输出高电平信号，使得所述N型场效应管导通；
[0015]或者，所述场效应管为P型场效应管，所述时序控制器用于当电平位移器的时钟输入信号均为低电平信号时，输出低电平信号，使得所述P型场效应管导通。
[0016]较佳地，所述场效应管为N型场效应管时，所述时序控制器用于当电平位移器的第一时钟输入信号至第四时钟输入信号均为低电平信号时，输出高电平信号，使得所述N型场效应管导通。
[0017]本申请实施例提供的一种薄膜晶体管液晶显示屏TFT-LCD，包括本申请实施例提供的任一所述的GOA控制装置。
[0018]本申请实施例提供的一种显示设备，包括本申请实施例提供的所述TFT-LCD。
【附图说明】
[0019]图1为现有技术中LevelShifter前端时钟输入信号与输出信号的时序关系示意图；
[0020]图2为本申请实施例提供的一种栅极扫描电路GOA控制装置的结构示意图；
[0021]图3为本申请实施例提供的一种Levelshifter的结构示意图；
[0022]图4为本申请实施例提供的一种在Level shifter的输出端增加一逻辑单元与一个Nmos时GOA控制装置的结构示意图；
[0023]图5为本申请实施例提供的一种逻辑单元的结构示意图；
[0024]图6为本申请实施例提供的一种在Levelshifter的输出端增加一时序控制器与一个Nmos时GOA控制装置的结构示意图；
[0025]图7为本申请实施例提供的一种时钟输入信号与GP1输出信号的时序关系示意图。
【具体实施方式】
[0026]本申请实施例提供了一种GOA控制装置以及一种TFT-LCD、显示设备，用以实现在Level Shifter前端时钟输入信号全部拉低的情况下，后端输出信号跟随前端时钟输入信号输出，从而使得输出信号电平为低，避免GOA单元错误打开。
[0027]参见图2，本申请提供的一种栅极扫描电路GOA控制装置，包括电平位移器Levelshifter 101，以及与Level shifter的输出端相连的控制模块102，该控制模块用于当Level shifter的时钟输入信号均为低电平信号时，控制所述Level shifter输出的信号为低电平信号。通过该装置，与Level shifter的输出端相连的控制模块，当Level shifter的时钟输入信号均为低电平信号时，控制所述LeveI shifter输出的信号为低电平信号，从而解决了由于现有Level Shifter没有输出错误保护功能，导致的Level Shifter前端时钟输入信号全部拉低，但在前端时钟输入信号已经拉低的情况下，后端输出信号不会跟随前端时钟输入信号输出，造成输出电平不为低，GOA单元错误打开的问题。
[0028]具体地，本申请实施例通过在LeveI Shifter外增加的逻辑单元或时序控制器，将前端Level shifter的时钟输入信号(简称CK信号)输入均为低时，将后端Level shifter输出的信号(简称CLK N)全部拉至低电平信号(VGL)，防止Level shifter输出异常。
[0029]本申请实施例中所述的Levelshifter为一种集成电路(IC)，可以将电平放大。在TFT-1XD结构中，LeveI shifter为GOA单元供电，其输出的信号CLK N输出连接至GOA单元。例如，参见图3,Level shifter包括四个场效应管Tl至T4，输入的信号包括CKl和CK3，输出的信号包括CLKl和CLK3。
[0030]本申请实施例，通过逻辑电路或者前端时序控制器的GP1输出，控制LeVe IShifter的输出，当CK N与CK N+1均为低时，会将Level Shifter输出的信号CLK N与CLK N+I全部拉低，实现在Level Shifter前端时钟输入信号全部拉低的情况下，后端输出信号跟随前端时钟输入信号输出，从而使得输出信号电平为低，避免GOA单元错误打开，其中N为自然数。
[0031]实施例一:
[0032]参见图4，在Level shifter的输出端增加一个逻辑单元与一个Nmos或Pmos。所述场效应管的栅极连接所述逻辑单元的输出端，所述场效应管的信号输入端连接低电平VGL输入端，所述场效应管的输出端连接所述Le ve I sh i f t er的输出端，所述逻辑单元的输入端连接Level shifter的时钟输入信号的输出端，用于当Level shifter的时钟输入信号均为低电平信号时，输出高电平信号或低电平信号，使得所述场效应管导通，从而使得所述Level shifter输出的信号为低电平信号。
[0033]较佳地，所述场效应管为Nmos时，所述逻辑单元用于当Level shifter的时钟输入信号均为低电平信号时，输出高电平信号，使得Nmos导通；
[0034]或者，所述场效应管为Pmos时，所述逻辑单元用于当Level shifter的时钟输入信号均为低电平信号时，输出低电平信号，使得所述Pmos导通。
[0035]较佳地，所述场效应管为Nmos时，逻辑单元结构参见图5所示，包括三个与门和一个非门，其中Level shifter的第一时钟输入信号CKl和第二时钟输入信号CK2输入第一与门501 ,Level shifter的第