信号线驱动电路和使用该电路的显示装置的制作方法

专利名称：信号线驱动电路和使用该电路的显示装置的制作方法
技术领域：
本发明涉及一种即使在输入信号线分辨率互不相同的输入信号任一的情况下，也可通过分别对应的动作定时，可驱动多个信号线，并且消耗功率低的信号线驱动电路和使用该电路的显示装置。
背景技术：
例如图6所示，在有源矩阵型图像显示装置101的象素阵列102中，设置多个数据信号线SL1…、多个扫描信号线GL1…、和对每个数据信号线SL1…和扫描信号线GL1…的组合设置的配置成矩阵形的象素PIX(1，1)。
控制电路106输出表示图像的视频信号DAT。这里，视频信号DAT按分时传送表示图像各象素的显示状态的视频数据D…，上述控制电路106将时钟信号SCK和启动脉冲信号SSP输出到数据信号线驱动电路103，将时钟信号GCK和启动脉冲信号GSP输出到扫描信号线驱动电路104，作为用于在象素阵列102中正确显示视频信号DAT的定时信号。
另外，上述扫描信号线驱动电路104与上述时钟信号GCK等定时信号同步，顺序选择象素阵列102的各扫描信号线GL1…。
并且，数据信号线驱动电路103与上述时钟信号SCK等定时信号同步动作，在规定对应于各数据信号线SL1…的定时的同时，由各定时采样上述视频信号DAT。并且，数据信号线驱动电路103必要时放大各采样结果，写入各数据信号线SL1…。
另一方面，各象素PIX(i，j)…在选择分别对应的扫描信号线GLj期间(水平期间)，对应于写入分别对应的数据信号线SLi的数据，控制各自的亮度。由此，在象素阵列102中显示视频信号DAT表示的图像。另外，i是小于数据信号线SL1…条数的任意整数，j是小于扫描信号线GL1…条数的任意整数。
例如

图17所示，在上述数据信号线驱动电路103的移位寄存器SR的初级L1中，若输入启动脉冲信号SSP，则移位寄存器SR在时钟信号SCK表示的移位周期中将各级L1…的输出移位到次级L2。由此，如图18所示，构成移位寄存器SR各级的闩锁电路L1…的输出信号波形为彼此错位一个移位周期的波形O1…。
各输出信号O1如图17所示由分别对应的波形整形电路WE1调整脉冲宽度后，由分别对应的缓冲电路BF1…进行缓冲，作为定时信号T1…输出。
另一方面，在数据信号线驱动电路103中设置由分别对应于数据信号线SL1…设置的采样单元SU1…构成的采样部111。各采样单元SUi在定时信号Ti表示的期间中，向数据信号线SLi输出视频信号DAT。由此，将定时信号Ti表示输出停止的定时中的视频信号DAT的采样结果写入PIX(i，j)。
这里，上述控制电路106输出指示与视频信号DAT的采样周期一致的移位周期的时钟信号SCK。因此，数据信号线驱动电路103可正确采样视频信号DAT，图像显示装置101可显示视频信号DAT表示的图像。
因此，通过分辨率互不相同的视频信号DAT，构成一个画面的纵向和横向的象素数量互不相同。故应在显示视频信号DAT的一个画面时设置的扫描期间的数量和每个扫描期间的采样时间数量也互不相同。
并且，为了以同样大小显示各视频信号DAT的图像，必须变更相邻象素间的距离(象素中心间的距离)。因此，上述图像显示装置101与CRT(阴极射线管)不同，以数据信号线SL…间的距离或扫描信号线GL…间的距离来固定象素PIX…间的距离，所以不能变更实际的信号线分辨率。
因此，提议一种图像显示装置(参照特开平6～274122号公报
公开日1994年9月30日)，在视频信号DAT的信号源和数据信号线驱动电路之间设置控制电路，以便在输入信号线分辨率比图像显示装置101的实际信号线分辨率低的视频信号DAT的情况下，也可用实际的信号线分辨率驱动象素阵列102，在输入信号线分辨率比图像显示装置101的实际信号线分辨率低的视频信号DAT的情况下，该控制电路为了补充不足的象素数据，根据输入的视频信号DAT，生成内插视频信号和与其同步的内插时钟，提供给数据信号线驱动电路。
但是，在上述现有结构中，在低分辨率模式的情况下，为了补充不足的象素数据，生成内插视频信号和内插时钟，所以在数据信号线驱动电路中依然是低分辨率模式，在每个水平期间提供与高分辨模式时相同脉冲数的时钟信号(内插后的时钟信号)。因此，产生所谓难以充分降低向数据信号线驱动电路提供视频信号DAT的电路(上述控制电路等)的动作速度，难以削减消耗功率的问题。
另外，即使在该情况下，数据信号线驱动电路在高分辨率模式时和低分辨率模式时，都根据来自图16所示移位寄存器SR所有级(闩锁电路L1、L2…)的输出信号生成各定时信号Ti。因此，即使在数据信号线驱动电路中也难充分削减消耗功率。
发明概述本发明的目的在于实现一种即使在输入多个信号线分辨率的输入信号之一的情况下，尽管向例如采样单元SU等驱动各信号线的信号线驱动部指示对应于输入信号的定时，但消耗功率少的信号线驱动电路和使用该电路的显示装置。
为了达到上述目的，本发明的信号线驱动电路设置扫描部，向分别对应于多个信号线设置的信号线驱动部输出表示分别对应于输入信号动作用定时的定时信号，其中，在上述扫描部中设置多个系统的移位寄存器；和控制单元，对应于输入信号的信号线分辨率，控制上述多个系统的移位寄存器至少一部分的动作或停止。
在上述结构中，因为可对应于输入信号的信号线分辨率来控制多个系统的移位寄存器中动作的系统数量，所以在对应于输入信号的信号线分辨率、即驱动各信号线的信号线驱动部对应于输入信号动作的情况下，对应于应指示各信号线驱动部的定时数量，增减动作中的移位寄存器级数的总和。结果，扫描部可没有任何障碍地输出表示信号线驱动部动作定时的定时信号。
另外，在信号线分辨率低的情况下，因为停止一部分移位寄存器，所以与现有技术的结构、即不论信号线分辨率如何仍动作的移位寄存器级的总数不变化的结构相比，可削减消耗功率。
结果，即使在输入高的信号线分辨率的输入信号和低的信号线分辨率的输入信号之一的情况下，尽管可指示信号线驱动部正确的动作定时，但仍可实现消耗功率低的信号线驱动电路。
另外，为了达到上述目的，根据本发明的信号线驱动电路设置扫描部，向分别对应于多个信号线设置的信号线驱动部输出表示分别对应于输入信号动作用定时的定时信号，其中，在上述扫描部中设置互不相同系统的第一和第二移位寄存器；和控制单元，在高分辨率模式时，使上述第一和第二移位寄存器动作，同时，在施加信号线分辨率比上述高分辨率模式低的输入信号的低分辨率模式时，使上述第一移位寄存器停止。第一和第二移位寄存器既可以分别是单一系统的移位寄存器，也可以是多个系统的移位寄存器。
在上述结构中，在高分辨率模式的情况下，控制单元使第一和第二移位寄存器双方动作，所以动作中的移位寄存器级数总和比低分辨率模式时多。因此，输入信号的信号线分辨率比低分辨率模式的情况高，例如，尽管用于采样该输入信号中包含的各数据的定时、或用于切换对应于该输入信号中包含的数据线的定时等驱动各信号线的信号线驱动部对应于输入信号动作的情况下应指示各信号线驱动部的定时数量多，但扫描部仍可没有任何故障地输出表示信号线驱动部动作定时的定时信号。
另一方面，在低分辨率模式的情况下，控制单元使第一移位寄存器停止，使第二移位寄存器动作。此时，动作中的移位寄存器级数总和比高分辨率模式时少。另外，因为输入信号的信号线分辨率也比高分辨率模式时低，所以应指示上述各信号线驱动部的定时数量也变少。因此，尽管第一移位寄存器停止，但扫描部仍可没有任何故障地向各信号线驱动部输出表示上述定时的定时信号。
在上述结构中，在低分辨率模式时，第一移位寄存器停止动作。另外，因为第一和第二移位寄存器是彼此不同系统的移位寄存器，所以与现有技术的结构、即不论信号线分辨率如何，动作的移位寄存器级总数都不变化的结构相比，可削减消耗功率。
另外，与设置单一系统的移位寄存器，在低分辨率时模式时，跳过部分级，移位脉冲的结构相比，可抑制第二移位寄存器所需的动作速度。因此，可由消耗功率较低的电路来构成第二移位寄存器。
结果，即使在输入高信号线分辨率的输入信号和低信号线分辨率输入信号之一的情况下，尽管向信号线驱动部指示正确的动作定时，仍可实现消耗功率低的信号线驱动信号。
为了达到上述目的，根据本发明的信号线驱动电路设置扫描部，向分别对应于多个信号线设置的信号线驱动部输出表示分别对应于输入信号动作用定时的定时信号，其中，上述扫描部具备移位寄存器；和控制单元，对应于输入信号的信号线分辨率来选择是否跳过该移位寄存器的至少部分级并使信号移位，同时，使跳过的级停止。
在上述结构中，在施加信号线分辨率比上述高分辨率模式低的输入信号的低分辨率模式时，控制单元跳过移位寄存器的至少部分级后使信号移位。这里，在该情况下，动作中的移位寄存器的级数总和比不跳过的情况少。但是，因为输入信号的信号线分辨率也比高分辨率模式时低，所以上述应指示各信号线驱动部的定时数也少。因此，尽管跳过移位寄存器的至少部分级后传送信号，但扫描部可向各信号线驱动部输出表示上述定时的定时信号，可使跳过的级停止。
结果，即使在输入高的信号线分辨率的输入信号和低的信号线分辨率的输入信号之一的情况下，也可向信号线驱动部指示正确的动作定时，仍可实现消耗功率低的信号线驱动电路。
另外，为了达到上述目的，根据本发明的显示装置具备多个数据信号线；与上述各数据信号线交叉配置的多个扫描信号线；对应于上述数据信号线和扫描信号线的组合，配置成例如矩阵形等的象素；驱动上述扫描信号线的扫描信号线驱动电路；和数据信号线驱动电路，向上述各数据信号线输出对应于对应上述各数据信号线设置的采样电路的采样结果的信号，该扫描信号线驱动电路和数据信号线驱动电路至少一方是上述任一信号线驱动电路。
上述结构的信号线驱动电路即使在输入高的信号线分辨率的输入信号和低的信号线分辨率的输入信号之一的情况下，各信号线驱动部也可以正确动作定时来驱动各信号线，仍为低消耗功率。因此，作为扫描信号线驱动电路和数据信号线驱动电路至少一方，通过使用该信号线驱动电路，也可正确显示高分辨率的视频信号和低分辨率的视频信号之一，仍可实现消耗功率少的显示装置。
通过下述记载可完全了解本发明的其它目的、特征和优点。另外，参照附图，由以下的说明可明白本发明的优点。
附图的简要说明图1表示本发明实施例，是表示数据信号线驱动电路的主要部分结构的框图。
图2是表示包含上述数据信号线驱动电路的图像显示装置主要部分结构的框图。
图3是表示上述图像显示装置中设置的象素示意结构的电路图。
图4是表示上述数据信号线驱动电路中设置的开关结构例的电路图。
图5是表示上述数据信号线驱动电路中设置的其它开关结构例的电路图。
图6表示上述数据信号线驱动电路的动作，是表示高分辨率模式时的各部的信号波形的波形图。
图7表示上述数据信号线驱动电路的动作，是表示低分辨率模式时的各部的信号波形的波形图。
图8是表示上述数据信号线驱动电路变形例的框图。
图9(a)～图9(k)表示构成上述图像显示装置的薄膜晶体管的制造加工，是表示各工序中基板截面的工序截面图。
图10是表示上述薄膜晶体管的结构的截面图。
图11表示本发明的其它实施例，是表示数据信号线驱动电路的主要部分结构的框图。
图12表示上述数据信号线驱动电路的动作，是表示高分辨率模式时各部的信号波形的波形图。
图13表示上述数据信号线驱动电路的动作，是表示低分辨率模式时各部的信号波形的波形图。
图14是表示上述数据信号线驱动部变形例的框图。
图15是表示上述数据信号线驱动部的其它变形例的框图。
图16表示现有实例，是表示图像显示装置主要部分结构的框图。
图17是表示上述图像显示装置中设置的数据信号线驱动电路主要部分结构的框图。
图18表示上述数据信号线驱动电路的动作，是表示各部信号波形的波形图。
图19表示本发明的另外实施例，是表示数据信号线驱动电路主要部分结构的框图。
图20表示上述数据信号线驱动电路的动作，是表示低分辨率模式时的各部信号波形的波形图。
图21是表示具有多个系统的移位寄存器的上述数据信号线驱动电路变形例的框图。
图22表示上述图像显示装置的变形例，是表示扫描信号线驱动电路主要部分结构的框图。
实施例的描述实施例1下面，根据图1至图10来说明本发明的一实施例。即，根据本实施例的图像显示装置(显示装置)1是对应于具有各种分辨率的视频源的图像显示装置，通过对应于各分辨率模式，控制数据信号线驱动电路的驱动部，尽管可搭载分辨率可变功能并进行高品质显示，但仍为可降低消耗功率的图像显示装置。
如图2所示，该图像显示装置1具备具有配置成矩阵形的象素PIX(1，1)～PIX(n，m)的象素阵列2；驱动象素阵列2的数据信号线SL1～SLn的数据信号线驱动电路3；驱动象素阵列2的扫描信号线GL1～GLm的扫描信号线驱动电路4；向两驱动电路3、4供电的电源电路5；和向两驱动电路3、4提供控制信号的控制电路(时钟信号控制单元)6。另外，上述数据信号线驱动电路3对应于记载在权利要求范围内的信号线驱动电路，上述各数据信号线SL1～SLn对应于信号线。
下面，在说明数据信号线驱动电路3的详细结构之前，说明图像显示装置1整体的示意结构和动作。另外，为了说明方便，例如第i条数据信号线SLi等，仅在必需规定位置的情况下，标以表示位置的数字或英文来进行参照，而在没必要规定位置的情况下或统称的情况下，省略表示位置的文字来进行参照。
上述象素阵列2具备多个(此时为n条)数据信号线SL1～SLn；和在各数据信号线SL1～SLn中彼此交叉的多个(此时为m条)扫描信号线GL1～GLm，若设从1至n的任意整数和从1到m的任意整数为j，则在每个数据信号线SLi和扫描信号线GLj的组合中设置象素PIX(i，j)。
在本实施例中，在相邻两条数据信号线SL(i～1)·SLi和相邻两条扫描信号线GL(i～1)·GLj包围的部分中配置各象素PIX(i，j)。
通常，在说明图像显示装置1为液晶显示装置的情况时，如图3所示，上述象素PIX(i，j)例如具备作为开关元件的场效应晶体管SW(i，j)，栅极连接在扫描信号线GLj上，漏极连接在数据信号线SLi上；和象素电容Cp(i，j)，一侧电极连接在该场效应晶体管SW(i，j)的源极上。另外，象素电容Cp(i，j)另一端连接在所有象素PIX…公共的公共电极线上。上述象素电容Cp(i，j)由液晶电容CL(i，j)和必要时附加的辅助电容Cs(i，j)构成。
对上述象素PIX(i，j)而言，若选择扫描信号线GLj，则场效应晶体管SW(i，j)导通，向象素电容Cp(i，j)施加施加在数据信号线SLi上的电压。另一方面，该扫描信号线GLj的选择期间结束，场效应晶体管SW(i，j)截止期间，象素电容Cp(i，j)继续保持截止时的电压。其中，液晶的透过率或反射率随施加在液晶电容CL(i，j)上的电压变化。因此，若选择扫描信号线GLj，向数据信号线SLi施加对应于该象素PIX(i，j)的视频数据D的电压，则可使该象素PIX(i，j)的显示状态与视频数据D一致变化。
另外，上述虽举例说明了液晶的情况，但象素PIX(i，j)在向扫描信号线GLj施加表示选择的信号期间，可对应于施加在数据信号线SLi上的信号值来调整象素PIX(i，j)的亮度，不管是否自发光，都可使用其它结构的象素。
在上述结构中，图2所示扫描信号线驱动电路4向各扫描信号线GL1～GLm输出例如电压信号等表示是否选择期间的信号。另外，扫描信号线驱动电路4例如根据控制电路6提供的时钟信号GCK和启动脉冲信号GSP等定时信号来变更输出表示选择期间的信号的扫描信号线GLj。由此，按预定的定时顺序选择各扫描信号线GL1～GLm。
另外，数据信号线驱动电路3通过按规定定时采样而分别提取分时输入的各象素PIX…的视频数据D…，作为视频信号DAT。并且，数据信号线驱动电路3通过各数据信号线SL1～SLn向对应于扫描信号线驱动电路4选择中的扫描信号线GLj的各象素PIX(1，j)～PIX(n，j)输出对应于各自的视频数据D…的输出信号。
上述视频信号DAT是预定的多个分辨率之一，在本实施例中，与表示是哪个分辨率的分辨率切换信号MC一起从控制电路6输入。另外，数据信号线驱动电路3根据从控制电路6输入的时钟信号SCK和启动脉冲信号SSP等定时信号，决定上述采样时间和输出信号的输出定时。
另一方面，各象素PIX(1，j)～PIX(n，j)在选择自对应的扫描信号线GLj期间，对应于提供给自对应的数据信号线SL1～SLn的输出信号，调整发光时的辉度和透过率等，决定自己的亮度。
其中，扫描信号线驱动电路4顺序选择扫描信号线GL1～GLm。因此，可将象素阵列2的所有象素PIX(1，1)～PIX(n，m)设定为各自的视频数据D表示的亮度，更新象素阵列2中显示的图像。
下面，说明向数据信号线驱动电路3提供高分辨率和低分辨率中之一，在低分辨率情况下，输入信号线分辨率为高分辨率时的一半的视频信号DAT的情况，作为多个分辨率的实例。
此时，数据信号线驱动电路3在施加高分辨率的视频信号DAT的情况下，向一个数据信号线SLi输出对应于一个视频数据D的输出信号，在低分辨率的情况下，向相邻的两个数据信号线SLi·SL(i+1)输出对应于一个视频数据D的输出信号。从而，可使看见的水平分辨率(信号线分辨率)与视频信号DAT的水平分辨率一致。因此，例如物理的最大显示分辨率例如为UXGA(Ultra～eXtendedGraphics Array)的图像显示装置1中显示SVGA(Super Video Graphics Array)的视频信号DAT表示的视频等情况下，输入的视频信号DAT的水平分辨率即使比图像显示装置1水平方向上的物理显示分辨率最大值小的情况下也可高品质显示视频。
如图1所示，上述数据信号线驱动电路3具备由采样单元(信号线驱动部；采样电路)SU1～SUn构成的采样部11，对应于各数据信号线SL1～SLn，通过分别对应的定时信号T1～Tn来采样视频信号DAT。在本实施例中，在传送视频信号DAT的信号线和分别对应的数据信号线SLi之间设置上述各采样单元SUi，实现对应于定时信号Ti开闭的模拟开关。
另外，为了降低消耗功率，根据本实施例的上述数据信号线驱动部3中具备包含彼此独立系统的移位寄存器SRA·SRB的扫描电路部(扫描部)12；根据该扫描电路部12的输出信号O1～On和上述分辨率切换信号MC生成上述各定时信号T1～Tn的切换部(切换单元)13；和对应于分辨率切换信号MC来控制移位寄存器SRC的动作/非动作的寄存器控制部(控制单元)14。在图1的情况下，上述移位寄存器SRA对应于权利要求范围中记载的第二移位寄存器，位移寄存器SRB对应于第一移位寄存器。
上述移位寄存器SRA是串联连接p个闩锁电路LA1～LAp的移位寄存器，作为各闩锁电路LA1～LAp的输出(移位寄存器SRA的各级输出)，可输出上述输出信号O1～On中第奇数次的输出信号O1、O3、…。另外，p在n为偶数的情况下为n/2，在奇数的情况下为(n+1)/2。
另外，移位寄存器SRB是串联连接q个闩锁电路LB1～LBq的移位寄存器，作为各闩锁电路LB1～LBq的输出(移位寄存器SRb的各级输出)，可输出上述输出信号O1～On中第偶数的输出信号O2、O4、…。另外，q在n为偶数的情况下为n/2，在奇数的情况下为(n～1)/2。
另外，从图2所示控制电路6向上述移位寄存器SRA的各级(闩锁电路LA1～LAp)施加时钟信号SCKA，从控制电路6向移位寄存器SRB的各级(闩锁电路LB1～LBq)施加时钟信号SCKB。
从上述控制电路6向移位寄存器SRA的初级(闩锁电路LA1)和移位寄存器SRB的初级(闩锁电路LB1)分别施加启动脉冲信号SSPA和SSPB。
这里，在上述结构中，设置两个系统的移位寄存器SRA·SRB，可各自分担驱动各数据信号线SL…。因此，与由单一系统的移位寄存器SR构成扫描电路部12f的情况(后述)相比，时钟信号SCKA·SCKb的最高驱动频率变为1/2。随之而来，各移位寄存器SRA·SRB可由动作速度比由单一系统的移位寄存器SR构成扫描电路部12f的情况慢的电路来实现。在本实施例中，虽然设置两个系统的移位寄存器SRA·SRB，但两者级数总和与单一系统的情况一样，为数据信号线SL…的条数(n级)。因此，尽管设置两个系统的移位寄存器SRA·SRB，但不会产生级数增加引起的电路规模增加。结果，在缩小扫描电路部12的电路规模的同时，可削减驱动所需的功率。
另一方面，上述切换部13在分辨率切换信号MC表示高分辨率的情况下，输出扫描电路部12的各输出O1～On表示定时的定时信号T1～Tn。另外，在表示低分辨率的情况下，设k为小于p的整数，则通过生成输出O(2*k～1)表示定时的定时信号T(2*k～1)、T(2*k)，根据移位寄存器SRA的各级输出O1，可输出上述定时信号T1～Tn。
具体而言，上述切换部13被分割成p个块B1～Bp，在各块Bk中设置从移位寄存器SRA第k次(闩锁电路LAk)到采样单元SU(2*k～1)的信号路径；和从移位寄存器SRB第k次(闩锁电路LBk)到采样单元SU(2*k)的信号路径。另外，各块Bk具备在分辨率切换信号MC表示低分辨率的情况下，截断从上述闩锁电路LBk到采样单元SU(2*k)的信号路径的开关ASOk；和在表示低分辨率的情况下，连接来自上述闩锁电路LAk的信号路径和到采样单元SU(2*k)的信号路径的开关ASNk。另外，在n为奇数的情况下，对于最终的块Bp而言，不需要从移位寄存器SRB到采样部11的信号路径和开关ASNp·ASOp。
另外，在本实施例中，为了提高各采样单元SU(2*k～1)·SU(2*k)的采样时间精度，在上述各块Bk和分别对应的采样单元SU(2*k～1)·SU(2*k)之间，设置波形整形电路WE(2*k～1)·WE(2*k)，分别调整从上述块Bk到各采样单元SU(2*k～1)·SU(2*k)的信号的脉冲宽度；和缓冲电路BF(2*k～1)·BF(2*k)，分别缓冲各波形整形电路WE(2*k～1)·WE(2*k)的输出信号。
此时，在上述闩锁电路LBk和波形整形电路WE(2*k)之间设置上述开关ASOk。另外，上述开关ASNk的一端连接在上述闩锁电路LAk上，另一端连接在开关ASOk与波形整形电路WE(2*k)的连接点上。
例如，如图4和图5所示，上述两个开关ASNk和ASOk可实现为由n～ch和pch的晶体管构成的CMOS型模拟开关。例如，在表示低分辨率时，上述分辨率切换信号MC为低电平的情况下，向构成开关ASNk的p～ch的晶体管的栅极输入正相的上述信号MC，向n～ch晶体管的栅极输入该信号的反相信号/MC。同样，向构成开关ASOk的n～ch的晶体管的栅极输入正相的上述信号MS，向p～ch晶体管的栅极输入反相信号/MC。另外，反相信号/MC例如由反相器反转上述信号MC来生成。
在上述结构中，在输入高分辨率的视频信号DAT的情况下，如图6所示，控制电路6将表示高分辨率的分辨率切换信号MC(例如高电平)提供给数据信号线驱动电路3。
与之对应，对于数据信号线驱动电路3的切换部13而言，在开关ASO1～ASOp导通的同时，开关ASN1～ASNp截止。该状态下，从移位寄存器SRA的第k级(闩锁电路LAk)到采样单元SU(2*k～1)的信号路径和从移位寄存器SRB的第k级(闩锁电路LBk)到采样单元SU(2*k)的信号路径变为有效，上述各数据信号线SL…被交替分配给移位寄存器SRA的输出和移位寄存器SRB的输出。
另外，寄存器控制部14在分辨率切换信号MC表示高分辨率的情况下，例如向移位寄存器SRB供电等使移位寄存器SRB动作。另一方面，控制电路6为了驱动两个移位寄存器SRA·SRB，分别输出移位定时频率为视频数据D的施加频率一半的时钟信号SCKA·SCKB。此时，控制电路6为了向各数据信号线SL…写入时间上不同的数据(各象素PIX的视频数据D)，设定上述时钟信号SCKA的相位和时钟信号SCKB的相位，以在向移位寄存器SRA指示时钟信号SCKA的移位定时间隙加入向移位寄存器SRB指示时钟信号SCKB的移位定时。
在本实施例中，两个移位寄存器SRA·SRB构成为在时钟信号SCKA·SRB的两个边沿移位。因此，两个时钟信号SCKA·SRB的频率为视频数据D的施加频率的1/4，时钟信号SCKA和SCKB的相位差设定为90度。
另外，控制电路6向数据信号线驱动电路3输入两个启动脉冲信号SSPA和SSPB，使移位寄存器SRA的初级输出O1的相位变为比移位寄存器SRB的初级输出O2的相位仅前进上述相位差(在本实例的情况下，仅为上述时钟信号SCKA的各90度)的定时。
因此，如图6中O1所示，扫描电路部12各输出Oi的波形变为仅比上一输出滞后上述相位差(在本实例中，为各时钟信号SCKA的90度)的定时波形。另外，如上所述，在分辨率切换信号MC表示高分辨率的情况下，各块Bk中，从移位寄存器SRA的第k级(闩锁电路LAk)到采样单元SU(2*k～1)的信号路径和从移位寄存器SRB的第k级(闩锁电路LBk)到采样单元SU(2*k)的信号路径变为有效。因此，上述各输出Oi在由分别对应的波形整形电路WEi调整脉冲宽度后，由缓冲电路BFi缓冲，输出到采样单元SUi。
其中，上述波形整形电路WEi和缓冲电路BFi仅调整脉冲宽度和进行缓冲。因此，缓冲电路BFi的输出信号Ti与上一缓冲电路BF(i～1)的输出信号T(i～1)的相位差为滞后与扫描电路部12的相位差相同的相位差(在本实例中为时钟信号SCKA的各90度)的定时。由此，缓冲电路BF1～BFn可向采样部11输出表示互不相同采样时间的定时信号T1～Tn。
因此，采样部11的仰视信号线分辨率与实际的信号线分辨率相同，为n，采样部11的各采样单元SU1～SUn可通过互不相同的定时采样视频信号DAT。由此，在从信号线分辨率n的视频信号DAT中采样视频数据D(1，j)～D(n，j)的同时，在选择扫描信号线GLj期间，可向各数据信号线SL1～SLn输出采样结果(D(1，j)～D(n，j))。此时，因为在时间上分别驱动各采样单元SU，所以图像显示装置1中显示的图像的水平分辨率与数据信号线驱动电路3的实际信号线分辨率相同，数据信号线SL的条数即变为n。
另外，在本实施例中，以点顺序驱动的情况为例，采样部11的各采样单元SUi在定时信号Ti表示的期间内导通。因此，定时信号Ti变化为表示截止的值的时刻为采样时间，将该时刻的视频信号DAT的值(视频数据D)作为采样结果输出给数据信号线SLi。
另一方面，在输入低分辨率的视频信号DAT的情况下，如图7所示，控制电路6向数据信号线驱动电路3输出表示低分辨率的分辨率切换信号MC(例如低电平)。
与之对应，对于切换部13而言，在截止开关ASO1～ASOp的同时，开关ASN1～ASNp导通。在该状态下，从移位寄存器SRA的第k级(闩锁电路LAk)到采样单元SU(2*k～1)和SU(2*k)的信号路径变为有效，相邻的数据信号线SL·SL为一组，分配给移位寄存器SRA。
另外，控制电路6将移位寄存器SRB的启动脉冲信号SSPB固定在低电平，使移位寄存器SRB处于非动作状态。此外，寄存器控制部14在分辨率切换信号MC表示低分辨率的情况下，例如截止向移位寄存器SRB供电，使移位寄存器SRB的动作停止。从而，可削减非动作状态下的移位寄存器SRB的消耗功率。
另外，控制电路6将移位寄存器SRB的时钟信号SCKB固定在一定电位。由此，例如也可削减控制电路6等产生时钟信号SCK的电路的消耗功率。
另一方面，控制电路6为了驱动移位寄存器SRA，在输出移位定时的频率与视频数据D的施加频率相同的时钟信号SCKA的同时，输出启动脉冲信号SSPA。另外，在本实施例中，因为在两个边沿移位，所以时钟信号SCKA的频率为视频数据D的施加频率的1/2。
由此，如图7中O1所示，扫描电路部12的移位寄存器SRA的各闩锁电路LAk输出的各输出信号O(2*k～1)的波形变为仅比上一级闩锁电路LA(k～1)的输出O信号(2*k～3)滞后各移位寄存器SRA的移位间隔(在本实例中，为各时钟信号SCKA的180度)的定时波形。另外，因为移位寄存器SRB停止动作，所以移位寄存器SRB的各级输出O2、O4…变为固定值(在图7的实例中为低电平)。
另外，如上所述，在分辨率切换信号MC表示低分辨率的情况下，各块Bk中，从移位寄存器SRA的第k级(闩锁电路LAk)到采样单元SU(2*k～1)和SU(2*k)的信号路径变为有效。上述各输出O(2*k～1)作为定时信号T(2*k～1)，通过波形整形电路WE(2*k～1)和缓冲电路BF(2*k～1)提供给采样单元SU(2*k～1)，同时，作为定时信号T(2*k)，通过波形整形电路WE(2*k)和缓冲电路BF(2*k)提供给采样单元SU(2*k)。
其中，在该情况下，各波形整形电路WEi和缓冲电路BFi也仅调整脉冲宽度和进行缓冲。因此，缓冲电路BF(2*k～1)的输出信号T(2*k～1)与缓冲电路BF(2*k～3)的输出信号T(2*k～3)的相位差和移位寄存器SRA的输出信号O(2*k～1)与输出O(2*k～3)的相位差相同，为移位寄存器SRA的移位间隔(在本实例中为时钟信号SCKA的180度)。另外，向彼此相邻的采样单元SU(2*k～1)·SU(2*k)中输入指示在彼此相同定时下采样的定时信号T(2*k～1)·T(2*k)。
因此，采样部11的仰视信号线分辨率为p(n/2或(n+1)/2)，采样部11的各采样单元SU1～SUn中，相邻采样单元SU(2*k～1)·SU(2*k)的组彼此以互不相同的定时采样视频信号DAT，同时，相邻采样单元SU(2*k～1)·SU(2*k)以相同的定时采样视频信号DAT。由此，在从信号线分辨率p的视频信号DAT中采样视频数据D(1，j)～D(p，j)的同时，在选择扫描信号线GLj期间，可向各数据信号线SL1～SLn输出采样结果(D(1，j)～D(p，j))。
在上述结构中，为了生成对各采样单元SU1～SUn的定时信号T1～Tn，设置彼此独立的两个系统的移位寄存器SRA·SRB。另外，在低分辨率时，通过向一级左右多个采样单元SU传送一方移位寄存器SRA的各级输出，仅根据一方移位寄存器SRA的输出，就可在生成对各采样单元SU1～SUn的定时信号T1～Tn的同时，使另一方的移位寄存器SRB的动作停止。
因此，与由单一系统的移位寄存器SR构成扫描电路部(扫描部)，该移位寄存器SR无论分辨率如何都输出输出信号O1～On，同时，与根据这些输出信号O1～On生成定时信号T1～Tn的结构相比，无论信号线分辨率如何，各移位寄存器SRA·SRB的驱动频率都变为1/2，同时，可将低分辨率情况下动作的移位寄存器SRA的级数削减到1/2。另外，在本实施例的结构中，即使在高分辨率的情况下，也可将在低分辨率时动作的移位寄存器SRA的驱动频率抑制到信号线分辨率的1/2。因此，构成该移位寄存器各级的闩锁电路LA1～LAp的最高驱动频率被削减到1/2，可由较慢的电路形成。
结果，与上述结构相比，可大幅度、例如小于1/4等削减数据信号线驱动电路3的消耗功率。另外，因为最高驱动频率低，所以可削减电路规模和消耗功率。
并且，在本实施例中，在输入低分辨率的视频信号DAT的情况下，因为停止向移位寄存器SRB供电，所以可削减变为非动作状态的移位寄存器SRB的消耗功率。另外，该情况下，由于移位寄存器SRA各级的输出被传送给一级左右的多个采样单元SU，所以可无任何障碍地生成定时信号T1～Tn。另外，在本实施例中，在低分辨率的情况下，因为时钟信号SCKB的电位保持在一定电位，在时钟周期中不变动，所以对于发生时钟信号SCKB的外部电路(例如控制电路6)也可削减消耗功率。并且，因为低分辨率的视频信号DAT的频率可比高分辨率的视频信号DAT的频率低，所以可进一步削减发生视频信号DAT的电路(例如控制电路6)中的消耗功率。
如上所述，在输入低分辨率的视频信号DAT的情况下，虽举例说明了使用移位寄存器SRA的情况，但也可如图8所示数据信号线驱动电路3a那样使用移位寄存器SRB。另外，在该情况下，移位寄存器SRA对应于权利要求范围所述的第一移位寄存器，移位寄存器SRB对应于第二移位寄存器。
在该结构的情况下，对于切换部13a的各块BK，分辨率切换信号MC表示低分辨率的情况下截止的开关ASOk被设置在从移位寄存器SRA的第k级闩锁电路LAk到采样单元SU(2*k～1)的信号路径上。另外，开关ASNk在表示低分辨率的情况下连接从移位寄存器SRB的第k级闩锁电路LBk的信号路径与到采样单元SU(2*k～1)的信号路径。并且，寄存器控制部4代替移位寄存器SRB的动作/非动作，通过是否高分辨率来控制是否使移位寄存器SRA动作。
在低分辨率情况下无论移位寄存器SRA·SRB之一是否动作，根据上述结构的数据信号线驱动电路3(3a)，在信号线分辨率高的情况下，使用两个系统的移位寄存器SRA·SRB，在将各移位寄存器SRA·SRB的驱动频率抑制得低的同时，还可正常采样高分辨率的视频信号DAT。并且，使用对该低驱动频率最佳化的小规模且低消耗功率的移位寄存器SRA·SRB一方来采样低分辨率的视频信号DAT。由此，尽管可对应于视频信号DAT的信号线分辨率来变更仰视的信号线分辨率，仍可在低的消耗功率下实现可驱动各数据信号线SL1～SLn的数据信号线驱动电路3(3a)。
因此，在分别形成图2所示象素阵列2、数据信号线驱动电路3(3a～3d)和扫描信号线驱动电路4后，连接形成它们的基板，也可分别连接，但在要求降低上述各驱动电路的制造成本和降低安装成本的情况下，期望在同一基板上、即在单碳化硅上形成象素阵列2和上述各驱动电路3(3a～3d)·4。并且，在该情况下，在分别形成后，因为不必分别连接，所以可提高可靠性。另外，在图2中，用虚线包围形成在同一基板上的电路。
下面，简单说明由多晶硅薄膜晶体管构成上述象素阵列2和上述各驱动电路3(3a～3d)·4的有源元件的情况下的晶体管结构和其制造方法，作为在单碳化硅上形成图像显示装置1的实例。
即，在图9(a)所示玻璃基板51上如图9(b)所示堆积非结晶硅薄膜52。并且，如图9(c)所示，通过向该非结晶硅薄膜52照射受激准分子激光，使非结晶硅薄膜52变化为多晶硅薄膜53。
另外，如图9(d)所示，将多晶硅薄膜53构为期望形状，如图9(e)所示，在上述多晶硅薄膜53上形成由二氧化硅构成的栅极绝缘膜54。
另外，在图9(f)中，在栅极绝缘膜54上由铝等形成薄膜晶体管的栅极55后，在图9(g)和图9(h)中，向成为薄膜晶体管的源极·漏极区域的区域56和57中注入杂质。这里，向n型区域56中注入磷，向p型区域57中注入硼。另外，在向一方区域中注入杂质之前，剩余的区域由于被抗蚀剂58覆盖，所以可仅向期望区域中注入杂质。
如图9(i)所示，在上述栅极绝缘膜54和栅极55上堆积由二氧化硅或氮化硅等构成的层间绝缘膜59，如图9(j)所示，在开口接触孔60后，如图9(k)所示，形成铝等金属布线61。
由此，如图10所示，可形成以绝缘性基板上的多晶硅薄膜为活性层的顺序堆积(顶浇口)结构的薄膜晶体管。另外，该图表示n～ch的晶体管实例，在上述n型区域56中，夹持玻璃基板51的表面方向配置栅极55下部的多晶硅薄膜53的区域56a·56b的一方构成源极区域，另一方构成漏极区域。
因此，通过使用多晶硅薄膜晶体管，可在与象素阵列相同的基板上且以基本相同的制造工序构成具有实用的驱动能力的数据信号线驱动电路3(3a～3d)和扫描信号线驱动电路4。另外，如上所述，作为一实例，举例说明了该结构的薄膜晶体管，但例如即使使用反堆积结构等其它结构的多晶薄膜晶体管也可得到基本一样的效果。
这里，在上述图9(a)至图9(k)的工序中，加工的最高温度为栅极绝缘膜形成时的600℃，所以可将美国コ～ニング公司的1737玻璃等高耐热性玻璃用作基板51。
因此，通过在600℃下形成多晶硅薄膜晶体管，可廉价地将大面积的玻璃基板用作绝缘基板。结果，可廉价实现显示面积大的图像显示装置1。
另外，在图像显示装置1是液晶显示装置的情况下，还可通过其它层间绝缘膜来形成透过电极(透过型液晶显示装置的情况)和反射电极(反射型液晶显示装置的情况)。
实施例2在本实施例中，说明信号线分辨率为n和n/3的情况下的结构，作为高分辨率时的信号线分辨率和低分辨率时的信号线分辨率的比率为其它值时的实例。
即，在本实施例中，随着上述比率从2∶1变更为3∶1，如图11所示，在数据信号线驱动电路3b的扫描电路部12b中设置三个系统的移位寄存器SRA～SRC。另外，在图11的情况下，移位寄存器SRA对应于权利要求范围中记载的第二移位寄存器，位移寄存器SRB·SRC对应于第一移位寄存器。
同时，各移位寄存器SRA～SRC的级数分别设定为比两个系统的情况少的值p、q和r。p在n为3的倍数的情况下为用3除n时的商，在此外的情况下为在商中加上1的值。另外，q、r为商或在商中加上1的值，p+q+r＝n。
另外，各数据信号线SL…可顺序分配给移位寄存器SRA～SRC的输出来构成。具体而言，输出上述输出信号O1～On中，移位寄存器SRA的各级输出、即闩锁电路LA1～LAp的输出，作为扫描电路部12b的各输出信号O1～On中第(3的倍数+1)的输出信号O1、O4…。同样，输出移位寄存器SRB的各级输出(闩锁电路LB1～LBq的输出)，作为第(3的倍数+2)的输出信号O2、O5…，输出移位寄存器SRC的各级输出(闩锁电路LCl～LCr的输出)，作为第3的倍数的输出信号O3、O6…。
另外，根据本实施例的切换部13b构成为在低分辨率的情况下将某个移位寄存器(图11的实例中为SRA)的各级输出传送给一级左右的三个采样单元SU。
详细来讲，将上述切换部13b分成p个块B1～Bp。若设小于p的整数为k，则在各块Bk中，与两个系统的情况基本一样，设置从移位寄存器SRA～SRC的第k级输出O(3*k～2)、O(3*k～1)、O(3*k)到分别对应的采样单元SU(3*k～2)、SU(3*k～1)、SU(3*k)的信号路径。
另外，各块Bk具备开关ASOk1·ASOk2，在分辨率切换信号MC表示低分辨率的情况下，分别截止从非动作状态的移位寄存器SRB·SRC到分别对应的采样单元SU(3*k～1)和SU(3*k)的信号路径。另外，各块Bk具备开关ASNk1·ASNk2，在表示低分辨率的情况下，分别连接来自动作状态的移位寄存器SRA的信号路径和到对应于非动作状态的移位寄存器SRB·SRC的采样单元SU(3*k～1)和SU(3*k)的信号路径。
另外，与实施例1基本一样，在n不是3的倍数的情况下，对于最终的块Bk而言，不需要从移位寄存器SRB和SRC到采样部11的信号路径以及开关ASNp2·ASOp2和ASNp1·ASOp1。
另外，在根据本实施例的各块Bk中，与图1的结构一样，设置分别调整来自上述各闩锁电路LAk～LCk的信号的脉冲宽度的波形整形电路WE(3*k～2)、WE(3*k～1)和WE(3*k)、以及分别缓冲波形整形电路WE(3*k～1)、WE(3*k～1)和WE(3*k)的输出信号的缓冲电路BF(3*k～2)、BF(3*k～1)和BF(3*k)。
在上述结构中，在输入高分辨率的视频信号DAT的情况下，如图12所示，控制电路6b向数据信号线驱动电路3b提供表示高分辨率的分辨率切换信号MC(例如高电平)。
与之对应，对于数据信号线驱动电路3b的切换部13b而言，在开关ASO11～ASOp1和ASO12～ASOp2导通的同时，开关ASN11～ASNp1和ASN12～ASNp2截止。由此，顺序将上述各数据信号线SL…分配给移位寄存器SRA～SRC的输出。
另外，寄存器控制部14在分辨率切换信号MC表示高分辨率的情况下，例如向移位寄存器SRB·SRC供电，使移位寄存器SRB·SRC动作。另一方面，控制电路6b为了驱动全部移位寄存器SRA～SRC，分别输出移位定时频率为视频数据D的施加频率的1/3的时钟信号SCKA～SCKC。此时，控制电路6b为了向各数据信号线SL…中写入时间上不同的数据(对各象素PIX的视频数据D)，设定上述各时钟信号SCKA～SCKC的相位，使由各时钟信号SCKA～SCKC指示给各移位寄存器SRA～SRC的移位定时以对应于各移位寄存器SRA～SRC的数据信号线SL的顺序(此时为SCKA→SCKB→SCKC→SCKA的顺序)反复。
在本实施例中，各移位寄存器SRA～SRC构成为在时钟信号SCKA～SRC的两个边沿移位。因此，各时钟信号SCKA～SCKC的频率为视频数据D的施加频率的1/6，时钟信号SCKA～SCKC的相位差分别设定为60度。
另外，控制电路6b输出对各移位寄存器SRA～SRC的启动脉冲信号SSPA～SSPC，使各移位寄存器SRA～SRC的初级输出O1～OC的相位差变为各延迟上述相位差的定时。
因此，如图12所示，扫描电路部12b的各输出Oi的波形与上一输出O(i～1)的相位差和缓冲电路BFi的输出信号Ti与上一缓冲电路BF(i～1)的输出信号T(i～1)的相位差为上述相位差。结果，缓冲电路BF1～BFn可向采样部11输出表示互不相同采样时间的定时信号T1～Tn。
因此，与实施例1一样，采样部11的仰视信号线分辨率为n，采样部11的各采样单元SU 1～SUn可通过互不相同的定时采样视频信号DAT。由此，在从信号线分辨率n的视频信号DAT中采样视频数据D(1，j)～D(n，j)的同时，在选择扫描信号线GLj期间，可向各数据信号线SL1～SLn输出采样结果(D(1，j)～D(n，j))。
另一方面，在输入低分辨率的视频信号DAT的情况下，如图13所示，控制电路6b向数据信号线驱动电路3b输出表示低分辨率的分辨率切换信号MC(例如低电平)。
与之对应，对于切换部13b而言，在截止开关ASO11～ASOp1和ASO12～ASOp2的同时，开关ASN11～ASNp1和ASN12～ASNp2导通。在该状态下，从移位寄存器SRA的第k级(闩锁电路LAk)到采样单元SU(3*k～2)、SU(3*k～1)和SU(3*k)的信号路径变为有效，相邻的三条数据信号线SL…为一组，分配给移位寄存器SRA。
另外，控制电路6b将对移位寄存器SRB·SRC的启动脉冲信号SSPB·SSPC固定在低电平，使在低分辨率时变为非动作状态并稳定的移位寄存器SRB·SRC处于非动作状态。此外，寄存器控制部14在分辨率切换信号MC表示低分辨率的情况下，例如截止向移位寄存器SRB·SRC供电。从而，可削减非动作状态下的移位寄存器SRB·SRC的消耗功率。
另外，控制电路6b将移位寄存器SRB·SRC的时钟信号SCKB·SCKC固定在一定电位。由此，例如也可削减控制电路6b等产生各时钟信号电路的消耗功率。
另一方面，控制电路6b为了驱动移位寄存器SRA，在输出移位定时的频率与视频数据D的施加频率相同的时钟信号SCKA的同时，输出启动脉冲信号SSPA。另外，在本实施例中，因为在两个边沿移位，所以时钟信号SCKA的频率为视频数据D的施加频率的1/2。
由此，如图13中O1所示，扫描电路部12b的移位寄存器SRA的各闩锁电路LAk输出的各输出信号O(3*k～2)的波形变为仅比上一级闩锁电路LA(k～1)的输出O信号(3*k～5)滞后各移位寄存器SRA的移位间隔(在本实例中，为各时钟信号SCKA的180度)的定时波形。另外，因为移位寄存器SRB·SRC停止动作，所以移位寄存器SRB的各级输出变为固定值(在图13的实例中为低电平)。
另外，与实施例1一样，根据本实施例的各波形整形电路WEi和缓冲电路BFi仅调整脉冲宽度和进行缓冲。因此，对应于第k级闩锁电路LAk的缓冲电路BF(3*k～2)～BF(3*k)输出表示彼此相同采样时间的输出信号Ti(3*k～2)～Ti(3*k)。另外，上述输出信号Ti(3*k～2)～Ti(3*k)与对应于上述闩锁电路LAk前一级闩锁电路LA(k～1)的缓冲电路BF(3*k～5)～BF(3*k～3)的输出Ti(3*k～5)～Ti(3*k～3)的相位差和移位寄存器SRA的输出信号O(3*k～5)与输出O(3*k～2)的相位差相同，为移位寄存器SRA的移位间隔(在本实例中为时钟信号SCKA的180度)。
因此，采样部11的仰视信号线分辨率为p，采样部11的各采样单元SU1～SUn中，相邻的三个采样单元SU(3*k～2)～SU(3*k)的组彼此以互不相同的定时采样视频信号DAT，同时，相邻的三个采样单元SU(3*k～2)·SU(3*k)以相同的定时采样视频信号DAT。由此，在从信号线分辨率p的视频信号DAT中采样视频数据D(1，j)～D(p，j)的同时，在选择扫描信号线GLj期间，可向各数据信号线SL1～SLn输出采样结果(D(1，j)～D(p，j))。
如上所述，举例说明了在低分辨率时移位寄存器SRA动作的情况，但当然也可如图14所示的数据信号线驱动电路3c那样，在低分辨率时使移位寄存器SRB动作，如图15所示的数据信号线驱动电路3d那样，在低分辨率时使移位寄存器SRC动作。另外，在图14的情况下，移位寄存器SRB对应于权利要求范围所述的第二移位寄存器，移位寄存器SRA·SRC对应于第一移位寄存器。另外，在图15的情况下，移位寄存器SRC对应于第二移位寄存器，移位寄存器SRA·SRB对应于第一移位寄存器。
另外，在上述实施例1和2中，举例说明了高分辨率时的信号线分辨率和低分辨率时的信号线分辨率的比率分别为2∶1和3∶1的情况，但例如也可在4∶1的情况下设置4个系统的移位寄存器，若将大于2的任意整数设为x，则在信号线分辨率为x∶1的情况下，设置x个系统的移位寄存器。
另外，如上所述，举例说明了向数据信号线驱动电路(3～3d)提供高分辨率和低分辨率中任一方的情况作为多个分辨率的实例，但可输入数据信号线驱动电路的分辨率数量不限于2，也可以大于3。
作为一实例，若举例说明了提供高分辨率、中分辨率和低分辨率之一的视频信号DAT的情况，则图21所示的数据信号线驱动电路3e虽然与图11所示的数据信号线驱动电路3b结构基本相同，但在高分辨率(模式1)时，所有移位寄存器SRA～SRC动作，在低分辨率(模式3)时，不仅只有移位寄存器SRA动作，在中分辨率(模式2)时，移位寄存器SRA和SRB动作。
即，在根据本变形例的数据信号线驱动电路3e中，代替表示高分辨率/低分辨率的分辨率切换信号MC，输入指示高分辨率/中分辨率/低分辨率的分辨率切换信号MC。另外，代替寄存器控制部14，设置分别控制移位寄存器SRB和SRC的动作/动作停止的寄存器控制部14b和14c，寄存器控制部14b在分辨率切换信号MC表示低分辨率的情况下，使移位寄存器SRB停止，在表示中分辨率或高分辨率的情况下，使移位寄存器SRB动作。另一方面，寄存器控制部14c在分辨率切换信号MC表示高分辨率的情况下，使移位寄存器SRC动作，在表示中分辨率或低分辨率的情况下，使移位寄存器SRC停止。
另外，在本变形例中，代替切换部13b设置的切换部13e在分辨率切换信号MC表示高分辨率的情况下，根据来自各移位寄存器SRA～SRC的输出信号O1～On，生成定时信号T1～Tn，在表示低分辨率的情况下，根据来自各移位寄存器SRA的输出信号O1、O4…，生成各定时信号T1～Tn。另外，在表示中分辨率的情况下，根据来自移位寄存器SRA和SRB的输出信号O1、O2、O4…，生成各定时信号T1～Tn。
在图21的实例中，输入上述分辨率切换信号MC，作为分辨率切换信号MC1和MC2的组合，在两者为高电平的情况下，表示高分辨率，在两者为低电平的情况下，表示低分辨率。另外，在分辨率切换信号MC1为高电平且分辨率切换信号MC2为低电平的情况下，表示中分辨率。另外，寄存器控制部14b在分辨率切换信号MC1为高电平的情况下，使移位寄存器SRB动作，在低电平的情况下，使移位寄存器SRB停止。另外，寄存器控制部14c对应于分辨率切换信号MC2是否是高电平，使移位寄存器SRC动作/停止。另一方面，对应于分辨率切换信号MC1来导通/截止与图11同样设置的开关ASNk1和ASOk1，对应于分辨率切换信号MC2来导通/截止与图11同样设置的开关ASNk2和ASOk2。
另外，各分辨率(各模式)时动作的移位寄存器不限于图21的实例，例如，可以是在分辨率的模式2时使移位寄存器SRA·SRB动作，在分辨率的模式3时使移位寄存器SRA·SRB·SRC动作之一。另外，也可以是在分辨率的模式2时使移位寄存器SRA·SRC动作，在分辨率的模式3时使移位寄存器SRA·SRB·SRC之一动作，也可以是在分辨率的模式2时使移位寄存器SRB·SRC动作，在分辨率的模式3时使移位寄存器SRB或SRC动作。在任一情况下，若在分辨率的模式1时使移位寄存器SRA·SRB·SRC全部动作，在分辨率的模式2时使移位寄存器SRA·SRB·SRC中的任两个动作，在分辨率的模式3时使移位寄存器SRA·SRB·SRC之一动作，可得到同样的效果。
另外，在设置四个系统的移位寄存器SRA·SRB·SRC·SRD(未图示)的情况下，在分辨率的模式1时使移位寄存器SRA·SRB·SRC·SRD全部动作，在分辨率的模式2时使移位寄存器SRA·SRB·SRC·SRD中的任三个动作，在分辨率的模式3时使移位寄存器SRA·SRB·SRC·SRD任两个动作，在分辨率的模式4时使移位寄存器SRA·SRB·SRC·SRD之一动作。
通常，因为多以4∶2∶1等整数倍表示信号线分辨率的比率，所以例如在设置四个系统的移位寄存器SRA·SRB·SRC·SRD的情况下，可切换上述分辨率模式1、分辨率模式3和分辨率模式4来构成，而忽视分辨率模式2的情况。
因此，对于设置向分别对应于多个信号线设置的信号线驱动部输出表示分别对应于输入信号动作用定时的定时信号的扫描部(扫描电路部12～12d)的信号线驱动电路而言，若在上述扫描部中设置多个系统的移位寄存器(SRA～SRC)；和对应于输入信号的信号分辨率来使上述多个系统的移位寄存器的至少一部分动作或停止的控制单元(寄存器控制部14～14c)，可得到同样的效果。
实施例3因此，如上所述，说明了在扫描部(扫描电路部12～12d)中设置多个系统的移位寄存器(SRA～SRC)，对应于信号线分辨率来控制各系统的动作/非动作的情况，但即使在设置单一系统的移位寄存器的情况下，也可对应于信号线分辨率来使该移位寄存器的部分动作停止，得到一定程度的效果。
作为一实例，举例说明在数据信号线驱动电路中设置上述扫描部的情况时，如图19所示，在图2所示的图像显示装置1的数据信号线驱动电路3f中设置一个系统的移位寄存器SR1。在该移位寄存器SR1中，设置在输入低分辨率的视频信号DAT的低分辨率模式时连接各奇数级(例如L1)的输出和下一奇数级(例如L3)的输入的开关AS1…。另外，在各偶数级(例如L2)的前后设置在低分辨率模式时从前级(例如L1)和后级(例如L3)上切去该偶数级的开关AS2…。另外，上述开关AS1和AS2对应于权利要求范围中记载的开关。
并且，在第奇数的各波形整形电路WE1、WE3…的输出中设置包含在低分辨率模式时与下一波形整形电路WE2…连接的开关AS3的切换部13f。另外，根据分辨率切换信号MC来控制各开关AS1～AS3的导通/截止。
上述结构的数据信号线驱动电路3f在高分辨率模式时通过移位寄存器SR1的所有级来移位信号。此时，若向上述数据信号线驱动电路3f的移位寄存器SR1的初级L1输入启动脉冲信号SSP时，则移位寄存器SR1通过时钟信号SCK表示的移位周期将各级L1…的输出移位到次级L2。由此，构成移位寄存器SR1各级的闩锁电路L1…的输出信号波形变为彼此各错移移位周期的波形O1。
该各输出信号O1…经分别对应的波形整形电路WE1…调整脉冲宽度后，由分别对应的缓冲电路BF1…进行缓冲，作为定时信号T1…输出。并且，采样部11根据各定时信号T1…，向各数据信号线SL1…中写入以互不相同的定时采样的视频信号DAT。由此，图像显示装置3f以对应于数据信号线SLi数量的水平分辨率来显示视频信号DAT。
另一方面，在输入水平分辨率为高分辨率模式时的1/2的视频信号DAT的低分辨率模式时，控制电路6输出指示与低分辨率的视频信号DAT的采样周期一致的移位周期的时钟信号SCK。另外，对于数据信号线驱动电路3f，截止开关AS2，导通开关AS1。由此，对于移位寄存器SR1，每隔一个使用移位寄存器SR1的各闩锁电路L1…，跳过(迂回)偶数级和奇数级一方(此时为偶数级)，移位信号。
由此，如图20所示，移位寄存器SR1的奇数级的输出波形O1、O3…变为各错移上述采样周期的定时波形。并且，在低分辨率模式时，因为开关AS3导通，所以第奇数级的波形整形电路WE1、WE3…连接在分别对应的采样单元SU1、SU3…和下一采样单元SU2、SU4…上。因此，向相邻的采样单元(例如SU1·SU2)提供彼此相同定时的定时信号(例如T1·T2)，两者以相同定时采样视频信号DAT。结果，数据信号线驱动电路3f将彼此相邻的数据信号线(例如SL1·SL2)作为一组来驱动，可分别对其写入相同值的数据。
结果，图像显示装置1的表面看来的信号线分辨率(水平分辨率)为实际的信号线分辨率的1/2，与视频信号DAT的信号线分辨率一致。由此，在本实施例中，在输入信号线分辨率比图像显示装置1的实际信号线分辨率低的视频信号DAT的情况下，通过向相邻的多个象素PIX…中写入同值数据，可使表面看来的信号线分辨率与视频信号DAT的信号线分辨率一致。因此，即使在输入信号线分辨率比实际信号线分辨率低的视频信号DAT的情况下，也可高品质显示图像。
这里，在本实施例中，在输入低分辨率的视频信号DAT的情况下，使移位寄存器SR1的一部分(本实例中为偶数级)的动作停止，仅由动作的奇数级来构成移位寄存器，图2所示的控制电路6f与高分辨率的情况相比，使时钟信号SCK的频率下降到1/2。另外，控制电路6f使低分辨率的视频信号DAT的频率低于高分辨率的视频信号频率。因此，可削减发生时钟信号SCK和视频信号DAT的外部电路(例如控制电路6f)中的消耗功率。另外，如上所述，以仅水平分辨率变化的情况为例，说明使时钟信号SCK的频率下降到1/2，但在不仅视频信号DAT的水平分辨率下降(例如1/2)，而且垂直分辨率也下降(例如1/2)的情况下，时钟信号SCK的频率仅下降垂直分辨率的下降率与水平分辨率的下降率的积(例如1/4)。
并且，根据本实施例的寄存器控制部14f根据分辨率切换信号MC，截止对迂回的闩锁电路(此时为偶数级)供电，使在现在输入的视频信号DAT的信号线分辨率下不使用的闩锁电路停止。从而，可削减非动作状态下的移位寄存器SR1的消耗功率。
另外，在本实施例中，举例示出在输入低分辨率的视频信号DAT的情况下，使移位寄存器SR1的偶数级的动作停止，仅奇数级动作，但不限于此，在输入低分辨率的视频信号DAT的情况下，也可使移位寄存器SR1奇数级的动作停止，仅偶数级动作。
另外，在本实施例中，举例示出将移位寄存器SR1分为奇数级和偶数级两个块，对应于视频信号DAT的信号线分辨率来控制动作·停止，但本实施例不限于此，也可分成三个以上的块。例如，将移位寄存器SR1分成(3i～2)级、(3i～1)级、(3i)级(i为自然数)等三个块，在输入高分辨率的视频信号DAT的情况下，使所有块动作，在输入低分辨率的视频信号DAT的情况下，使(3i～2)级动作，使(3i～1)级和(3i)级停止。并且，分辨率的切换也不限于两个，可以大于3的分辨率来进行切换。此时，从构成移位寄存器SR1的各闩锁电路中选择对应于分辨率的数量的闩锁电路，例如切换各闩锁电路的连接等，由选择数量的闩锁电路构成移位寄存器。
即使在任一情况下，若可根据视频信号DAT的分辨率来控制可否迂回至少部分移位寄存器SR1的级并使信号移位，则可得到同样的效果。
另外，如实施例1、2所示，在扫描部(扫描电路部12～12d)中设置多个移位寄存器(SRA～SRC)，对应于信号线分辨率来控制各系统的动作/非动作时，与实施例3的结构相比，即使是高分辨率的情况，也可抑制低分辨率时动作的移位寄存器的驱动频率(例如在两个系统的情况下为1/2)。另外，因为削减了最高驱动频率，所以构成该移位寄存器各级的闩锁电路可由较慢的电路实现。结果，还可抑制数据信号线驱动电路(3～3e)的消耗功率。
另外，在上述各实施例中，在高分辨率模式下，虽然对各扫描部(扫描电路部12a～12f)的各输出Oi分配一条数据信号线SLi(一个采样单元)，但不限于此。例如，各象素可构成为由R、G、B的子象素构成，驱动各子象素的数据信号线的采样单元无论分辨率如何都可由彼此相同的定时驱动的情况，和由多个信号线分割传送视频信号DAT，分别采样的采样单元无论分辨率如何都可由彼此相同的定时驱动的情况等，无论分辨率如何，多个采样单元都可由彼此相同的定时驱动的情况下，在高分辨率模式下，对上述各输出Oi分配这些采样单元的组。此时，在低分辨率模式时，逐一根据动作中移位寄存器各级输出来驱动采样单元组中由时间上相邻的定时驱动的多个组。
另外，在上述各实施例中，举例说明了点顺序驱动各数据信号线SL1～SLn的情况，但也可以是线顺序驱动的情况。即使在该情况下，也可设置从视频信号DAT中分别采样表示应向各数据信号线SL1～SLn输出的信号的视频数据D…的采样部。因此，通过由与上述数据信号线驱动部3(3a～3f)相同结构的扫描电路部和切换部生成对该采样部的定时信号T1～Tn，可得到同样的效果。
另外，在上述各实施例中，举例说明了各移位寄存器(SRA～SRC、SR1)在时钟信号(SCKA～SCKC、SCK)的两个边沿移位的情况，但不限于此。若与时钟信号同步来进行移位，则可得到同样的效果。另外，如本实施例所示，若在两个边沿移位，则与在单个边沿移位的情况相比，若移位的周期相同，则可将时钟信号的频率削减到1/2。因此，可削减时钟信号生成电路的消耗功率。
另外，在上述实施例1和2中，举例说明了在扫描电路部12(12a～12e)和切换部13(13a～13e)与采样部11之间设置波形整形电路WE…和缓冲电路BF…的情况，但不限于此。例如，如上述实施例3所示，在扫描电路部(12f)和切换部(13f)之间设置波形整形电路(WE…)，在切换部(13f)与采样部(11)之间设置缓冲电路(BF…)。扫描电路部12(12a～12f)、切换部13(13a～13f)、采样部11、波形整形电路(WE…)和缓冲电路(BF…)的顺序即使不同，也可得到与上述各实施例基本相同的效果。
另外，即使扫描电路部12(12a～12f)直接驱动采样部11，但若采样时间的差异在允许范围内，扫描电路部12(12a～12f)的驱动能力足够大，则可省略波形整形电路WE…和缓冲电路BF…。
另外，若信号线分辨率高，则上述允许范围窄。另外，和由单晶硅形成晶体管的情况相比，多晶硅薄膜晶体管驱动能力受限制的情况多。因此，在由多晶硅薄膜晶体管形成数据信号线驱动部3(3a～3f)的有源元件的情况和最大信号线分辨率高的情况下，如上述各实施例所示，期望设置波形整形电路WE…和缓冲电路BF…。
另外，在上述实施例1和2中，在切换部13(13a～13d)中设置截止来自非动作状态移位寄存器的信号路径的开关(ASN)，但不限于此。为了使非动作状态的移位寄存器的输出不构成对从动作状态的移位寄存器到各采样单元的信号传送的障碍，也可设定移位寄存器的电路结构或有无向移位寄存器供电等。另外，在上述实施例3中，说明了设置从动作状态的闩锁电路截止非动作状态的闩锁电路的开关AS2的情况，但不限于此。为了使非动作状态的闩锁电路的输出不构成对向动作状态闩锁电路的信号传送的障碍，也可设定闩锁电路的电路结构和有无向闩锁电路供电等。
另外，如上述各实施例所示，若设置上述截止开关，则移位寄存器或构成移位寄存器的闩锁电路无论由哪种电路构成，都可无障碍地停止向非动作状态的移位寄存器或闩锁电路供电，停止向它们输入各种控制信号(移位脉冲、时钟信号等)。
无论上述信号线分辨率的比率x∶1和信号驱动方法或有无波形整形电路和切换部的结构如何，根据上述实施例1和2的数据信号线驱动电路在信号线分辨率高的情况下，通过使用全部系统的移位寄存器，抑制各个移位寄存器的驱动频率低，生成用于采样高分辨率视频信号DAT的定时信号T1～Tn，同时，使用对该低驱动频率最佳的小规模且低消耗功率的移位寄存器之一，生成用于采样低分辨率视频信号DAT的定时信号T1～Tn。另外，根据实施例3的数据信号线驱动电路在信号线分辨率高的情况下，通过使用移位寄存器SR1的全部闩锁电路，生成用于采样高分辨率视频信号DAT的定时信号T1～Tn，同时，在信号线分辨率低的情况下，由移位寄存器SR1的部分闩锁电路构成移位寄存器，生成用于根据该移位寄存器的输出信号来采样低分辨率视频信号DAT的定时信号T1～Tn。结果，尽管可对应于视频信号DAT的信号线分辨率来变更仰视的信号线分辨率，也可以低的消耗功率实现可驱动各数据信号线SL1～SLn的数据信号线驱动电路。
如上所述，举例说明了有源矩阵型图案显示装置1的数据信号线驱动电路3(3a～3f)，但不限于此。本发明例如也可适用于打印机等图像形成装置中，在控制配置成线状的多个区域的亮度并形成静电潜像时，驱动连接在各区域上的数据信号线的数据信号线驱动电路。
即使在任一情况下，若在从按分时传送表示应输出到各数据信号线…信号数据的输入信号中采样各数据的同时，根据采样结果来驱动各数据信号线…的数据信号线驱动电路，则与上述一样，即使在输入多个信号线分辨率中任一输入信号的情况下，也可以低的消耗功率生成正确采样各数据用的定时信号。
另外，如上所述，举例说明了通过在移位寄存器(SRA～SRC或SR1)与采样部11之间设置切换部13(13a～13f)，在信号线分辨率低的情况下，根据移位寄存器输出的一级输出，对多个采样单元生成表示彼此相同定时的定时信号，并向对应于这些采样单元的各个数据信号线输出同值数据的结构，但不限于此。
例如，也可在采样单元SU…与数据信号线SLi…之间设置切换部13(13a～13f)。在该结构中，在信号线分辨率低的情况下，根据处于动作状态的移位寄存器的各级输出(例如移位寄存器SRA的闩锁电路LAT1～LATp)，对应于各级的采样单元SU…采样视频信号DAT。并且，切换部13(13a～13f)生成从该采样单元SU到对应于该采样单元SU的数据信号线SL和与该数据信号线SL相邻的数据信号线SL的信号路径。此时，在信号线分辨率高的情况下，切换部13(13a～13f)生成到各采样单元SU1～SUn和分别对应的数据信号线SL1～SLn的信号路径。
即使在该情况下，由于在信号线分辨率低的情况下，按基于动作状态的移位寄存器一级输出确定的采样时间采样的输入信号(视频信号DAT)输出到各个相邻的多个数据信号线SL，所以可得到同样的效果。
另外，如上述各实施例所示，不是在采样部11的后级，而是在前段设置切换部13(13a～13f)时，采样部11的输出不通过切换部13(13a～13f)，而将同值数据写入多个数据信号线中。因此，不产生由于通过切换部13(13a～13f)而在上述数据中产生的误差，可在数据信号线中写入较高精度的数据。
另外，如上所述，举例说明了驱动数据信号线的情况，但不限于此。例如，即使是图2所示的扫描信号线驱动电路4，也可对应于视频信号DAT的扫描信号线分辨率来变化驱动各扫描信号线GLj的定时数量。
因此，例如图22所示的扫描信号线驱动电路4g，与上述实施例1和2的数据信号线驱动电路(3·3a～3e)一样，包含多个系统的移位寄存器，设置由寄存器控制部(14～14c)控制的扫描电路部(12～12e)，在高分辨率模式时，根据来自所有移位寄存器的输出信号，信号线驱动处理部15决定各扫描信号线GL…的驱动定时，同时，在低分辨率模式时，使移位寄存器之一停止，根据来自剩余移位寄存器的输出信号，信号线驱动处理部15决定各扫描信号线GL…的驱动定时，与上述实施例3的数据信号线驱动电路3f一样，设置由寄存器控制部14f控制的扫描电路部(12f)，在高分辨率模式时，根据来自移位寄存器SR1所有闩锁电路的输出信号，信号线驱动处理部15决定各扫描信号线GL…的驱动定时，同时，在低分辨率模式时，使移位寄存器之一的闩锁电路停止，根据由剩余闩锁电路构成的移位寄存器的输出信号，信号线驱动处理部15通过决定各扫描信号线GL…的驱动定时，可降低消耗功率。
另外，在适用于扫描信号线驱动电路的情况下，在高分辨率模式时，扫描电路部例如由信号的边沿等指示驱动各扫描信号的信号线驱动单元彼此不同的定时。此时，在高分辨率模式时，各信号线驱动单元为了使分别向扫描信号线GLj输出表示选择的信号的期间彼此不重叠，例如进行对相邻信号线驱动单元的定时信号与对自己的定时信号的逻辑运算等，进行排他控制。
这里，在矩阵型图像显示装置的情况下，各数据信号线SLi的采样周期比切换各扫描信号线GLj的定时周期短很多，所以数据信号线驱动电路的消耗功率比扫描信号线驱动电路大。因此，若选择图像显示装置的数据信号线驱动电路和扫描信号线驱动电路一方，则期望在数据信号线驱动电路中设置对应于信号线分辨率来控制动作/非动作的多个系统的移位寄存器或设置可选择可否对应于信号线分辨率来迂回部分闩锁电路的移位寄存器。另外，通过在双方设置该多个系统的移位寄存器，可进一步削减消耗功率。
如上所述，根据本发明的信号线驱动电路(3、3a～3d、4g)，设置扫描部(12、12a～12d)，向分别对应于多个信号线(SL1…，GL1…)设置的信号线驱动部(SU1…、15)输出表示分别对应于输入信号动作用定时的定时信号，其中，在上述扫描部中设置多个系统的移位寄存器(SRA～SRC)；和控制单元(14、14b、14c)，对应于输入信号的信号线分辨率，控制上述多个系统的移位寄存器至少一部分的动作或停止。
在上述结构中，因为可对应于输入信号的信号线分辨率来控制多个系统的移位寄存器中动作的系统数量，所以在对应于输入信号的信号线分辨率、即驱动各信号线的信号线驱动部对应于输入信号动作的情况下，对应于应指示各信号线驱动部的定时数量，增减动作中的移位寄存器级数的总和。结果，扫描部可没有任何障碍地输出表示信号线驱动部动作定时的定时信号。
另外，在信号线分辨率低的情况下，因为停止一部分移位寄存器，所以与现有技术的结构、即不论信号线分辨率如何仍动作的移位寄存器级的总数不变化的结构相比，可削减消耗功率。
结果，即使在输入高的信号线分辨率的输入信号和低的信号线分辨率的输入信号之一的情况下，尽管可指示信号线驱动部正确的动作定时，但仍可实现消耗功率低的信号线驱动电路。
另外，根据本发明的信号线驱动电路(3、3a～3d、4g)，设置扫描部(12、12a～12d)，向分别对应于多个信号线(SL1…，GL1…)设置的信号线驱动部(SU1…、15)输出表示分别对应于输入信号动作用定时的定时信号，其中，在上述扫描部中设置互不相同系统的第一和第二移位寄存器(SRA～SRC)；和控制单元(14、14b、14c)，在高分辨率模式时，使上述第一和第二移位寄存器动作，同时，在施加信号线分辨率比上述高分辨率模式低的输入信号的低分辨率模式时，使上述第一移位寄存器(SRB、SRA、SRB·SRC、SRA·SRC、SRA·SRB)停止。第一和第二移位寄存器既可以分别是单一系统的移位寄存器，也可以是多个系统的移位寄存器。
在上述结构中，在高分辨率模式的情况下，控制单元使第一和第二移位寄存器双方动作，所以动作中的移位寄存器级数总和比低分辨率模式时多。因此，输入信号的信号线分辨率比低分辨率模式的情况高，例如，尽管用于采样该输入信号中包含的各数据的定时、或用于切换对应于该输入信号中包含的数据线的定时等驱动各信号线的信号线驱动部对应于输入信号动作的情况下应指示各信号线驱动部的定时数量多，但扫描部仍可没有任何故障地输出表示信号线驱动部动作定时的定时信号。
另一方面，在低分辨率模式的情况下，控制单元使第一移位寄存器停止，使第二移位寄存器动作。此时，动作中的移位寄存器级数总和比高分辨率模式时少。另外，因为输入信号的信号线分辨率也比高分辨率模式时低，所以应指示上述各信号线驱动部的定时数量也变少。因此，尽管第一移位寄存器停止，但扫描部仍可没有任何故障地向各信号线驱动部输出表示上述定时的定时信号。
在上述结构中，在低分辨率模式时，第一移位寄存器停止动作。另外，因为第一和第二移位寄存器是彼此不同系统的移位寄存器，所以与现有技术的结构、即不论信号线分辨率如何，动作的移位寄存器级总数都不变化的结构相比，可削减消耗功率。
另外，与设置单一系统的移位寄存器，在低分辨率时模式时，跳过部分级，移位脉冲的结构相比，可抑制第二移位寄存器所需的动作速度。因此，可由消耗功率较低的电路来构成第二移位寄存器。
结果，即使在输入高信号线分辨率的输入信号和低信号线分辨率输入信号之一的情况下，尽管指示信号线驱动部正确的动作定时，仍可实现消耗功率低的信号线驱动信号。
另外，第二移位寄存器的级数若由第二移位寄存器的各级输出来规定对应于低分辨率输入信号的各动作定时，则可以是任何级。另外，第一移位寄存器的级数若由第一和第二移位寄存器的各级输出来规定对应于高分辨率输入信号的各动作定时，则可以是任何级。因此，在期望削减级数的情况下，期望将第二移位寄存器级数总和设定为与低分辨率输入信号的信号线分辨率一样，将第一移位寄存器级数总和设定为与从高分辨率输入信号的信号线分辨率中减去低分辨率信号线分辨率后的值一样。
另外，除上述结构外，上述信号线驱动部是以上述定时信号表示的定时来采样上述输入信号的采样电路(SU1…)，信号线驱动电路作为数据信号线驱动电路(3、3a～3d)动作。
根据该结构，尽管可正确采样高信号线分辨率的输入信号和低信号线分辨率输入信号任一，但仍可实现低消耗功率的数据信号线驱动电路。
另外，除上述结构外，上述扫描部(12、12a～12d)具备切换信号路径的切换单元(13、13a～13d)，在上述高分辨率模式时，从上述第二寄存器(SRA、SRB、SRA、SRB、SRC)各级向分别对应的采样电路传送信号，从上述第一移位寄存器的各级向分别对应的采样电路传送信号，同时，在上述低分辨率模式时，从上述第二寄存器各级向分别对应的采样电路和对应于第一移位寄存器各级的采样电路传送信号。
根据该结构，形成在低分辨率模式时，从第二移位寄存器的各级到对应于第一和第二移位寄存器各级的采样电路的信号路径，根据来自第二移位寄存器一级的定时信号，多个采样电路采样输入信号。由此，在低分辨率模式时，可向对应于这些采样电路的数据信号线写入同值数据。因此，可对应于输入信号的分辨率来调整数据信号线驱动电路驱动的数据信号线仰视的信号线分辨率。
另外，除上述结构外，期望具备时钟信号控制单元(6、6b)，上述第一和第二移位寄存器与在互不相同的时钟信号线中传送的时钟信号同步动作，同时，在上述低分辨率模式时，停止向上述第一移位寄存器提供时钟信号，在高分辨率模式时，分别向上述第一和第二移位寄存器提供表示互不相同的移位定时的时钟信号。
在该结构中，在高分辨率模式时，分别向上述第一和第二移位寄存器提供表示互不相同的移位定时的时钟信号。由此，第一和第二移位寄存器的各级可输出互不相同的定时信号。
另一方面，在低分辨率模式时，第一移位寄存器变为非动作状态，同时，停止向该第一移位寄存器提供时钟信号。因此，在低分辨率模式时，可削减生成对第一移位寄存器的时钟信号电路中的功率消耗，可削减包含信号线驱动电路和时钟信号控制单元的系统整体的消耗功率。
另外，即使在低分辨率模式时，由于也可由不同的时钟信号线来提供对第二移位寄存器的时钟信号和对第一移位寄存器的时钟信号，所以信号线驱动电路可无任何障碍地由对应于输入信号的动作定时驱动各信号线。
根据本发明的信号线驱动电路(3f、4g)，设置扫描部(12f)，向分别对应于多个信号线(SL1…、GL1…)设置的信号线驱动部(SU1…、15)输出表示分别对应于输入信号动作用定时的定时信号，其中，上述扫描部具备移位寄存器(SR1)；和控制单元(14f)，对应于输入信号的信号线分辨率来选择是否跳过该移位寄存器的至少部分级并使信号移位，同时，使跳过的级停止。
在上述结构中，在施加信号线分辨率比上述高分辨率模式低的输入信号的低分辨率模式时，控制单元跳过移位寄存器的至少部分级后使信号移位。这里，在该情况下，动作中的移位寄存器的级数总和比不跳过的情况少。但是，因为输入信号的信号线分辨率也比高分辨率模式时低，所以上述应指示各信号线驱动部的定时数也少。因此，尽管跳过移位寄存器的至少部分级后传送信号，但扫描部可向各信号线驱动部输出表示上述定时的定时信号，可使跳过的级停止。
结果，即使在输入高的信号线分辨率的输入信号和低的信号线分辨率的输入信号之一的情况下，也可指示信号线驱动部正确的动作定时，仍可实现消耗功率低的信号线驱动电路。
另外，除上述结构外，上述控制单元在高分辨率模式时，不跳过上述移位寄存器任一级地使信号移位，同时，在施加信号线分辨率比上述高分辨率模式低的输入信号的低分辨率模式时，跳过上述移位寄存器的奇数级和偶数级一方后使信号移位。
在该结构中，在高分辨率模式时，可根据来自移位寄存器所有级的输出信号输出定时生成信号，在低分辨率模式时，因为跳过奇数级和偶数级一方后使信号移位，所以即使在输入等倍的信号线分辨率的输入信号和两倍的信号线分辨率输入信号任一个的情况下，尽管可指示信号线驱动部正确的动作定时，但仍可实现消耗功率低的信号线驱动电路。
另外，除上述结构外，上述信号线驱动部是以上述定时信号表示的定时来采样上述输入信号的采样电路(SU1…)，上述扫描部具备切换信号路径的切换单元(13f)，在上述高分辨率模式时，从上述移位寄存器的各级向分别对应的采样电路传送信号，同时，在上述低分辨率模式时，从移位寄存器的偶数级或奇数级中一方的各级向分别对应的采样电路和对应于另一方各级的采样电路传送信号，信号线驱动电路作为数据信号线驱动电路(3f)动作。
在该结构中，形成在低分辨率模式时，从偶数级或奇数级中一方的各级到对应于偶数级和奇数级的采样电路的信号路径，根据来自一级的定时信号，两个采样电路采样输入信号。由此，在低分辨率模式时，可向对应于这些采样电路的数据信号线写入同值数据。因此，可对应于输入信号的分辨率来调整数据信号线驱动电路驱动的数据信号线仰视的信号线分辨率。
另外，除上述结构外，还具备时钟信号控制单元(6f)，对应于上述信号线分辨率来控制提供给上述移位寄存器的时钟信号的频率。在上述结构中，因为可对应于信号线分辨率来控制提供给移位寄存器的时钟信号的频率，所以可削减包含信号线驱动电路和时钟信号控制单元的系统整体的消耗功率。
另外，根据本发明的显示装置(1)，其中，具备多个数据信号线(SL1…)；与上述各数据信号线交叉配置的多个扫描信号线(GL1…)；对应于上述数据信号线和扫描信号线的组合例如配置成矩阵状的象素(PIX…)；驱动上述扫描信号线的扫描信号线驱动电路(4、4g)；和数据信号线驱动电路(3、3a～3f)，向上述各数据信号线输出对应于和上述各数据信号线对应于设置的采样电路(SU1…)的采样结果的信号，该扫描信号线驱动电路和数据信号线驱动电路至少一方是上述之一的信号线驱动电路。
上述结构的信号线驱动电路即使在输入高的信号线分辨率的输入信号和低的信号线分辨率的输入信号之一的情况下，各信号线驱动部也可以正确动作定时来驱动各信号线，仍为低消耗功率。因此，作为扫描信号线驱动电路和数据信号线驱动电路至少一方，通过使用该信号线驱动电路，也可正确显示高分辨率的视频信号和低分辨率的视频信号之一，仍可实现消耗功率少的显示装置。
另外，在要求制造成本削减的情况下，除上述结构外，期望在同一基板上形成上述象素、数据信号线驱动电路和扫描信号线驱动电路。
根据该结构，因为在同一基板上形成数据信号线驱动电路和扫描信号线驱动电路，所以与分别在其它基板上形成后，连接各基板的情况相比，可削减各驱动电路的制造成本和安装成本。
另外，除上述结构外，构成上述象素、数据信号线驱动电路和扫描信号线驱动电路的有源元件是多晶硅薄膜晶体管。
根据该结构，与由单晶硅晶体管形成上述有源元件的情况相比，可增大基板大小。结果，可以低成本制造不仅消耗功率少，而且画面宽的显示装置。
另外，除上述结构外，也可通过600℃以下的加工在玻璃基板上形成上述有源元件。根据该结构，因为通过600℃以下的加工来制造有源元件，所以可在玻璃基板上形成有源元件。结果，可以低成本制造不仅消耗功率少，而且画面宽的显示装置。
对发明详细说明项的具体实施形态或实施例可完全明确本发明的技术内容，但不应仅限于这种具体实例来狭义解释，在本发明的精神和下面记载的权利要求范围内，可进行各种变更来实施。
权利要求
1.一种信号线驱动电路(3、3a～3d、4g)，设置扫描部(12、12a～12d)，向分别对应于多个信号线(SL1…，GL1…)设置的信号线驱动部(SU1…、15)输出表示分别对应于输入信号动作用定时的定时信号，其特征在于在上述扫描部(12、12a～12d)中设置多个系统的移位寄存器(SRA～SRC)；和控制单元(14、14b、14c)，对应于输入信号的信号线分辨率，控制上述多个系统的移位寄存器(SRA～SRC)至少一部分的动作或停止。
2.一种信号线驱动电路(3、3a～3d、4g)，设置扫描部(12、12a～12d)，向分别对应于多个信号线(SL1…，GL1…)设置的信号线驱动部(SU1…、15)输出表示分别对应于输入信号动作用定时的定时信号，其特征在于在上述扫描部(12、12a～12d)中设置互不相同系统的第一和第二移位寄存器(SRA～SRC)；和控制单元，在高分辨率模式时，使上述第一和第二移位寄存器(SRA～SRC)动作，同时，在施加信号线分辨率比上述高分辨率模式低的输入信号的低分辨率模式时，使上述第一移位寄存器(SRB、SRA、SRB·SRC、SRA·SRC、SRA·SRB)停止。
3.根据权利要求1或2所述的信号线驱动电路(3、3a～3d)，其特征在于上述信号线驱动部(SU1…)是以上述定时信号表示的定时来采样上述输入信号的采样电路(SU1…)，作为数据信号线驱动电路(3、3a～3d)动作。
4.根据权利要求2所述的信号线驱动电路(3、3a～3d)，其特征在于上述信号线驱动部(SU1…)是以上述定时信号表示的定时来采样上述输入信号的采样电路(SU1…)，上述扫描部(12、12a～12d)具备切换信号路径的切换单元(13、13a～13d)，在上述高分辨率模式时，从上述第二寄存器(SRA、SRB、SRA、SRB、SRC)各级向分别对应的采样电路(SU…)传送信号，从上述第一移位寄存器(SRB、SRA、SRB·SRC、SRA·SRC、SRA·SRB)的各级向分别对应的采样电路(SU…)传送信号，同时，在上述低分辨率模式时，从上述第二寄存器(SRA、SRB、SRA、SRB、SRC)各级向分别对应的采样电路(SU…)和对应于第一移位寄存器(SRB、SRA、SRB·SRC、SRA·SRC、SRA·SRB)各级的采样电路(SU…)传送信号，作为数据信号线驱动电路(3、3a～3d)动作。
5.根据权利要求2、3或4所述的信号线驱动电路(3、3a～3d、4g)，其特征在于具备时钟信号控制单元(6、6b)，上述第一和第二移位寄存器(SRA～SRC)与在互不相同的时钟信号线中传送的时钟信号同步动作，同时，在上述低分辨率模式时，停止向上述第一移位寄存器(SRB、SRA、SRB·SRC、SRA·SRC、SRA·SRB)提供时钟信号，在高分辨率模式时，分别向上述第一和第二移位寄存器(SRA～SRC)提供表示互不相同的移位定时的时钟信号。
6.一种信号线驱动电路(3f、4g)，设置扫描部(12f)，向分别对应于多个信号线(SL1…、GL1…)设置的信号线驱动部(SU1…、15)输出表示分别对应于输入信号动作用定时的定时信号，其特征在于上述扫描部(12f)具备移位寄存器(SR1)；和控制单元(14f)，对应于输入信号的信号线分辨率来选择是否跳过该移位寄存器(SR1)的至少部分级并使信号移位，同时，使跳过的级停止。
7.根据权利要求6所述的信号线驱动电路(3f、4g)，其特征在于上述控制单元(14f)在高分辨率模式时，不跳过上述移位寄存器(SR1)任一级地使信号移位，同时，在施加信号线分辨率比上述高分辨率模式低的输入信号的低分辨率模式时，跳过上述移位寄存器(SR1)的奇数级和偶数级一方后使信号移位。
8.根据权利要求7所述的信号线驱动电路(3f)，其特征在于上述信号线驱动部(SU1…)是以上述定时信号表示的定时来采样上述输入信号的采样电路(SU1…)，上述扫描部(12f)具备切换信号路径的切换单元(13f)，在上述高分辨率模式时，从上述移位寄存器(SR1)的各级向分别对应的采样电路(SU1…)传送信号，同时，在上述低分辨率模式时，从移位寄存器(SR1)的偶数级或奇数级中一方的各级向分别对应的采样电路(SU…)和对应于另一方各级的采样电路(SU…)传送信号，作为数据信号线驱动电路(3f)动作。
9.根据权利要求6、7或8所述的信号线驱动电路(3f、4g)，其特征在于具备时钟信号控制单元(6f)，对应于上述信号线分辨率来控制提供给上述移位寄存器(SR1)的时钟信号的频率。
10.一种显示装置(1)，其特征在于具备多个数据信号线(SL1…)；与上述各数据信号线(SL1…)交叉配置的多个扫描信号线(GL1…)；对应于上述数据信号线(SL1…)和扫描信号线(GL1…)的组合配置的象素(PIX…)；驱动上述各扫描信号线(GL1…)的扫描信号线驱动电路(4g)；和数据信号线驱动电路(3、3a～3f)，向上述各数据信号线(SL1…)输出对应于对应于上述各数据信号线(SL1…)设置的采样电路(SU1…)的采样结果的信号，上述扫描信号线驱动电路(4g)是权利要求1、2、6或7所述的信号线驱动电路(4g)。
11.一种显示装置(1)，其特征在于具备多个数据信号线(SL1…)；与上述各数据信号线(SL1…)交叉配置的多个扫描信号线(GL1…)；对应于上述数据信号线(SL1…)和扫描信号线(GL1…)的组合配置的象素(PIX…)；驱动上述扫描信号线(GL1…)的扫描信号线驱动电路(4、4g)；和数据信号线驱动电路(3、3a～3f)，向上述各数据信号线(SL1…)输出对应于对应于上述各数据信号线(SL1…)设置的采样电路(SU1…)的采样结果的信号，上述数据信号线驱动电路(3、3a～3f)是权利要求1、2、3、4、5、6、7、8、9或10所述的信号线驱动电路(3、3a～3f)。
12.根据权利要求10或11所述的显示装置(1)，其特征在于在同一基板上形成上述象素(PIX…)、数据信号线驱动电路(3、3a～3f)和扫描信号线驱动电路(4、4g)。
13.根据权利要求12所述的显示装置(1)，其特征在于构成上述象素(PIX…)、数据信号线驱动电路(3、3a～3f)和扫描信号线驱动电路(4、4g)的有源元件是多晶硅薄膜晶体管。
14.根据权利要求13所述的显示装置(1)，其特征在于通过600℃以下的加工在玻璃基板上形成上述有源元件。
全文摘要
一种数据信号线驱动电路，在各驱动第奇数次数据信号线的采样单元中具备对应于各级的移位寄存器，和在与该移位寄存器不同的系统中，在各驱动第偶数次数据信号线的采样单元中具备对应于各级的移位寄存器。在低分辨率模式时，仅一方的移位寄存器动作，根据该移位寄存器的各级输出，生成向分别对应的采样单元和下一采样单元双方的定时信号。因此，即使在输入互不相同的信号线分辨率的输入信号任一个的情况下，尽管指示驱动各信号线的信号线驱动部对应于输入信号的定时，但仍可实现低消耗功率的信号线驱动电路。
文档编号G02F1/133GK1424821SQ0215159
公开日2003年6月18日 申请日期2002年11月29日 优先权日2001年11月30日
发明者前田和宏, 辻野幸生, 高橋敬治 申请人:夏普株式会社