专利名称：阵列基板与薄膜晶体管阵列面板的制造方法
技术领域：
本发明涉及显示装置的制造，特别是涉及一种薄膜晶体管阵列基板的制造方法。
背景技术：
为了实现高速影像处理以及高品质显示影像，近年来如彩色液晶显示装置的平面显示器已广泛地使用。于液晶显示装置中，通常包括两个具有电极的上、下基板，以粘合或是封合材料接合在一起。而液晶材料被填入两个基板之间，为了保持两板之间固定的距离，具有一定粒径的颗粒被散布于上述两板之间。通常下基板表面形成有用来当作开关元件的薄膜晶体管，此薄膜晶体管具有连接于扫描线(scanning line)的栅极电极(gate electrode)、连接于信号线(signal line)的漏极电极(drain electrode)、与连接于像素电极(pixelelectrode)的源极电极(source electrode)。而上基板置于下基板上方，此上基板表面形成有一滤光片与多个遮光材料(如由铬构成)。此两基板的外围具有封合材料粘合固定住，而两基板之间具有液晶材料。下基板亦称之为阵列基板(array substrate)，而形成于其上的多个元件则通常通过多道光刻工艺所制作而成。光刻工艺的使用次数与阵列基板的制作成本与产出时间息息相关。
图1A～1F为一系列示意图，图标了现有技术中使用六道光刻工艺的阵列基板工艺，以说明于各工艺阶段的剖面情形。于本文中，各道光刻工艺包括了阻剂涂布、使用图案化光掩模、阻剂曝光、阻剂显影、膜层蚀刻、以及去除残留阻剂等为本领域技术人员所熟知的光刻相关步骤，在此仅以”光刻工艺”统称之。
请参照图1A，首先应用第一道光刻工艺，以定义形成于基板104上的一金属层，进而形成用于薄膜晶体管元件的图案化的栅极100与导线102。导线102可作为一栅极线(或扫描线)或一数据线(或信号线)，其以连续型态形成于基板104之上。
请参照图1B，接着于基板104上坦覆地形成绝缘层106、半导体层108以及欧姆接触层110，并应用第二道光刻工艺以于栅极100上方处的绝缘层106上定义出图案化的半导体层108及欧姆接触层110。
请参照图1C，接着利用第三道光刻工艺，选择地于各对应的导线102上形成穿透绝缘层106的介层洞112。
请参照图1D，接着于基板上104坦覆地形成另一金属层并接着利用第四道光刻工艺，以形成位于导线102以及位于邻近栅极100上方的图案化的导电层114。而于第四道光刻工艺中，同时蚀刻穿过邻近栅极100上方的金属层114、欧姆接触层110以及部分半导体层108，进而形成凹口116。如此，便于基板104上完成了薄膜晶体管的制作请参照图1E，接着坦覆性地覆盖一保护层118于图1D内图标结构之上，并接着经由第五道光刻工艺的使用以图案化保护层118而形成介层洞120，以露出位于适当位置的接触区域。
请参照图1F，接着于保护层118与介层洞120内覆盖一透明导电层122，并通过第六道光刻工艺的使用，而于保护层118上形成图案化的透明导电层122，以作为像素电极之用。如此，阵列基板的制作便告一段落。
一般而言，存在于基板104表面的用作扫描线与信号线的导线以连续型态的单一导电层组成。而随着液晶显示装置尺寸增大趋势，以连续型态导电层所组成的扫描线与信号线的长度也随之增长，如此便增加了扫描线与信号线的阻抗(resistance)。如此的阻抗的增加，可能于液晶显示装置操作时造成于此些线路上的信号损失，而不利于大尺寸液晶显示装置的制作。而于如图1A～1F所图标的有源阵列基板工艺中，其于导线102上额外形成一导电层114，藉以结合而成一具有较厚厚度的导线。如此，便可降低导线的整体阻抗，且可改善于导线上的信号损失。然而，上述工艺需要六道光刻工艺，使得阵列基板的制作较为费时。如此，便需要一种工艺较为简洁且适用于大尺寸平面显示装置的阵列基板工艺。
发明内容
本发明的主要目的就是提供使用相对较少光刻工艺步骤的显示装置制造方法，以节省制造时所需制作成本与产出时间。
依据上述目的，本发明提供了一种阵列基板的制造方法，包括下列步骤形成一第一金属层于一基板上；施行一第一光刻工艺以图案化该第一金属层，形成一栅极导线、连结于该栅极导线的一栅电极以及一接垫于该基板上；形成一绝缘层、一半导体层以及一欧姆接触层于该基板上，覆盖于该栅极导线、该栅电极以及该接垫；以及施行一第二光刻工艺以图案化该欧姆接触层、该半导体层以及部分的该绝缘层，于该基板上形成一半导体结构以及于该接垫上的该绝缘层内形成一介层洞，以露出部分的该接垫，其中该半导体结构包括大体覆盖于该栅电极上的该绝缘层、图案化的该半导体层以及图案化的该欧姆接触层。
依据上述目的，本发明提供了一种薄膜晶体管阵列面板的制造方法，包括下列步骤形成一第一金属层于一基板上；施行一第一光刻工艺以图案化该第一金属层，于该基板上形成沿第一方向连续地延伸至少一栅极导线，以及沿一第二方向延伸的多个数据导线片段，其中该第一方向异于该第二方向且该些数据导线片段与该些栅极导线于交汇处为互相分隔；形成一绝缘层、一半导体层以及一欧姆接触层于该基板上；施行一第二光刻工艺以图案化该欧姆接触层、该半导体层以及该绝缘层，形成多个半导体结构以及多个堆栈结构，该些堆栈结构横跨该些数据导线片段与该些栅极导线于交汇处；形成一第二金属层于该基板上；施行一第三光刻工艺以图案化该第二导电金属层，于该些半导体结构上形成多个源极/漏极电极以及形成延伸于该些桥接结构上且电连接该些数据导线片段的多条连续数据导线；形成一保护层于该基板上；施行一第四光刻工艺以图案化该保护层，形成多个介层洞并露出了该些数据导线与该些栅极导线的多个接垫以及该些源极/漏极电极之一；以及形成一透明导电层于该基板上，并填入于该些介层洞；施行一第五光刻工艺以图案化该透明导电层，形成多个像素电极以及储存电容器，其中该些储存电容器部分重叠于该些栅极导线上。
为了让本发明的上述和其它目的、特征、和优点能更明显易懂，以下配合附图以及优选实施例，以更详细地说明本发明。
图1A～1F为一系列示意图，图标了现有技术中使用六道光刻工艺的阵列基板工艺，以说明于各工艺阶段的剖面情形。
图2A、3A、4A、5A及6A为一系列示意图，绘示了依据本发明一实施例的有源阵列基板的制作流程的上视情形。
图2B、3B、4B、5B及6B绘示本发明一实施例的阵列基板的制作流程的剖面图，分别显示了图2A、3A、4A、5A及6A中2B-2B、3B-3B、4B-4B、5B-5B与6B-6B线段的剖面情形。
图2C、3C、4C、5C及6C绘示本发明一实施例的阵列基板的制作流程的剖面图，分别显示了图2A、3A、4A、5A及6A中2C-2C、3C-3C、4C-4C、5C-5C、6C-6C线段的剖面情形。
图3D至图3G绘示本发明一实施例的阵列基板的制作流程的剖面图，分别显示了图3A～3C中所使用的第二道光刻工艺的制作流程。
图7A和8A为绘示了依据本发明另一实施例的有源阵列基板的制作流程的上视情形。
图7B和8B绘示本发明一实施例的阵列基板的制作流程的剖面图，分别显示了图7A和图8A中7B-7B与8B-8B线段的剖面情形。
图7C和8C绘示本发明一实施例的阵列基板的制作流程的剖面图，分别显示了图7A和8A中7C-7C与8C-8C线段的剖面情形。
图7D至图7G绘示本发明另一实施例的阵列基板的制作流程的剖面图，分别显示了图7A～7C中所使用的第二道光刻和蚀刻工艺的制作流程。简单符号说明100～栅极； 102～导线；104、204～基板； 106、300～绝缘层；108、302～半导体层； 110、304～欧姆接触层；112、120～介层洞； 114～导电层；116～凹口； 118～保护层；122～透明导电层；200、700～薄膜晶体管阵列面板；202～栅极导线； 202a～栅电极；202b、206b～接垫； 206a～数据导线片段；208～第一凹口； 210～第二凹口；306、308～堆栈结构； 320～光致抗蚀剂层；340、304’～光掩模； 340a～不透光区；340b～透光区； 340c～部分透光区；
350、360、370～蚀刻程序； H1、H2～光致抗蚀剂层的厚度；400、402、404、406、408、410～金属层；308、310、312、412～开口；500～保护层； 502、504、506～介层洞；600、602、604～透明导电层。
具体实施例方式
图2～6为一系列示意图，图标了依据本发明一实施例的阵列基板工艺，以说明于各工艺阶段的制造情形，其中图2A、3A、4A、5A、以及6A分别显示了一上视情形，而图2B～2C、3B～3C、4B～4C、5B～5C以及6B～6C则分别显示了对应上视图内B-B与C-C线段的剖面情形。在此所描述的各道光刻工艺包括阻剂涂布、使用图案化光掩模、阻剂曝光、阻剂显影、膜层蚀刻、以及去除残留阻剂等为本领域技术人员所熟知的光刻相关步骤，各道光刻工艺可通过业界常使用的标准光刻设备所施行，上述工艺步骤于下文中仅以”光刻工艺”统称之。
请参照图2A，部分显示了一薄膜晶体管阵列面板200的上视情形。薄膜晶体管阵列面板200包括一基板204，其上设置有多条导线，例如栅极导线202。此外，于基板204上亦设置有多个导线片段，例如数据导线片段206a。栅极导线202与数据导线片段206a包括金属或其它导电材料，且于图2A中依照所示的行与列方向所形成的特定图案排列，但其亦可依照其它方式排列而不以图2A内的排列方式限定。在此，其图案经由第一道光刻工艺所形成。
于此第一道光刻工艺中，定义形成并覆盖于基板204上的一金属层而同时形成此些栅极导线202与数据导线片段206a，其大体依照一列方向排列。此外，于此第一光刻工艺中，亦于基板上形成了其它构件，例如连结分别连结于各栅极导线202的多个栅电极202a，其大体依照一行方向排列，作为各薄膜晶体管装置的栅电极之用。此外，亦形成了连结栅极导线202的大面积的接垫202b以及连结于数据导线片段206的大面积的接垫206b等用于电路连结的区域。
如图2A所示，于数据导线片段206a与栅极导线202的交汇区域形成有第一凹口208，藉以分隔数据导线片段206a与邻近的栅极导线202。此外，于栅极电极202a与邻近数据导线片段206a之间则通过第二凹口210所分隔。
请参照图2B，显示了图2A内2B-2B线段的剖面情形，其中基板204上形成有一栅极导线202、用于薄膜晶体管装置的一栅电极202a以及位于栅电极202a与邻近数据导线片段(未图标)间的第二凹口210。栅极导线202与栅电极202a的厚度约介于1500～5000埃，其材料例如为铝(Al)、钼(Mo)、铬(Cr)、铝合金(Al alloy)等金属材料，以及例如钼与铝钌(Mo/AlNd或AlNd/Mo)、钼与铝(Mo/Al)、钛与铝钌(Ti/AlNd或AlNd/Ti)、钛与铝(Ti/Al或Ti/Al/Ti)、铬与铝(Cr/Al)、铬与铝钌(Cr/AlNd或AlNd/Cr)所形成的复合金属、或其它金属材料。而图2C则显示了图2A内2C-2C线段的剖面情形，其中基板204上形成有为第一凹口208所分隔的数据导线片段206a与栅极导线202，以及连结于栅极导线202的接垫202b。数据导线片段206a、栅极导线202以及接垫202b的厚度约介于1500～5000埃，其材料例如为铝、钼、铬、铝合金(Al alloy)等金属材料，以及例如钼与铝钌(Mo/AlNd或AlNd/Mo)、钼与铝(Mo/Al)、钛与铝钌(Ti/AlNd或AlNd/Ti)、钛与铝(Ti/Al或Ti/Al/Ti)、铬与铝(Cr/Al)、铬与铝钌(Cr/AlNd或AlNd/Cr)所形成的复合材料或其它金属材料。
请参照图3A，部分显示了接着于图2A中的薄膜晶体管阵列面板200上形成具有图案化的绝缘层300、半导体层302以及欧姆接触层304后的上视情形，此些图案化的膜层经由第二道光刻工艺所同时形成。其中，绝缘层300形成于栅电极202a以及邻近于栅电极202a的部分栅极导线202、数据导线206a与基板204上，并填入于此些构件间的第一凹口208(详见图3B)以及第二凹口210(详见图3C)内。在此，欧姆接触层304显示为倒L型的图案且大体覆盖半导体层302，故半导体层302并于未显示于图3A中。
请同时参照图3B与图3C，分别显示了图3A内3B-3B与3C-3C线段的剖面情形，其中形成绝缘层300、半导体层302以及欧姆接触层304的材料首先依序且坦覆地形成并堆栈于基板204上，借着第二道光刻工艺的施行，通过搭配设置有不同透光程度的透光区的一光掩模以及单次光刻以于欧姆接触层304上形成具有多种光致抗蚀剂厚度的情形。并通过后续的连续三道蚀刻程序，分别定义出如图3B与图3C所显示的分别堆栈邻近于栅电极202a、第一凹口208与其邻近基板204上的堆栈结构306、308。其中，绝缘层300、半导体层302以及欧姆接触层304的材料分别例如为氮化硅或氮氧化硅(SiOxNy)、α-Si:H材料以及n+α-Si:H材料，而其厚度则分别例如为2000～5000埃、1000～3000埃以及100～1000埃。
于此第二光刻工艺中，同时于对应于各第一凹口208以及各第二凹口210的基板204处附近所形成的堆栈结构306与308内的绝缘层300与半导体层302则形成了一介电阻障，以避免邻近的栅极导线202与数据导线片段206a以及/或邻近的数据导线片段206a与栅极导线202间发生电连接与短路的不良情形。图3B显示了由填入第二凹口210内的由经图案化的绝缘层300、半导体层302以及欧姆接触层304所组成的堆栈结构306，而图3C则显示了由填入第一凹口208内的经图案化的绝缘层300、半导体层302以及欧姆接触层304所组成的堆栈结构308。
在此，第二道光刻工艺所使用的光掩模以及后续蚀刻程序将通过图3D～3G于下文中详细说明。请参照图3D，在此仅图示了于第二道光刻工艺中，于邻近于栅电极202a与于接垫202b区域的制造情形，本领域技术人员当能理解本发明，并可依据实际设计而应用于其它区域内的制造。首先提供了基板204，其上形成有栅电极202a与接垫202b。栅电极202a以及接垫202b接着为依序形成于基板204上的栅绝缘层300、半导体层302、以及欧姆接触层304所覆盖。然后，于基板304上涂布光致抗蚀剂层320，并通过业界常使用的标准光刻设备而施行第二道光刻工艺，采用了如图3D所示的光掩模340。在此，光掩模340包括一不透光区340a、一透光区340b以及部分透光区340c等具有不同透光率的区域。其中不透光区340a的透光率为0％，其大体对准于栅电极202a的上方，而透光区340的透光率为100％，其大体对准于接垫202b上方，而部分透光区340c的透光率约介于20～80％，其大体对准于其它特定区域。于施行第二道光刻工艺后，通过单一次曝光程序，并于光致抗蚀剂显影后，则形成如图3D所示的情形。经图案化的光致抗蚀剂层320仅残留于栅电极202a及其邻近欧姆接触层204上。由于不同区域的透光度不同的因素，位于透光区340b下方的光致抗蚀剂层320将因曝光完全而经显影去除，而位于不透光区340a以及部分透光区304c下方的光致抗蚀剂层320将因未接受曝光或仅接受部分程度上的曝光而于显影后留下了具有不同厚度的光致抗蚀剂层320，其中位于不透光区340a下方的光致抗蚀剂层320具有约为15000～30000埃的厚度H1，而位于部分透光区304c下方的光致抗蚀剂层320则具有约为3000～20000埃的厚度H2。
请参照图3E，接着施行一蚀刻程序350，例如使用包括六氟化硫(SF6)、四氟化碳(CF4)、或其它适当反应气体的干蚀刻程序(请补充)，通过光致抗蚀剂层320作为蚀刻保护层，蚀刻去除未被光致抗蚀剂层保护的欧姆接触层304、半导体层302以及绝缘层300，并蚀刻停止于基板204以及接垫202b。
请参照图3F，接着施行另一蚀刻程序360，例如使用包括氧气(O2)、六氟化硫与氧气(SF6/O2)、或其它适当反应气体的干蚀刻程序(请补充)，蚀刻光致抗蚀剂层320，露出部分邻近于栅电极202a的欧姆接触层304。此时，光致抗蚀剂层320仍残留于栅电极202a上方的区域内。
请参照图3G，接着施行另一蚀刻程序370，例如使用包括氯气(Cl2)、六氟化硫与氯气(SF6/Cl2)、氯气与三氯化硼(Cl2/BCl3)、四氟化碳(CF4)或其它反应气体的干蚀刻程序(请补充)，以蚀刻未为光致抗蚀剂层320所覆盖的欧姆接触层304与其下的半导体层302，并停止于绝缘层300上。进而形成了如图3B所示的堆栈结构360以及接垫202b。
请参照图4A，部分显示了接着于图3A中的薄膜晶体管阵列面板200上形成图案化的金属层400、402、404、406、408、410以及开口412后的上视情形，此些图案化的金属层经由第三道光刻工艺所同时形成。其中金属层400与402沿行方向分别大体覆盖于数据导线片段206a(未图标)、形成于数据导线片段206a间的欧姆接触层304以及接垫206b(未图示)上，并连结其下方的数据导线片段206a而形成数据导线。如此结构的数据导线可具有较传统连续型态形成的数据导线为低电阻值(resistance)，较适合用于大尺寸的显示装置，以降低于此线路上的信号损失。金属层404与406则沿列方向分别大体覆盖于部分的栅极导线202a(未图标)及其邻近的绝缘层300以及接垫202b上。金属层408则覆盖于部分的基板204、绝缘层300以及欧姆接触层304上，而金属层410则覆盖于欧姆接触层304上且连结于金属层400。于第三道光刻工艺中，亦蚀刻穿过位于栅电极202a中间部上方的欧姆接触层304、以及部分半导体层302而形成了露出半导体层302的一开口412。
在此，金属层400、402、404、406部分重叠并直接连结于先前形成的栅极导线202、数据导线片段206a、以及接垫202a与202b，因而增加了部分数据导线202与数据导线片段206a的厚度。此些金属层的厚度约介于2000～4000埃，其材料例如为铝(Al)、钼(Mo)、铬(Cr)或其它金属材料。
请同时参照图4B与图4C，分别显示了图4A内4B-4B与4C-4C线段的剖面情形。其中，图4B显示了为于第三道光刻工艺中经由形成于堆栈结构306处的开口412以及为开口412所分隔的图案化金属层408与410。开口412露出了其内的半导体层302，并因而定义出了薄膜晶体管的源极/漏极区。至此，堆栈结构306便可应用为薄膜晶体管之用，而直接形成于其欧姆接触层302上的金属层408以及410则可作为源极/漏极电极之用，其中金属层408可更延伸至部分的基板204上，而金属层410则延伸于第二凹口210处并进而连结于其邻近的金属层400(未图示)。
请参照图4B与图4C，金属层400、404与406增加了数据导线片段206a、栅极导线200及接垫202b的厚度，其于交错区域处为非连续的形成，且彼此间相互分隔以防止短路情形发生。
请参照图5A，部分显示了接着于图4A中的薄膜晶体管阵列面板200上形成一图案化的保护层500后的上视情形，其经由第四道光刻工艺所形成，并于保护层500内形成介层洞502、504与506以分别露出了部分的金属层402、406以及408。保护层500的材料的厚度约介于1000～50000埃，其材料例如为氮化硅(SiNX)、氧化硅(SiOX)、氮氧化硅(SiOXNy)、有机材料或其它材料。
请同时参照图5B与图5C，分别显示了图5A内5B-5B与5C-5C线段的剖面情形。其中，保护层500坦覆地形成于基板204上并覆盖于先前形成的结构中，并经由第四道光刻蚀刻定义出介层洞502与504。开口502与504分别露出部分的金属层408以及406。
请参照图6A，部分显示了接着于图5A中的薄膜晶体管阵列面板200上形成一图案化的透明导电层600、602以及604后的上视情形，其经由第五道光刻工艺所形成，其中透明导电层600形成于由数据导线与栅极导线定义出的显示区中，并透过开口506而连结于其下方的金属层408，以传递来自金属层408的电流至其内。透明导电层602与604则分别透过开口502与504而电连接于其下方的金属层402与406。透明导电层600、602与604其材料例如为铟锡氧化物(indium tin oxide，ITO)或铟锌氧化物(indium zincoxide，IZO)，其厚度约为400～2000埃。在此，覆盖于保护层500上的透明导电层600部分可作为像素电极之用，而覆盖于栅极导线204上的透明导电层600部分则可作为储存电容器构件之用。图6B与图6C则分别显示了图6A内6B-6B与6C-6C线段的剖面情形，透明导电层600、604分别透过开口502、504与其下方的金属层408以及406形成电连接。
图7～8为一系列示意图，图标了依据本发明另一实施例的阵列基板工艺，其工艺阶段中的制造情形的工艺步骤大体相似于前一实施例，在此仅显示其两实施例的差异处，其中图7A以及8A分别显示了一上视情形，而图7B～7C以及8B～8C则分别显示了对应上视图内B-B与C-C线段的剖面情形。
请参照图7A，部分显示了于一薄膜晶体管阵列面板700上形成具有图案化的栅绝缘层300、半导体层302以及欧姆接触层304后的上视情形。于此些膜层形成前，此薄膜晶体管阵列面板700上形成有相同于图2A的电薄膜晶体阵列面板200结构，而此些图案化的膜层经由一第二道光刻工艺所同时形成。其中，相较于图3A，栅绝缘层300坦覆地覆盖于整个基板204(未图示)之上，并填入于此些构件间的第一凹口208(详见图7B)以及第二凹口210(详见图7C)内。而具有倒L型的欧姆接触层304则形成于栅绝缘层300上，并大体覆盖于栅电极202a及其邻近的数据导线片段206a之上。于栅绝缘层300内则形成有开口308、310与312以分别露出部分的栅极导线202以及接垫202b与206b。图7B与图7C，则分别显示了图7A内7B-7B与7C-7C线段的剖面情形，其中形成栅绝缘层300、半导体层302以及欧姆接触层304的材料首先依序且坦覆地形成并堆栈于基板204上，借着第二道光刻工艺的施行，通过搭配设置有不同透光区的单一光掩模以及单次光刻以于欧姆接触层304上形成具有多种光致抗蚀剂厚度的情形。并通过后续的连续三道蚀刻程序，分别定义出如图7B与图7C所显示的分别堆栈邻近于栅电极202a、第一凹口208与其邻近栅绝缘层204上的堆栈结构306、308。其中，栅绝缘层300、半导体层302以及欧姆接触层304的材料分别例如为氮化硅、α-Si:H材料以及n+α-Si:H材料，而其厚度则分别例如为2000～5000埃、1000～3000埃以及100～1000埃。
在此，上述第二道光刻工艺所使用的光掩模以及后续蚀刻程序将通过图7D～7G于下文中详细说明。请参照图7D，在此仅图示了于第二道光刻工艺中，于邻近于栅电极202a与于接垫202b区域的制造情形，本领域技术人员当能理解本发明，并可依据实际设计而应用于其它区域内的制造。首先提供了基板204，其上形成有栅电极202a与接垫202b。栅电极202a以及接垫202b接着为依序形成于基板204上的栅绝缘层300、半导体层304、以及欧姆接触层306所覆盖。然后，于基板304上涂布光致抗蚀剂层320，并通过业界常使用的标准光刻设备而施行第二道光刻工艺，采用了如图7D所示的光掩模340’。在此，光掩模340’包括一不透光区340a、一透光区340b以及部分透光区340c等具有不同透光率的区域。其中不透光区340a的透光率为0％，其大体对准于栅电极202a的上方，而透光区340的透光率为100％，其大体对准于一部分的接垫202b上方，而部分透光区340c的透光率约介于20～80％，其大体对准于其它特定区域。于施行第二道光刻工艺后，通过单一次曝光程序，并于光致抗蚀剂显影后，则形成如图7D所示的情形。于形成于接垫202b上方的光致抗蚀剂层320内形成有一开口310，露出了其内的欧姆接触层304。由于不同区域的透光度不同的因素，位于透光区340b下方的光致抗蚀剂层320将因曝光完全而经显影去除，而位于不透光区340a以及部分透光区304c下方的光致抗蚀剂层320将因未接受曝光或仅接受部分程度上的曝光而于显影后留下了具有不同厚度的光致抗蚀剂层320，其中位于不透光区340a下方的光致抗蚀剂层320具有约为15000～30000埃的厚度H1，而位于半透光区304c下方的光致抗蚀剂层320则具有约为3000～15000埃的厚度H2。
请参照图7E，接着施行一蚀刻程序350，例如使用包括六氟化硫(SF6)、四氟化碳(CF4)、或其它适当反应气体的干蚀刻程序(请补充)，通过光致抗蚀剂层320作为蚀刻保护层，蚀刻去除开口310内露出的欧姆接触层304、半导体层302以与栅绝缘层300，并停止于接垫202b上。
请参照图7F，接着施行另一蚀刻程序360，例如使用包括氧气(O2)、六氟化硫与氧气(SF6/O2)、或其它适当反应气体的干蚀刻程序(请补充)，回蚀刻光致抗蚀剂层320，露出欧姆接触层304。此时，光致抗蚀剂层320仅残留于栅电极202a上方的区域内，并覆盖了一部分的邻近欧姆接触层304。
请参照图7G，接着施行另一蚀刻程序370，例如使用包括氯气(Cl2)、六氟化硫与氯气(SF6/Cl2)、三氯化硼与氯气(BCl3/Cl2)、四氟化碳(CF4)或其它反应气体的干蚀刻程序(请补充)，以蚀刻未为光致抗蚀剂层320所覆盖的欧姆接触层304与其下的半导体层302，并停止于栅绝缘层300上。进而形成了如图7B所示的堆栈结构360以及接垫202b。相较于前述图1A～1F的现有技术中所需两道光刻工艺方可制作造如图7G所示的接垫202b与堆栈结构306等结构，本发明所使用的第二道光刻工艺，其节省了一道光掩模的使用，具有节省制作成本以及光刻工艺的功效。
接着进行后续工艺，例如图4～6所图示的工艺，最后形成如图8所示的于基板上形成有一图案化的透明导电层600、602以及604的薄膜晶体管阵列面板700。图8B与图8C，则分别显示了图8A内8B-8B与8C-8C线段的剖面情形，其剖面结构大体与相同于图6B与图6C。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
权利要求
1.一种阵列基板的制造方法，包括下列步骤形成一第一金属层于一基板上；施行一第一光刻工艺以图案化该第一金属层，形成一栅极导线、连结于该栅极导线的一栅电极以及一接垫于该基板上；形成一绝缘层、一半导体层以及一欧姆接触层于该基板上，覆盖于该栅极导线、该栅电极以及该接垫；以及施行一第二光刻工艺以图案化该欧姆接触层、该半导体层以及部分的该绝缘层，于该基板上形成一半导体结构以及于该接垫上的该绝缘层内形成一介层洞，以露出部分的该接垫，其中该半导体结构包括大体覆盖于该栅电极上的该绝缘层、图案化的该半导体层以及图案化的该欧姆接触层。
2.如权利要求1所述的阵列基板的制造方法，还包括下列步骤形成一第二金属层于该基板上，覆盖该半导体结构并填入该介层洞以电连接于该接垫；以及施行一第三光刻工艺以图案化该第二金属层并图案化位于该半导体结构的一中间部分的该欧姆接触层以及半导体层，以定义出两源极/漏极区以及一第二金属层于该些源极/漏极区以及该接垫上。
3.如权利要求1所述的阵列基板的制造方法，其中该第二光刻工艺包括下列步骤形成一光致抗蚀剂层于该欧姆接触层上；施行一光刻程序，使用具有一不透光区、一透光区以及一部分透光区的一光掩模以图案化该光致抗蚀剂层，于大体对应该透光区的光致抗蚀剂层内形成一开口并露出一部分的该欧姆接触层，于大体对准该不透光区的该光致抗蚀剂层内形成一第一厚度的第一光致抗蚀剂层，于大体对准该半透光的该光致抗蚀剂层内形成一第二厚度的第二光致抗蚀剂层，其中该第一厚度大于该第二厚度，该透光区大体对准该接垫，该不透光区大体对准该栅电极，而该部分透光区大体对准该接垫与该栅电极外的其它区域；施行第一次蚀刻程序，采用该第一光致抗蚀剂层与该第二光致抗蚀剂层为蚀刻掩模，蚀刻去除为该开口露出的该欧姆接触层、以及其下的该半导体层与该绝缘层，并停止于该接垫；施行第二次蚀刻程序，蚀刻该第一光致抗蚀剂层与该第二光致抗蚀剂层，仅留下大体覆盖于该栅电极上方的该第一光致抗蚀剂层并薄化之，露出未为该第一光致抗蚀剂层所覆盖的该欧姆接触层；施行第三次蚀刻程序，蚀刻未为该第一光致抗蚀剂层所覆盖的该欧姆接触层及其下方的半导体层；以及去除该第一光致抗蚀剂层，以于该基板形成一半导体结构以及为该开口露出的该接垫，其中该半导体结构包括大体覆盖于该栅电极上的该绝缘层、图案化的一半导体层以及图案化的一欧姆接触层。
4.如权利要求3所述的薄阵列基板的制造方法，其中该第一厚度介于15000～30000埃，而该第二厚度介于3000-20000埃。
5.如权利要求1所述的阵列基板的制造方法，其中该绝缘层包括氮化硅或氮氧化硅(SiOXNY)。
6.如权利要求1所述的阵列基板的制造方法，其中该半导体层包括α-Si:H材料。
7.如权利要求1所述的阵列基板的制造方法，其中该欧姆接触层包括n+α-Si:H材料。
8.如权利要求3所述的阵列基板的制造方法，其中该第一蚀刻程序为干蚀刻，使用包括六氟化硫(SF6)或四氟化碳(CF4)的反应气体。
9.如权利要求3所述的阵列基板的制造方法，其中该第二蚀刻程序为干蚀刻，所使用的反应气体包括六氟化硫与氧气(SF6/O2)或氧气(O2)。
10.如权利要求3所述的阵列基板的制造方法，其中该第三蚀刻程序为干蚀刻，所使用的反应气体包括氯气(Cl2)、六氟化硫与氯气(SF6/Cl2)、三氯化硼与氯气(BCl3/Cl2)或四氟化碳(CF4)。
11.如权利要求3所述的阵列基板的制造方法，其中该部分透光区具有介于20～80％的透光率。
12.如权利要求3所述的阵列基板的制造方法，其中不透光区具有大体为0％的透光率而该透光区具有大体为100％的透光率。
13.一种薄膜晶体管阵列面板的制造方法，包括下列步骤形成一第一金属层于一基板上；施行一第一光刻工艺以图案化该第一金属层，于该基板上形成沿第一方向连续地延伸至少一栅极导线，以及沿一第二方向延伸的多个数据导线片段，其中该第一方向异于该第二方向且该些数据导线片段与该些栅极导线于交汇处为互相分隔；形成一绝缘层、一半导体层以及一欧姆接触层于该基板上；施行一第二光刻工艺以图案化该欧姆接触层、该半导体层以及该绝缘层，形成多个半导体结构以及多个堆栈结构，该些堆栈结构横跨该些数据导线片段与该些栅极导线于交汇处；形成一第二金属层于该基板上；施行一第三光刻工艺以图案化该第二导电金属层，于该些半导体结构上形成多个源极/漏极电极以及形成延伸于该些桥接结构上且电连接该些数据导线片段的多条连续数据导线；形成一保护层于该基板上；施行一第四光刻工艺以图案化该保护层，形成多个介层洞并露出了该些数据导线与该些栅极导线的多个接垫以及该些源极/漏极电极之一；以及形成一透明导电层于该基板上，并填入于该些介层洞；施行一第五光刻工艺以图案化该透明导电层，形成多个像素电极以及储存电容器，其中该些储存电容器部分重叠于该些栅极导线上。
14.如权利要求13所述的薄膜晶体管阵列面板的制造方法，其中该第二光刻工艺包括下列步骤形成一光致抗蚀剂材料于该欧姆接触层上；施行一光刻程序，使用具有一不透光区、一透光区以及一部分透光区的一光掩模以图案化该光致抗蚀剂材料，于大体对应该透光区的光致抗蚀剂层内形成一开口并露出一部分的该欧姆接触层，于大体对准该不透光区的该光致抗蚀剂层内形成一第一厚度的第一光致抗蚀剂层，于大体对准该半透光的该光致抗蚀剂层内形成一第二厚度的第二光致抗蚀剂层，其中该第一厚度大于该第二厚度，该透光区大体对准该些栅极导线以及数据导线的一接垫，该不透光区大体对准该栅电极，而该部分透光区大体对准该接垫与该栅电极外的其它区域；施行第一次蚀刻程序，采用该第一光致抗蚀剂层与该第二光致抗蚀剂层为蚀刻掩模，蚀刻去除为该开口露出的该欧姆接触层、以及其下的该半导体层与该绝缘层，并停止于该接垫；施行第二次蚀刻程序，蚀刻该第一光致抗蚀剂层与该第二光致抗蚀剂层，仅留下大体覆盖于该栅电极上方的该第一光致抗蚀剂层并薄化之，露出未为该第一光致抗蚀剂层所覆盖的该欧姆接触层；施行第三次蚀刻程序，蚀刻未为该第一光致抗蚀剂层所覆盖的该欧姆接触层及其下方的半导体层；以及去除该第一光致抗蚀剂层，以于该基板形成一半导体结构以及为该开口露出的该接垫，其中该半导体结构包括大体覆盖于该栅电极上的该绝缘层、图案化的一半导体层以及图案化的一欧姆接触层。
15.如权利要求14所述的薄膜晶体管阵列面板的制造方法，其中该第一厚度介于15000～30000埃，而该第二厚度介于3000～20000埃。
16.如权利要求13所述的薄膜晶体管阵列面板的制造方法，其中该绝缘层包括氮化硅或氮氧化硅(SiOXNY)。
17.如权利要求13所述的薄膜晶体管阵列面板的制造方法，其中该半导体层包括α-Si:H材料。
18.如权利要求13所述的薄膜晶体管阵列面板的制造方法，其中该欧姆接触层包括n+α-Si:H材料。
19.如权利要求14所述的薄膜晶体管阵列面板的制造方法，其中该第一蚀刻程序为干蚀刻，所使用的反应气体包括六氟化硫(SF6)或四氟化碳(CF4)。
20.如权利要求14所述的薄膜晶体管阵列面板的制造方法，其中该第二蚀刻程序为干蚀刻，所使用的反应气体包括氧气(O2)或六氟化硫与氧气(SF6/O2)。
21.如权利要求14所述的薄膜晶体管阵列面板的制造方法，其中该第三蚀刻程序为干蚀刻，所使用的反应气体包括氯气(Cl2)、六氟化硫与氯气(SF6/Cl2)或三氯化硼与氯气(BCl3/Cl2)。
22.如权利要求14所述的薄膜晶体管阵列面板的制造方法，其中该部分透光区具有介于20～80％的透光率。
23.如权利要求14所述的薄膜晶体管阵列面板的制造方法，其中不透光区具有大体为0％的透光率而该透光区具有大体为100％的透光率。
全文摘要
本发明涉及一种阵列基板的制造方法，包括下列步骤形成一第一金属层于一基板上；施行一第一光刻工艺以图案化该第一金属层，形成一栅极导线、连结于该栅极导线的一栅电极以及一接垫于该基板上；形成一绝缘层、一半导体层以及一欧姆接触层于该基板上，覆盖于该栅极导线、该栅电极以及该接垫；以及施行一第二光刻工艺以图案化该欧姆接触层、该半导体层以及部分的该绝缘层，于该基板上形成一半导体结构以及于该接垫上的该绝缘层内形成一介层洞，以露出部分的该接垫，其中该半导体结构包括大体覆盖于该栅电极上的该绝缘层、图案化的该半导体层以及图案化的该欧姆接触层。
文档编号G03F7/20GK1664685SQ20051006693
公开日2005年9月7日 申请日期2005年4月22日 优先权日2005年4月22日
发明者廖达文 申请人:友达光电股份有限公司