专利名称：阵列基底及其制造方法、采用该阵列基底的液晶显示装置的制作方法
技术领域：
本发明涉及一种阵列基底、阵列基底的制造方法和具有该阵列基底的 液晶显示装置。并尤其涉及一种具有增大的开口率的阵列基底、该阵列基 底的制造方法和具有该阵列基底的液晶显示装置。
背景技术：
液晶显示装置利用液晶显示图像。液晶显示装置拥有很多优点，如很 薄的厚度和很轻的重量等。因此液晶显示装置业已被广泛使用。
液晶显示装置包括液晶板和背光组件。背光组件设置在液晶显示板的 下方，为液晶显示板提供光线。
液晶显示板包括彩色滤光片基底、阵列基底和夹置在彩色滤光片基底 与阵列基底之间的液晶层。彩色滤光片基底包括含有红色滤光片、绿色滤 光片和蓝色滤光片的彩色滤光片。彩色滤光片以矩阵形状分布。彩色滤光 片对穿过像素电极的光滤光，从而透射具有特定波长的光。下面将解释传 统的阵列基底。
图1是说明传统液晶显示装置的平面图，图2是图1所示液晶显示装 置的示意性的截面图。
传统的阵列基底包括薄膜晶体管104、存储电极103a和像素电极101。 薄膜晶体管104、存储电极103a和像素电极101与彩色滤光片基底(未示 出)的彩色滤光片(未示出)相对。
阵列基底还包括数据线102和栅极线105。数据线102和栅极线105设 置在彩色滤光片之间，数据线102和栅极线105沿彩色滤光片之间的区域 延伸。数据线102电连结到薄膜晶体管104的源电极S,而栅极线105电连结 到薄膜晶体管104的栅电极G。薄膜晶体管104的漏电极D电连结到像素 电才及101。
当栅极电压施加到栅极线105时，电连结到栅极线105的薄膜晶体管 104导通，并且数据线102的数据电压经薄膜晶体管104施加到像素电极 101。当数据电压施加到像素电极101时，在像素电极101和彩色滤光片基 底的公共电极(未示出)之间产生电场。因此，设置在彩色滤光片基底和 阵列基底之间的液晶层(未示出)的液晶分子的排列被改变，从而调节光 的透射以显示图像。
存储电极103a承载由像素电极101、液晶层和公共电极形成的液晶电 容器(liquid crystaj capacitor)以维持数据线压。当对像素电极101施加数 据线压时，存储电极103a防止数据线电压的变化。存储电极103a可以形成 在像素电极101的边缘部分。
根据上述传统的阵列基底，光从数据线102和存储电极103a之间的开 口 106泄漏。因此，采用形成在彩色滤光片基底或阵列基底处的光阻挡层 107 (或黑色矩阵)，以便防止光经开口 106泄漏。
光阻挡层107阻挡开口 106。即，在传统的液晶显示装置中，阻挡层包 含在彩色滤光片基底中。
例如，光阻挡层107有一个大约5 nm的左边缘W4和大约6jum的右 边缘W3，并且左右开口 106的宽度W4约为2.5 jim。结果，光阻挡层107 的宽度约为22jum。因此，常M^阵列基底的孔径比(aperture ratio )由于具 有较宽宽度的光阻挡层而被降低。
穿过开口 106的光被衍射形成衍射光。因此，当光阻挡层107和开口 106之间的距离增大时，光阻挡层107的宽度也增大以阻挡光线。因此，希 望减小光阻挡层107和开口 106之间的距离以提高孔径比。但光阻挡层107 和开口 106之间距离的减小由于液晶层而受到限制。因此，孔径比的^^是高 也受到限制。
另外，光阻挡层107形成在彩色滤光片基底上，并且通过组装彩色滤 光片基底和阵列基底形成液晶显示装置。因此，甚至是4艮小的失准(minute misalignment)也会引发光泄漏。当增大光阻挡层的边缘宽度以补偿失准时， 孔径比也纟皮降低。
发明内容
本发明提供了一种具有增大的开口率(opening ratio )的阵列基底。 本发明还提供了 一种制造该阵列基底的方法。 本发明还提供了一种具有该阵列基底的液晶显示装置。 在根据本发明的示例性阵列基底中，阵列基底包括透明基底、多个像 素电极、多个开关器件、数据线和光阻挡图案层。像素电极呈矩阵状分布， 并且像素电极与透明基底相隔第一距离。开关器件包括栅电极、漏电极及 源极电极。开关器件的漏电极分别电连结到像素电极。数据线与透明基底 相隔第二距离，数据线设置在像素电极之间的一区域的下方。数据线电连 结到源电极，并且数据线具有第一宽度。栅极线电连结到栅电极以导通/截 止开关器件。光阻挡层与透明基底相隔第三距离，并且光阻挡层阻挡从像 素电极之间的空间泄漏的光线。
在根据本发明制造阵列基底的示例性方法中，在透明基底上形成数据 线，在透明基底上形成光阻挡图案层。在透明基底上还形成具有第一宽度 的数据线，并且形成包含栅电极、漏电极和源电极的的开关器件，其中栅 电极电连结到栅极线，漏电极和源电极电连结到数据线。然后形成电连结 到漏电极的像素电极。
在液晶显示装置的实例中，液晶显示装置包括彩色滤光片基底、阵列 基底和液晶层。彩色滤光片基底包括彩色滤光片。阵列基底包括透明基底、 多个像素电极、多个开关器件、数据线、栅极线和光阻挡图案层。像素电 极呈矩阵分布，并且像素电极与透明基底相隔第一距离。开关器件包括栅 电极、漏电极和源电极。开关器件的漏电分别电连结到像素电极。数据线 与透明基底相隔第二距离，数据线设置在像素电极之间的一区域下方。数 据线电连结到源电极，并且数据线具有第一宽度。栅极线电连结到栅电极 以导通/截止开关器件。光阻挡层与透明基底相隔第三距离，光阻挡层阻挡 从像素电极之间的空间泄漏的光线。液晶层夹置在彩色滤光片基底和阵列 基底之间。
根据本发明，存储电极或浮置栅(floating gate)防止光泄漏。开口和 存储电极或阻挡光通过开口的浮置栅之间的距离较短，使得可以减小像素 电极和存储电极的边缘宽度或像素电极和浮置栅的边缘宽度。另外，存储电极或浮置栅形成在其上形成有像素电极的基底上。因此，
不需要用彩色滤光片基底和阵列基底之间失准(misalignment)的边缘来提 高孔径比。
通过下面结合附图详细描述实施例，本发明的上述及其它特点和优点 将变得更加清晰，其中
图1是说明传统液晶显示装置的设计图2是图1所示液晶显示装置的截面示意图3是说明阵列基底的电路示意图4是说明根据本发明第一实施例的阵列基底的设计图5是说明图4中所示阵列基底的截面示意图6是说明根据本发明第二实施例的阵列基底的截面示意图7是形成在图6中浮置栅处的开口的示范性实施例；
图8是形成在图6中浮置栅处的另一开口示范性实施例；
图9是根据本发明第三实施例的阵列基底的设计图IO是沿图9中A-A，线所截取的截面图；和
图11是沿图9中B-B，线所截取的截面图。
具体实施例方式
以下可以将对存储电极的解释应用于对浮置栅级的解释，反之依然。 另外，可以把对存储电极和浮置栅的解释应用于设置在数据线或栅极线下 面的任<可元件。
下面将参考附图详细描述本发明的优选实施例。
图3是解释阵列基底的电路图。
参见图3,阵列基底包括多条数据线102和多条栅极线203。数据线102 在第一方向上延伸，栅极线203在基本上垂直于第一方向的第二方向上延伸。
数据线102形成在与栅极线203不同的层上。数据线102和4册极线203 限定一像素。该像素包括一薄膜晶体管104、 一存储电容器202和由像素电 极、液晶层以及7>共电^1限定的一液晶电容器201。薄膜晶体管104包括电连结到栅极线105的一栅电极G、电连结到数据 线102的一源电极S和电连结到存储电容器202及液晶电容器201的一漏 电极D。
当对栅电极G时施加栅极电压时，薄膜晶体管104导通。当薄膜晶体 管104导通时，数据线102的像素电压(数据电压)通过薄膜晶体管104 施加到液晶电容器201和存储电容器202上。当象素电压被施加到液晶电 容器201时，夹置在公共电极和像素电极之间的液晶层的分布发生变化， 以调节光学透射率显示图像。
存储电容器202支持(support)液晶电容器201以维持像素电压。
液晶电容器201的像素电极包含一种导电的光学透明材料，如氧化铟 锡(ITO)、氧化铟锌(IZO)等。
以下将详细解释本发明的阵列基底。
实施例1
图4是说明根据本发明第一实施例的阵列基底的设计图；图5是图4 中说明所示阵列基底的截面图。
参见图4和5，根据本发明的阵列基底包括一透明基底108、像素电极 101、 一开关器件104、 一数据线102、 一栅极线105和一存储电极103b。
像素电极101与透明基底108相隔一第一距离dl。多个像素电极101 呈矩阵分布。像素电极101包含一种导电的光学透明材料，如氧化铟锡 UTO)、氧化铟锌(IZO)等。
开关器件104包括栅电极G、漏电极D和源电极S。漏电极D电连结 到像素电极101。数据线102与透明基底108相隔一第二距离d2,并且数 据线102设置在像素电极101之间。
数据线102电连结到源电极S,并且数据线102具有一第一宽度Wl。 数据线102将像素电压施加到像素电极101上。例如，第一宽度Wl处于大 约3.0 ia m~4.0 u m的范围内。优选第 一宽度约为3.5 u m。按照本实施例， 数据线102与存储电极103b重叠，引起寄生电容。因此，当数据线的第一 宽度W1减小时，寄生电容也减小。但当第一宽度小于3.0nm时，数据线 102很容易电路断路。
栅电极G从栅极线105突出，卩吏得栅电极G电连结到栅极线105。用 于导通薄膜晶体管104的电信号经栅极线105施加到薄膜晶体管104的栅电极上。
存储电极103b与透明基底108相隔一第三距离d3，存储电极103b设 置在像素电极101之间。存储电极103b与一第一像素电极重叠一第二宽度 W2，并且存储电极103也与一邻近第一像素电极的第二像素电极重叠一第 三宽度W3。
例如，第二宽度W2处于大约2.5 |im 3.5 pm的范围内。优选第二宽度 约为3jum。第三宽度W3处于大约4.5jum 4.5ym的范围内。优选第三宽 度约为5 iam。
如上所示，所形成的第二和第三宽度W2和W3彼此不同，因为液晶分 子由于像素电极101的液晶的预倾角而非对称分布。
存储电极103b形成在形成有数据线102和像素电极101的基底上。因 此，当开口 106被存储电极103b阻挡时，边缘的宽度可以减小，不必考虑 彩色滤光片和阵列基底之间的失准。
另外，存储电极103b和开口 106之间的一距离小于图2所示传统光阻 挡层107和开口 106之间的一距离，使得可以进一步减小存储电极103b的 边缘宽度。因此，增大了孔径比。
实施例2
图6是根据本发明第二实施例的阵列基底的示意剖面图。参考图6，根 据本发明的阵列基底包括一像素电极101、 一数据线102和一浮置栅301。 数据线102设置在浮置栅301之上。
浮置栅301包括一个开口 302。开口 302的宽度小于数据线102的宽度 d2。当开口 302的宽度大于数据线102的宽度d2时，由背光组件(未示出) 产生的光线可以穿过开口 302和数据线102之间的空间，从而降低对比度 并引致显示质量的下降。
开口 302可以沿数据线102的纵向延伸，或者可以沿数据线102的纵 向形成多个开口 302。
图7是形成在图6中的浮置栅上的开口的示范实施例，图8是形成在 图6中浮置栅上的另一开口实施例。
参见图7和8,开口 302沿数据线102的纵向延伸，或者可以沿数据线 102的纵向形成多个开口 302。只要开口 302减小浮置栅301和数据线102 之间的重叠面积，就可以形成各种形状的开口 302。液晶显示装置的实施例
图9是根据本发明第三实施例的阵列基底的平面布置图。
参见图9，根据本实施例的液晶显示装置的阵列基底包括多个像素电极 101和设置在像素电极101之间的一浮置4册301。浮置对册301包括一个开口 302。例如，开口 302在浮置栅301的纵向延伸。或者可以沿浮置栅301的 纵向布置多个开口 302。
数据线102设置在浮置栅301之上，并且数据线102的一部分从数据 线102突出，从而形成薄膜晶体管104的源电极S。栅极线203的一部分从 数据线203突出，从而形成薄膜晶体管104的栅电极G。薄膜晶体管104 的漏电极D电连结到像素电极。
图IO是沿图9中A-A，线所截取的截面图；和图11是沿图9中B-B，线 所截取的截面图。
参见图5和6，根据本实施例的液晶显示装置包括一阵列基底502， 一 彩色滤光片基底501和夹置在阵列基底502和彩色滤光片基底501之间的 一液晶层506。
阵列基底502包括的一第二透明基底511。 在第二透明基底511上形成栅电极G和浮置栅301。形成在第二透明基 底511上的栅电极G和浮置4册301可以包含不同的材料并且可以通过不同 的制造工艺形成。但是，栅电极G和浮置栅301也可以包含同样的材料并 且可以通过相同的制造工艺形成。即，可以在第二透明基底511上形成一 个金属层并被构图以形成栅电极G、浮置栅301和开口 302。开口 302可以 在形成浮置栅301之后形成。
栅极绝缘层510形成在具有浮置栅301和栅电极G的第二透明基底511 上。在栅极绝缘层510上形成一个非晶硅层并被构图以形成有源层。源电 极S和漏电极D形成在有源层上。
然后形成第一绝缘层509，并在第一绝缘层509上形成数据线102。
如上所述，数据线102设置在浮置栅301之上以覆盖浮置栅301的开 口 302。因此，由设置在阵列基底502下方的背光组件(未示出)产生并穿过开口 302的光被浮置栅301阻挡。另外，可以最小化浮置栅301和数据 线102的重叠部分以减小寄生电容和功耗，并且减小浮置栅301和数据线 102之间的交扰(crosstalk)以提高显示质量。
在具有形成于其上的数据线102的第一绝缘层509上形成第二绝缘层 508,并且在第二绝缘层508上形成像素电极101。
像素电极101包括一种导电的和光学透明的材料，如氧化铟锡(ITO)、 氧化铟锌(IZO)等。ITO和IZO还具有热稳定性，使得可以用ITO和IZO 很容易的形成电极图案。像素电极101电连结到薄膜晶体管104的漏电极D。
然后，可以在具有像素电极101的第二绝缘层508上形成第三绝缘层
507。
彩色滤光片基底501包括多个彩色滤光片。彩色滤光片包括红色滤光 片R、绿色滤光片G和蓝色滤光片B。 每个彩色滤光片面对像素电极101。
彩色滤光片基底501可以分类为条紋型、马赛克型、三角形和四像素 分布型。例如，采用斑紋型彩色滤光片基底501。或者也可以采用其他类型 的彩色滤光片基底。
调平层505覆盖并保护彩色滤光片。调平层505还调平彩色滤光片， 并且调平层505包括一种丙烯酸树脂或聚酰亚胺树脂。
在调平层505上形成公共电极512。公共电极512包括氧化铟锡(ITO) 或氧化铟锌(IZO)。
对公共电极512施加基准信号(或接地电压)，使得在公共电极512和 像素电极101之间产生电场。
液晶层506被夹置在彩色滤光片基底501和阵列基底502之间。当对 液晶层506施加电场时，液晶层506的液晶分子的排列发生改变，以调节 透射率。
即，根据液晶分子的排列调节通过液晶层506的光量。 当栅极驱动电路(未示出)对薄膜晶体管104的栅电极施加栅极电压 时，薄膜晶体管104导通，并当数据驱动电路对薄膜晶体管104的源电极 施加数据电压时，数据电压经薄膜晶体管104传递到像素电极101。液晶分 子的排列由此被改变，以显示图像。
以上以传统扭曲向列相液晶显示装置为例进行解释。但本发明也可以应用到其它类型的液晶显示装置，如垂直排列模式的液晶显示装置。
根据本发明，存储电极或浮置栅防止光泄漏。在该开口和阻挡光通过
该开口的该存储电极或浮置栅之间的距离短，使得可以减小像素电极和存
储电极的边缘宽度或像素电极和浮置栅的边缘宽度。
另外，存储电极或浮置栅形成在与像素电极相同的基底上。因此彩色
滤光片基底和阵列基底之间失准的边缘不被要求用来提高孔径比。
以上描述了本发明的实施例及其优点，在不脱离由权利要求限定的本
发明的范围之内可以做各种变化、替换和更改。
权利要求
1.一种阵列基底，包括一透明基底；多个像素电极，其呈矩阵状分布；多个开关器件，其包括栅电极、漏电极及源电极，所述开关器件的漏电极电连结到所述像素电极；一数据线，所述数据线设置在所述像素电极之间的一区域下方，所述数据线电连结到所述源电极，并且所述数据线具有一第一宽度；一栅极线，其电连结到所述栅电极；和一光阻挡图案，其阻挡从所述像素电极之间的一空间泄漏的光，其中所述光阻挡图案重叠至少两个相邻的像素电极，且所述两个相邻像素电极的重叠宽度彼此不同。
2. 如权利要求1所述的阵列基底，其中，所述重叠宽度之一介于2.5pm 和3.5,之间。
3. 如权利要求2所述的阵列基底，其中，所述重叠宽度中的另一个介 于4.5|um和5.5|am之间。
4. 如权利要求1所述的阵列基底，其中，所述重叠宽度之一介于4.5ium 和5.5lam之间。
5. —种阵列基底，包括 一透明基底；多个像素电极，其呈矩阵状分布；多个开关器件，其包括栅电极、漏电极及源电极，所述开关器件的漏 电极电连结到所述像素电极；一数据线，所述数据线设置在所述像素电极之间的一区域下方，所述 数据线电连结到所述源电极，并且所述数据线具有一第一宽度；一才册极线，其电连结到所述4册电极；和一光阻挡图案，其阻挡从所述像素电极之间的一空间泄漏的光， 其中所述光阻挡图案重叠像素电极，且所述重叠宽度在2.5nm至3.5jim 范围内。
6. —种阵列基底，包括一透明基底；多个像素电极，其呈矩阵状分布；多个开关器件，其包括栅电极、漏电极及源电极，所述开关器件的漏 电极电连结到所述像素电极；一数据线，所述数据线设置在所述像素电极之间的一区域下方，所述 数据线电连结到所述源电极，并且所述数据线具有一第一宽度；一栅极线，其电连结到所述栅电极；和一光阻挡图案，其阻挡从所述像素电极之间的一空间泄漏的光， 其中所述光阻挡图案重叠像素电极，且所述重叠宽度在4.5pm至5.5nm范围内。
全文摘要
本发明提供一种阵列基底，包括一透明基底；多个像素电极，其呈矩阵状分布；多个开关器件，其包括栅电极、漏电极及源电极，所述开关器件的漏电极电连结到所述像素电极；一数据线，所述数据线设置在所述像素电极之间的一区域下方，所述数据线电连结到所述源电极，并且所述数据线具有一第一宽度；一栅极线，其电连结到所述栅电极；和一光阻挡图案，其阻挡从所述像素电极之间的一空间泄漏的光，其中所述光阻挡图案重叠至少两个相邻的像素电极，且所述两个相邻像素电极的重叠宽度彼此不同。
文档编号G02F1/1335GK101685232SQ20091020850
公开日2010年3月31日 申请日期2004年6月9日 优先权日2003年6月9日
发明者珍 全, 宋俊昊, 文智慧, 朴真奭, 李源规, 梁容豪, 秋教燮, 金东焕 申请人:三星电子株式会社