专利名称：曝光机的曝光程序的验证方法及其使用的掩模的制作方法
技术领域：
本发明是有关于曝光机的曝光程序的验证方法及其使用的掩模，特别是有关于步进式曝光机的单掩模多级层集成电路图样的曝光程序的验证方法及其使用的掩模。
背景技术：
在半导体集成电路(integrated circuit, IC)技术中，光刻技术的使用频率频繁且为影响产品最终良率的重要因素。光刻技术主要是将掩模上的IC图样转移至芯片上。 转移至芯片上的每个级层的IC图样需要互相对准，否则，只要有一个级层的IC图样偏移而未对准其它级层的IC图样，就会导致产品的最终良率大幅度地降低，严重的甚至会发生报废。而曝光机的曝光程序是否无误且精准，为决定IC图样转移结果的一个很重要的因素。由于掩模的价格昂贵(一般一颗IC的制作需使用18 23片掩模)，因此半导体厂无不积极希望能从减少掩模的使用量来降低工艺费用。因此，目前也有人使用具有多级层IC图样的掩模以达到此效益。所谓具有多级层IC图样的掩模指的单一个掩模其同时具有多个不同级层(至少两个级层)的集成电路图样。然而，步进式曝光机利用具有多级层 IC图样的掩模进行曝光工艺必须使用复杂的曝光程序，而复杂的曝光程序需要经过繁杂且耗时的验证过程才能精确地判断其正确性。
发明内容
有鉴于此，本发明的主要目的是提供一种曝光机的曝光程序的验证方法及其使用的掩模，能使曝光机的曝光程序的验证成本低、快速且精准。根据本发明的目的，提出一种掩模。掩模的衬底包含多级层IC图样与验证图样。 多级层IC图样至少包括第一级层IC图样与第二级层IC图样。验证图样包括至少第一母图样与第一子图样，分别设置在第一级层IC图样的第一边缘与第二边缘的外侧。第一边缘与第二边缘相对。第一母图样与第一子图样不同。根据本发明的目的，也提出一种曝光机的曝光程序的验证方法。提供涂布有光刻胶层的芯片并提供掩模。掩模包括一衬底，且衬底具有多级层IC图样与验证图样。多级层 IC图样至少包括第一级层IC图样与第二级层IC图样。验证图样包括至少第一母图样与第一子图样，分别设置在第一级层IC图样的第一边缘与第二边缘的外侧。第一边缘与第二边缘相对。第一母图样是与第一子图样不同。第一级层IC图样、第一母图样及第一子图样对应至一曝光单位区。使用掩模进行曝光程序，包括将曝光单位区转移至芯片的第一位置上， 并然后将曝光单位区转移至芯片的邻近第一位置的第二位置上。第一位置上的第一子图样与第二位置上的第一母图样的相对位置是与曝光程序的正确与否相关。本发明具有以下有益效果由于本发明的实施例仅需使用一片芯片并进行一次一个级层的曝光程序，即能在芯片上产生足以判断程序是否可执行的验证图样，因此验证的成本低且快速。此外，芯片不用经历重复曝光，所以不会有因为多次曝光而产生的色差或失焦而影响到验证的准确性的问题。在本发明的实施例中，仅需观察芯片上局部的母图样与子图样的位置相对关系即可准确地判断出曝光程序的可执行性，而不必观察整个芯片上所有的母图样与子图样，因此判断所需花费的时间少。因此，相较于图1及图2的现有做法， 本发明的曝光机的曝光程序的验证方法具有成本低、可快速且精准地验证的优点。为让本发明的上述目的、特征、和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下
图1为发明人所知悉的现有技术中具有多级层IC图样的掩模。图2为具有从掩模转移来的IC图样的芯片。图3A为本发明的第一实施例的掩模。图;3B为本发明的第二实施例的掩模。图4A为一实施例的具有从掩模转移来的验证图样与IC图样的芯片。图4B为一实施例的具有从掩模转移来的验证图样与IC图样的芯片。图5A显示一实施例的转移至芯片上的验证图样的放大图。图5B显示一实施例的转移至芯片上的验证图样的放大图。图6A显示一实施例的转移至芯片上的验证图样的放大图。图6B显示一实施例的转移至芯片上的验证图样的放大图。主要元件符号说明1A、1B 当级层IC图样2A、2B、3A、3B、4A、4B 其它级层 IC 图样5、300、302 掩模50、50'衬底6A、6B、6C、6D、60 芯片10 第一级层IC图样70 第二级层IC图样80 第三级层IC图样90:第四级层IC图样100 切割道110A、110B、110C 第一级层 IC 图样20'、20〃、120A'、120A〃、120B'、120B〃、120C'、120C〃 母图样21'、21〃、121A'、121A〃、121B'、121B〃、121C'、121C〃 子图样
具体实施例方式以下先举例说明本申请的发明人所知悉的掩模及步进式曝光机的曝光程序的验证方法。接着会说明由发明人所知悉的掩模及验证方法中所发现到的问题，以及为了改善问题而研发出的掩模及曝光机的曝光程序的验证方法。图1为发明人所知悉的现有技术中具有多级层IC图样的掩模。图2显示发明人所知悉的验证曝光程序所需使用到的芯片，芯片上具有从掩模转移来的IC图样。请参照图 1，掩模5的衬底包括当级层(current layer) IC图样IA与其它级层IC图样2A、3A与4A。请参照图2，步进式曝光机的当级层的曝光程序的验证方法是将掩模5的当级层IC图样IA 转移至芯片6A、6B、6C与6D上以形成当级层IC图样1B。然后将掩模5的其它级层IC图样 2A、3A与4A分别转移至芯片6B、6C与6D上，以在当级层IC图样IB上叠层其它级层IC图样2B、3B与4B。为求简化，图2仅显示每单一个芯片6A、6B、6C与6D中的一个IC图样1B、 2B、3B与4B。然而实际上，在进行完一次完整的每个级层的曝光程序之后，每个级层的IC 图样会布满在芯片上。然后，检测芯片6A上的当级层IC图样1B，并检测芯片6B、6C与6D 上的当级层IC图样IB与其它级层IC图样2BJB与4B彼此的对准情况来判断当级层曝光程序的正确与否。此验证方法需要使用到四片芯片，并要进行七次曝光步骤，而每次曝光至少需要二十分钟，七次曝光就得花至少140分钟，这还不算遮住当级层IC图样而露出其它级层IC 图样的转换时间，耗时且不经济。而IC图样转移完成的芯片6A、6B、6C与6D皆需要进行全面性的观测，观察整个芯片6A上所有当级层IC图样1B，并观察整个芯片6A、6B、6C与6D上所有当级层IC图样IB与其它级层IC图样2BJB与4B彼此间有无偏移的情形，才能判断当级层曝光程序的可执行性，非常耗时。此外，芯片在重复曝光之后容易产生色差，这会影响图样叠层的判断，而降低验证的精确性。虽然使用具有多级层IC图样的掩模能减少掩模费用，但需要花费许多芯片与验证时间。而验证所花费的时间愈多，表示机台无法量产的时间愈多，产能受到影响的时间愈多，产能也愈低。此外，出货给客户的时间也会延迟。有鉴于此，以下提供一种可改善问题的掩模及曝光机的曝光程序的验证方法。图3A与图;3B分别为本发明的一第一实施例与一第二实施例的掩模300与掩模 302。请参照图3A，第一实施例的掩模300包括一衬底50，衬底50具有验证图样与多级层 IC图样。多级层IC图样例如包括第一级层IC图样10与第二级层IC图样70，验证图样例如包括不同的母图样20'与子图样21'。请参照图:3B，第二实施例的掩模302亦包括一衬底50'，衬底50'亦具有验证图样与多级层IC图样。第二实施例的多级层IC图样例如包括第一级层IC图样10、第二级层IC图样70、第三级层IC图样80与第四级层IC图样 90。第二实施例的验证图样例如包括不同的母图样20'、母图样20〃、子图样21'与子图样 21〃。在图3A与图;3B中，母图样20'与子图样21'分别设置在第一级层IC图样10的相对边缘的外侧。母图样20'大于子图样21'。母图样20"与子图样21"分别设置在第一级层IC图样10的另一相对边缘的外侧。母图样20"大于子图样21〃。母图样20'与母图样20"的形状并不限定于如图所示的中空的矩形，而也可以是实心的，或具有其它的形状，例如圆形、三角形或其它多边形。子图样21'与子图样21" 的形状并不限定于如图所示的实心的矩形，而也可以是中空的，或具有其它的形状，例如圆形、三角形或其它多边形。母图样20'、母图样20"、子图样21'与子图样21"的位置例如可对应至一芯片的切割道的位置。第一级层IC图样10的相对边缘的外侧并不限定于只设置一对母图样与子图样，而能视情况设置更多对的母图样与子图样。曝光机的曝光程序的验证方法包括提供涂布有光刻胶层的芯片，并使用掩模进行曝光程序以将掩模的IC图样转移到芯片上。图4A与图4B分别显示具有从图3A与图;3B 的掩模300与302转移来的IC图样与验证图样的芯片60。请参照图3A与图4A，于验证方法的一实施例中，是执行曝光机的曝光程序，以将掩模300中的第一级层IC图样10、母图样20'与子图样21'转移至芯片60的第一位置上而形成第一级层IC图样110A、母图样 120A'与子图样121A'。然后，移动掩模300，将第一级层IC图样10、母图样20'与子图样21'转移至第一位置右方的第二位置上而形成第一级层IC图样110B、母图样120B'与子图样121B'。母图样120A'、母图样120B'、子图样121A'与子图样121B'的位置可对应至切割道100的位置。切割道100的宽度例如约为80 μ m。请参照图;3B与图4B，于验证方法的其它实施例中，是执行曝光机的曝光程序，以将掩模302中的第一级层IC图样10、母图样20'、母图样20"、子图样21'与子图样21" 转移至芯片60的第一位置上而形成第一级层IC图样110A、母图样120A'、母图样120A"、 子图样121A'与子图样121A"。然后，移动掩模302，将第一级层IC图样10、母图样20'、 母图样20"、子图样21'与子图样21"转移至第一位置右方的第二位置上而形成第一级层IC图样110B、母图样120B'、母图样120B"、子图样121B'与子图样121B"。或者，将掩模302上的第一级层IC图样10、母图样20'、母图样20〃、子图样21'与子图样21〃转移至第一位置上方的第三位置上而形成当级层IC图样110C、母图样120C'、母图样120C"、 子图样121C'与子图样121C"。母图样120A'、母图样120A"、母图样120B'、母图样 120B"、母图样120C'、母图样120C"、子图样121A'、子图样121A"、子图样121B'、子图样121B"、子图样121C'与子图样121C"的位置可对应至切割道100的位置。图5A显示一实施例的转移至芯片上的母图样120B'与子图样121A'的放大图。 图5B显示一实施例的转移至芯片上的母图样120A"与子图样121C"的放大图。请参照图 5A与图5B，于一具体实施例中，子图样121A'与子图样121C"的中心位置分别对准母图样 120B'与母图样120A"的中心位置，此时可判断曝光程序已适合用来对产品进行工艺。若子图样121A'(或子图样121C")的中心位置仅是稍微地偏离母图样120B'(或母图样 120A")的中心位置，且偏离程度是在控制临界值之内时，工程师可依据经验直接让曝光机对产品进行曝光程序，或是在稍微调整曝光程序之后，再让曝光机对产品进行工艺。而若当子图样121A'(或子图样121C")的中心位置是大幅度地偏离母图样120B'(或母图样120A")的中心位置时，如图6A所示，则有必要在调整程序之后再以另一个芯片进行验证，重复此验证直到母图样120B'(或母图样120A")的中心位置与子图样121A'(或子图样121C")的中心位置相对关系符合要求时，才能让曝光机对产品进行制作。在一些实施例中，子图样121A'甚至会偏移至母图样120B'的外侧，如图6B所示。值得注意的是，本发明实施例是通过母图样与子图样的位置相对关系来判断曝光机的曝光程序是否正确而可用来量产产品，判断方法非常容易。由于本发明的实施例仅需使用一片芯片并进行一次一个级层的曝光程序，即能在芯片上产生足以判断程序是否可执行的验证图样，因此验证的成本低且快速。此外，芯片不用经历重复曝光，所以不会有因为多次曝光而产生的色差或失焦而影响到验证的准确性的问题。在本发明的实施例中，仅需观察芯片上局部的母图样与子图样的位置相对关系即可准确地判断出曝光程序的可执行性，而不必观察整个芯片上所有的母图样与子图样，因此判断所需花费的时间少。因此，相较于图1及图2的现有做法，本发明的曝光机的曝光程序的验证方法具有成本低、可快速且精准地验证的优点。虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，本领域技术人
6员，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视权利要求所界定的范围为准。
权利要求
1.一种掩模，其特征在于，包括一衬底，具有一多级层集成电路IC图样与一验证图样，该多级层IC图样至少包括一第一级层IC图样与一第二级层IC图样，该验证图样包括至少一第一母图样与一第一子图样，分别设置在该第一级层IC图样的一第一边缘与一第二边缘的外侧，该第一边缘与该第二边缘相对，该第一母图样与该第一子图样不同。
2.根据权利要求1所述的掩模，其特征在于，该第一母图样的外缘所涵盖的面积与该第一子图样的外缘所涵盖的面积不同。
3.根据权利要求1所述的掩模，其特征在于，该第一母图样的外缘所涵盖的面积大于该第一子图样的外缘所涵盖的面积。
4.根据权利要求1所述的掩模，其特征在于，该第一母图样的形状与该第一子图样的形状不同。
5.根据权利要求4所述的掩模，其特征在于，该第一母图样与该第一子图样的形状包括矩形、三角形或圆形。
6.根据权利要求4所述的掩模，其特征在于，该第一母图样与该第一子图样包括中空或实心的形状。
7.根据权利要求1所述的掩模，其特征在于，该第一母图样与该第一子图样的位置对应至一芯片的切割道的位置。
8.根据权利要求1所述的掩模，其特征在于，该掩模是用以验证曝光机的曝光程序。
9.根据权利要求1所述的掩模，其特征在于，该验证图样更包括至少一第二母图样与一第二子图样，分别设置在该第一级层IC图样的一第三边缘与一第四边缘的外侧，该第三边缘与该第四边缘相对并邻接该第一边缘与该第二边缘，该第二母图样与该第二子图样不同。
10.一种曝光机的曝光程序的验证方法，其特征在于，包括提供一芯片，该芯片上涂布有一光刻胶层；提供一掩模，该掩模包括一衬底，该衬底具有一多级层IC图样与一验证图样，该多级层IC图样至少包括一第一级层IC图样与一第二级层晶IC图样，该验证图样包括至少一第一母图样与一第一子图样，分别设置在该第一级层IC图样的一第一边缘与一第二边缘的外侧，该第一边缘与该第二边缘相对，该第一母图样与该第一子图样不同，该第一级层IC 图样、该第一母图样及该第一子图样对应至一曝光单位区；以及使用该掩模进行该曝光程序，包括将该曝光单位区转移至该芯片的一第一位置上，并然后将该曝光单位区转移至该芯片的邻近该第一位置的一第二位置上；其中，该第一位置上的该第一子图样与该第二位置上的该第一母图样的相对位置与该曝光程序的正确与否相关。
全文摘要
本发明公开了一种曝光机的曝光程序的验证方法及其使用的掩模。提供涂布有光刻胶层的芯片并提供掩模。掩模包括一衬底，衬底具有多级层IC图样与验证图样。多级层IC图样至少包括第一级层IC图样与第二级层IC图样。验证图样包括至少第一母图样与第一子图样，分别设置在第一级层IC图样的第一边缘与第二边缘的外侧。第一边缘与第二边缘相对。第一母图样是与第一子图样不同。第一级层IC图样、第一母图样及第一子图样对应至一曝光单位区。使用掩模进行曝光程序，包括将曝光单位区转移至芯片的第一位置上，并然后将曝光单位区转移至芯片的邻近第一位置的第二位置上。第一位置上的第一子图样与第二位置上的第一母图样的相对位置是与曝光程序的正确与否相关。
文档编号G03F1/14GK102262350SQ20101018840
公开日2011年11月30日 申请日期2010年5月25日 优先权日2010年5月25日
发明者刘宗鑫, 巫世荣 申请人:旺宏电子股份有限公司