专利名称：液晶显示器的制作方法
技术领域：
本发明实施例涉及液晶显示技术领域，尤其涉及一种液晶显示器。
背景技术：
如图1所示为现有技术中液晶显示器的阵列基板的结构示意图，该液晶显示器的阵列基板包括栅线、数据线和像素电极1。图1中示出了阵列基板的一部分，没有示出的部分与已示出的部分结构类似。将图1中示出的栅线分别标记为&、&+1、‘2、‘3、61+4、&+5、 Gi+6和Gi+7，将图1中示出的数据线分别标记为D」、Dj+1、Dj+2、Dj+3> Dj+4和Dj+5。图1所示的结构中，相邻两列像素电极由同一条数据线输入数据信号；同一行中， 与同一条数据线连接的两个像素电极1分别由该行像素电极1两侧的两条栅线中的一条控制。通过这种结构的阵列基板，使得液晶显示器达到较好的光学均勻性，图1所示，同一行中，两列像素电极1组成一组，每组中的两个像素电极1上的信号的极性相同，而相邻两组的像素电极1上的信号的极性相反；同一列中，任意两个相邻像素电极上的信号的极性相反。所谓极性是指液晶显示器的像素电极上施加的电压与公共电极上施加的电压之间的电压差是正极性(本领域中也称作+极性)还是负极性(本领域中也称作-极性)。 液晶分子是由像素电极和公共电极上的电压差来驱动的，电压差的极性不同，液晶分子的扭转方向不同，从而可以避免液晶分子老化。通常，像素电极上的电压大于公共电极上的电压时，输入到像素电极上的数据信号的极性为+ ；像素电极上的电压小于公共电极上的电压时，输入到像素电极栅的数据信号的极性为_。如图2所示为图1所示阵列基板的驱动信号示意图，将各条栅线上输入的信号标记为 GLi、GLi+1、GLi+2、GLi+3、GLi+4、GLi+5、GLi+6 和 GLi+7，公共电极上输入的信号标记为 Vcom, 第奇数条数据线输出的信号标记为DATA_0DD，第偶数条数据线输出的信号标记为DATA_ EVEN。DATA_0DD和DATA_EVEN用于表示数据线上的信号的极性。图1所示的结构中，为了达到较好的光学均勻性，在每一帧中，数据线上的信号的极性需要不停变化。例如，当栅线Gi输出高电平，即栅线Gi打开时，第m行像素电极的第奇数列像素电极上输入数据信号，第奇数条数据线上的数据信号极性为+，第偶数条数据线上的数据信号极性为_。当栅线Gw输出高电平时，即栅线Gw打开时，第m行的第偶数列像素电极上输入数据信号，为了实现如图1所示的像素电极上的信号的极性设置，需要将第奇数条数据线上的数据信号极性变为_，第偶数条数据线上的数据信号极性变为+。当栅线 Gp2输出高电平时，第m+1行的第奇数列像素电极上输入数据信号，为了实现如图1所示的像素电极上的信号的极性设置，各条数据线上的数据信号极性不变。当栅线G㈩输出高电平时，第m+1行的第偶数个像素电极上输入数据信号，为了如图1所示的像素电极上的信号的极性设置，需要将各条数据线上的数据信号极性反转。图1所示的这种液晶显示器，如果要达到较好的光学均勻性，每条数据线上的数据信号的极性需要不断变化，数据信号极性的频繁变化会带来很大功耗。例如，将一个数据信号的电压从-6伏变到+9伏所需的功耗，要远远大于将一个数据信号的电压从+6伏变到 +9伏所需的功耗。
发明内容
本发明提供一种液晶显示器，用于解决现有技术中液晶显示器功耗较大的问题。本发明提供了一种液晶显示器，阵列基板上形成有栅线、数据线和像素电极；同列的第奇数行像素电极由该列两侧的数据线中的一条输入信数据信号，第偶数行像素电极由该列两侧的数据线中的另一条输入数据信号；同行的像素电极分别由位于该行像素电极两侧的两条栅线中的一条控制，每条栅线控制的像素电极位于同一行；相邻两行像素电极之间有两条栅线；两条相邻数据线之间的两个同行且相邻的像素电极分别由该行像素电极两侧的两条栅线中的一条控制，并且分别由两条相邻数据线中的一条输入数据信号。本发明实施例还提供了一种液晶显示器，包括阵列基板，所述阵列基板上形成有栅线、数据线和像素电极；同一列像素电极中，相邻两个像素电极组成一组，第奇数组像素电极由该列像素电极两侧的数据线中的一条输入数据信号，第偶数组像素电极由该列两侧的数据线中的另一条输入数据信号；同行的像素电极分别由位于该行像素电极两侧的两条栅线中的一条控制，每条栅线控制的像素电极位于同一行；相邻两行像素电极之间有两条栅线；两条相邻数据线之间的两个同行且相邻的像素电极分别由该行像素电极两侧的两条栅线中的一条控制，并分别由所述两条相邻数据线中的一条输入数据信号。本发明各实施例提供的液晶显示器，同列的第奇数行像素电极由该列两侧的数据线中的一条输入数据信号，第偶数行像素电极由该列两侧的数据线中的另一条输入数据信号；并且，两条相邻数据线之间的两个同行且相邻的像素电极分别由该行像素电极两侧的两条栅线中的一条控制，分别由两条相邻数据线中的一条输入数据信号。这样，由同一条数据线输入数据信号的各个像素电极交错排布，任意相邻两个像素点的极性均不相同，具有很好的光学均勻性，而且在一帧内各条数据线输出的信号的极性无需改变，能够减小液晶显示器的功耗。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1所示为现有技术中液晶显示器的阵列基板的结构示意图；图2所示为图1所示阵列基板的驱动信号示意图；图3所示为本发明液晶显示器第一实施例的结构示意图；图4所示为本发明液晶显示器第二实施例的结构示意图；图5所示为本发明液晶显示器第χ帧的驱动信号示意4
图6所示为本发明液晶显示器第x+1帧的驱动信号示意图；图7所示为图4所示液晶显示器各个像素电极极性反转后的示意图；图8所示为本发明液晶显示器第三实施例的结构示意图。
具体实施例方式为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。如图3所示为本发明液晶显示器第一实施例的结构示意图，该液晶显示器包括阵列基板，阵列基板上形成有栅线、数据线和像素电极1，图3中示出了阵列基板的一部分，没有示出的部分与已示出的部分结构类似。将图3中示出的栅线分别标记为&、&+1、&+2、&+3、 Gi+4、G^5、Gi+6和Gi+7，将图3中示出的数据线分别标记为Dj、Dj+1、Dj+2、Dj+3、Dj+4和Dj+5，图3中示出的纵向排列的像素电极分别称为第η列像素电极、第n+1列像素电极、第n+2列像素电极、第n+3列像素电极、第n+4列像素电极、第n+5列像素电极、第n+6列像素电极、第n+7 列像素电极、第n+8列像素电极、第n+9列像素电极、第n+10列像素电极、第n+11列像素电极。图3中，同列的第奇数行像素电极由该列两侧的数据线中的一条输入数据信号， 第偶数行像素电极由该列两侧的数据线中的另一条输入数据信号；同行的像素电极两两一组交替地分别由位于该行像素电极两侧的两条栅线中的一条控制，每条栅线控制的像素电极位于同一行；相邻两行像素电极之间有两条栅线；两条相邻数据线之间的两个同行且相邻的像素电极分别由该行像素电极两侧的两条栅线中的一条控制，并分别连接由两条相邻数据线中的一条输入数据信号。例如，第m行中的第η列像素电极和第n+2列像素电极均由数据线Dp1输入数据信号，第m行中的第n+1列像素电极和第n+3列像素电极均由数据线Dj输入数据信号。对于第m行像素电极来说，数据线Dj和Dp1之间的两个像素电极，一个由栅线Gi控制，另一个由栅线Gi+1控制；数据线Dj+1和Dj+2之间的两个像素电极，一个由栅线Gi+1控制，另一个由栅线&控制。图3中，同一行像素电极中，同一条数据线两侧的两个相邻的像素电极由同一条栅线控制。例如，第m行像素电极中，数据线 两侧的两个像素电极均由栅线61控制。数据线Dp1两侧的两个像素电极均由栅线Gi+1控制。同一行像素电极中，同一条数据线两侧的两个相邻的像素电极也可以分别由该行像素电极两侧的两条栅线中的一条控制。如图4所示为本发明液晶显示器第二实施例的结构示意图，该实施例在如图3所示的实施例的基础上增加了数据线驱动模块2，该数据线驱动模块分别与各条数据线连接， 用于在在一帧时间内，向第奇数条数据线输入第一极性的数据信号，向第偶数条数据线输入第二极性的数据信号；并在相邻的下一帧时间内，向第奇数条数据线输入第二极性的数据信号，向第偶数条数据线输入第一极性的数据信号。如图5和图6所示分别为本发明液晶显示器第χ帧和第x+1帧的驱动信号示意图，X为自然数；如图7所示为图4所示液晶显示器各个像素电极极性反转后的示意图。图5和图6中各条栅线输出的信号与图2相同，公共电极上输入的信号也与图2中相同。图5 和图6中信号DATA_0DD与DATA_EVEN与图2不同；图5和所示的信号DATA_0DD与DATA_ EVEN，在一帧中保持相同的极性，而图2所示的DATA_0DD与DATA_EVEN的极性则在一帧中频繁改变。图5和图6相比，信号DATA_0DD与DATA_EVEN的极性分别相反。之所以出现图5、图6和图2的区别，是由图1与图4所示液晶显示器阵列基板的结构差异决定的。下面结合图4、图5、图6和图7，以相邻的两帧为例，说明本发明液晶显示器的工作原理。需要说明的是，由于图5中示出的是液晶显示器的局部图，其他部分的类似结构没有示出，下面介绍原理的过程中主要针对已示出部分介绍，未示出部分的原理与已示出部分一致。(1)第χ帧(参见图4和图5)栅线Gi打开时(以Gi输出高电平为例)，第m行像素电极中的第η列、第η+1列、 第η+4列、第η+5列、第η+8列和第η+9列像素电极上输入数据信号，其中，第η列、第η+4 列和第η+8列像素电极上的数据信号的极性为+，第η+1列、第η+5列和第η+9列像素电极上的数据信号的极性为_。相应地，数据线A、Dp2、Dp4输出的数据信号的极性为+，数据线 Dj+1、Dj+3、Dj+5输出的数据信号的极性为_。栅线Gw输出高电平时，第m行像素电极中的第n+2列、第n+3列、第n+6列、第n+7 列、第n+10列和第η+ll列像素电极上输入数据信号，其中，第n+2列、第n+6列和第n+10 列像素电极上的数据信号的极性为+，第n+3列、第n+7列和第η+ll列像素电极上的数据信号的极性为_。相应地，数据线IVDp2、D#输出的数据信号的极性为+，数据线IVpDm、 Dj+5输出的数据信号的极性为-。栅线Gp2输出高电平时，第m+1行像素电极中的第n+2列、第n+3列、第n+6列、 第n+7列、第n+10列和第η+ll列像素电极上输入数据信号，其中，第n+2列、第n+6列和第 n+10列像素电极上的数据信号的极性为_，第n+3列、第n+7列和第η+ll列像素电极上的数据信号为的极性+。数据线DpIV2、IV4输出的数据信号的极性为+，数据线IV、IV3、Dj+5 输出的数据信号的极性为_。栅线G⑴输出高电平时，第m+1行像素电极中的第η列、第η+1列、第η+4列、第η+5 列、第η+8列和第η+9列像素电极上输入数据信号，其中，第η列、第η+4列和第η+8列像素电极上的数据信号的极性为_，第η+1列、第η+5列和第η+9列像素电极上的数据信号的极性为+。数据线DpIVyIV4输出的数据信号的极性为+，数据线Dj+1、Dj+3、Dj+5输出的数据信号的极性为_。栅线Gi+4输出高电平时，第m+2行像素电极中的第η列、第η+1列、第η+4列、第η+5 列、第η+8列和第η+9列像素电极上输入数据信号，其中，第η列、第η+4列和第η+8列像素电极上的数据信号的极性为+，第η+1列、第η+5列和第η+9列像素电极上的数据信号的极性为_。相应地，数据线IVD^Djt4输出的数据信号的极性为+，数据线Dj+1、Dj+3、D#输出的数据信号的极性为_。栅线Gm输出高电平时，第m+2行像素电极中的第n+2列、第n+3列、第n+6列、 第n+7列、第n+10列和第η+ll列像素电极上输入数据信号，其中，第n+2列、第n+6列和第 n+10列像素电极上的数据信号的极性为+，第n+3列、第n+7列和第η+ll列像素电极上的数据信号的极性为_。相应地，数据线Dj、Dj+2、Dj+4输出的数据信号的极性为+，数据线DJ+1、Dj+3、输出的数据信号的极性为-。栅线Gwi输出高电平时，第m+3行像素电极中的第n+2列、第n+3列、第n+6列、 第n+7列、第n+10列和第n+11列像素电极上输入数据信号，其中，第n+2列、第n+6列和第 n+10列像素电极上的数据信号的极性为_，第n+3列、第n+7列和第n+11列像素电极上的数据信号的极性为+。数据线DpIV2、IV4输出的数据信号的极性为+，数据线IV、IV3、Dj+5 输出的数据信号的极性为_。栅线Gi+7输出高电平时，第m+3行像素电极中的第η列、第n+1列、第n+4列、第n+5 列、第n+8列和第n+9列像素电极上输入数据信号，其中，第η列、第n+4列和第n+8列像素电极上的数据信号的极性为_，第n+1列、第n+5列和第n+9列像素电极上的数据信号的极性为+。相应地，数据线IVD^Djt4输出的数据信号的极性为+，数据线Dj+1、Dj+3、D#输出的数据信号的极性为_。在第χ帧中，各条数据线的极性都没有发生改变，在第x+1帧中，各条数据线的极性发生改变，使得各个像素电极上的极性得以反转。(2)第x+1帧(参见图6和图7)栅线Gi输出高电平时，第m行像素电极中的第η列、第n+1列、第n+4列、第n+5 列、第n+8列和第n+9列像素电极上输入数据信号，其中，第η列、第n+4列和第n+8列像素电极上的数据信号的极性为_，第n+1列、第n+5列和第n+9列像素电极上的数据信号的极性为+。相应地，数据线Dj、Dj+2、Dj+4输出的数据信号的极性为_，数据线Dj+1、Dj+3、Dj+5输出的数据信号的极性为+。栅线Gw输出高电平时，第m行像素电极中的第n+2列、第n+3列、第n+6列、第n+7 列、第n+10列和第n+11列像素电极上输入数据信号，其中，第n+2列、第n+6列和第n+10 列像素电极上的数据信号的极性为_，第n+3列、第n+7列和第n+11列像素电极上的数据信号的极性为+。相应地，数据线D”IV2、IV4输出的数据信号的极性为_，数据线IVpDm、 Dj+5输出的数据信号的极性为+。栅线Gp2输出高电平时，第m+1行像素电极中的第n+2列、第n+3列、第n+6列、 第n+7列、第n+10列和第n+11列像素电极上输入数据信号，其中，第n+2列、第n+6列和第 n+10列像素电极上的数据信号的极性为+，第n+3列、第n+7列和第n+11列像素电极上的数据信号的极性为_。相应地，数据线Dj、Dj+2、Dj+4输出的数据信号的极性为_，数据线DJ+1、 Dj+3、Dp5输出的数据信号的极性为+。栅线G⑴输出高电平时，第m+1行像素电极中的第η列、第n+1列、第n+4列、第n+5 列、第n+8列和第n+9列像素电极上输入数据信号，其中，第η列、第n+4列和第n+8列像素电极上的数据信号的极性为+，第n+1列、第n+5列和第n+9列像素电极上的数据信号的极性为_。相应地，数据线Dj、Dj+2、Dj+4输出的数据信号的极性为_，数据线Dj+1、Dj+3、Dj+5输出的数据信号的极性为+。栅线Gi+4输出高电平时，第m+2行像素电极中的第η列、第n+1列、第n+4列、第n+5 列、第n+8列和第n+9列像素电极上输入数据信号，其中，第η列、第n+4列和第n+8列像素电极上的数据信号的极性为_，第n+1列、第n+5列和第n+9列像素电极上的数据信号的极性为+。相应地，数据线IVD^Djt4输出的数据信号的极性为_，数据线Dj+1、Dj+3、D#输出的数据信号的极性为+。
栅线Gw输出高电平时，第m+2行像素电极中的第n+2列、第n+3列、第n+6列、 第n+7列、第n+10列和第n+11列像素电极上输入数据信号，其中，第n+2列、第n+6列和第 n+10列像素电极上的数据信号的极性为_，第n+3列、第n+7列和第n+11列像素电极上的数据信号的极性为+。相应地，数据线Dj、Dj+2、Dj+4输出的数据信号的极性为_，数据线DJ+1、 Dj+3、Dp5输出的数据信号的极性为+。栅线Gwi输出高电平时，第m+3行像素电极中的第n+2列、第n+3列、第n+6列、 第n+7列、第n+10列和第n+11列像素电极上输入数据信号，其中，第n+2列、第n+6列和第 n+10列像素电极上的数据信号的极性为+，第n+3列、第n+7列和第n+11列像素电极上的数据信号的极性为_。相应地，数据线Dj、Dj+2、Dj+4输出的数据信号的极性为_，数据线DJ+1、 Dj+3、Dp5输出的数据信号的极性为+。栅线Gi+7输出高电平时，第m+3行像素电极中的第η列、第n+1列、第n+4列、第n+5 列、第n+8列和第n+9列像素电极上输入数据信号，其中，第η列、第n+4列和第n+8列像素电极上的数据信号的极性为+，第n+1列、第n+5列和第n+9列像素电极上的数据信号的极性为_。相应地，数据线IVD^Djt4输出的数据信号的极性为_，数据线Dj+1、Dj+3、D#输出的数据信号的极性为+。与现有技术中的液晶显示器相比，本发明各实施例提供的液晶显示器，同列的第奇数行像素电极由该列两侧的数据线中的一条输入数据信号，第偶数行像素电极由该列两侧的数据线中的另一条输入数据信号；并且，两条相邻数据线之间的两个同行且相邻的像素电极分别由该行像素电极两侧的两条栅线中的一条控制，分别由两条相邻数据线中的一条输入数据信号。这样，由同一条数据线输入数据信号的各个像素电极交错排布，任意相邻两个像素点的极性均不相同，具有很好的光学均勻性，而且在一帧内各条数据线输出的信号的极性无需频繁改变，能够减小液晶显示器的功耗。另外，在整个画面中，稍亮或稍暗的像素电极相间隔，使整个画面的显示效果均勻化，避免了闪烁等现象发生。如图8所示为本发明液晶显示器第三实施例的结构示意图，该液晶显示器的结构包括同一列像素电极中，相邻两个像素电极组成一组，第奇数组像素电极由该列像素电极两侧的数据线中的一条输入数据信号，第偶数组像素电极由该列两侧的数据线中的另一条输入数据信号；同行的像素电极分别由位于该行像素电极两侧的两条栅线中的一条控制， 每条栅线控制的像素电极位于同一行；相邻两行像素电极之间有两条栅线；两条相邻数据线之间的两个同行且相邻的像素电极分别由该行像素电极两侧的两条栅线中的一条控制， 并分别由两条相邻数据线中的一条输入数据信号。第三实施例与第一实施例的区别之处在于第三实施例中，同一列像素电极中，相邻两个像素电极组成一组，每一组中的两个像素电极由相同的数据线输入数据信号；第一实施例中，同一列像素电极中，任意相邻两个像素电极均由不同的数据线输入数据信号。图8所示的实施例中，同一行像素电极中，任意相邻两个像素电极的极性均不相同；同一列像素电极中，属于同一组、由同一条数据线输入数据信号的两个像素电极的极性相同，任意相邻两个组的像素电极的极性不同。图8所示的这种结构中，光学均勻性与前述实施例相比稍差，然而这种结构在驱动时也可以保证各条数据线的极性在一帧中保持不变，达到减小功耗的目的。对于图8所示的实施例中，同一行像素中，同一条数据线两侧的两个相邻的像素电极也可以分别由该行像素电极两侧的两条栅线中的一条控制。如图8所示的液晶显示器中也可以包括如图4所示的数据线驱动模块2，数据线驱动模块的驱动方式与前述各实施例基本相同。最后应说明的是以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
权利要求
1.一种液晶显示器，包括阵列基板，其特征在于，所述阵列基板上形成有栅线、数据线和像素电极；同列的第奇数行像素电极由该列两侧的数据线中的一条输入信数据信号，第偶数行像素电极由该列两侧的数据线中的另一条输入数据信号；同行的像素电极分别由位于该行像素电极两侧的两条栅线中的一条控制，每条栅线控制的像素电极位于同一行；相邻两行像素电极之间有两条栅线；两条相邻数据线之间的两个同行且相邻的像素电极分别由该行像素电极两侧的两条栅线中的一条控制，并且分别由两条相邻数据线中的一条输入数据信号。
2.根据权利要求1所述的液晶显示器，其特征在于，同一行像素电极中，同一条数据线两侧的两个相邻的像素电极由同一条栅线控制。
3.根据权利要求1所述的液晶显示器，其特征在于，还包括数据线驱动模块，分别与各条数据线连接，用于在一帧时间内，向第奇数条数据线输入第一极性的数据信号，向第偶数条数据线输入第二极性的数据信号；并在相邻的下一帧时间内，向第奇数条数据线输入第二极性的数据信号，向第偶数条数据线输入第一极性的数据信号。
4.一种液晶显示器，包括阵列基板，其特征在于，所述阵列基板上形成有栅线、数据线和像素电极；同一列像素电极中，相邻两个像素电极组成一组，第奇数组像素电极由该列像素电极两侧的数据线中的一条输入数据信号，第偶数组像素电极由该列两侧的数据线中的另一条输入数据信号；同行的像素电极分别由位于该行像素电极两侧的两条栅线中的一条控制，每条栅线控制的像素电极位于同一行；相邻两行像素电极之间有两条栅线；两条相邻数据线之间的两个同行且相邻的像素电极分别由该行像素电极两侧的两条栅线中的一条控制，并分别由所述两条相邻数据线中的一条输入数据信号。
5.根据权利要求4所述的液晶显示器，其特征在于，同一行像素电极中，同一条数据线两侧的两个相邻的像素电极由同一条栅线控制。
6.根据权利要求4或5所述的液晶显示器，其特征在于，还包括数据线驱动模块，分别与各条数据线连接，用于在一帧时间内，向第奇数条数据线输入第一极性的数据信号，向第偶数条数据线输入第二极性的数据信号；并在相邻的下一帧时间内，向第奇数条数据线输入第二极性的数据信号，向第偶数条数据线输入第一极性的数据信号。
全文摘要
本发明提供一种液晶显示器，包括阵列基板，所述阵列基板上形成有栅线、数据线和像素电极；同列的第奇数行像素电极连接在该列两侧的数据线中的一条，第偶数行像素电极连接在该列两侧的数据线中的另一条；同行的像素电极分别由位于该行像素电极两侧的两条栅线中的一条控制，每条栅线控制的像素电极位于同一行；相邻两行像素电极之间有两条栅线；两条相邻数据线之间的两个同行且相邻的像素电极分别由该行像素电极两侧的两条栅线中的一条控制，并且分别连接两条相邻数据线中的一条。本发明能够解决现有技术中液晶显示器功耗大的问题。
文档编号G02F1/133GK102455552SQ201010518930
公开日2012年5月16日 申请日期2010年10月19日 优先权日2010年10月19日
发明者商广良 申请人:京东方科技集团股份有限公司