专利名称：像素单元以及液晶显示面板的制作方法
技术领域：
本发明涉及一种像素单元以及液晶显示面板，尤指一种改善因栅极层和源/漏极 层之间图形重合精度的误差导致亮度不均问题的像素单元以及液晶显示面板。
背景技术：
功能先进的显示器渐成为现今消费电子产品的重要特色，其中液晶显示器已经逐 渐成为各种电子设备如移动电话、个人数字助理(PDA)、数码相机、计算机屏幕或笔记本计 算机屏幕所广泛应用具有高分辨率彩色屏幕的显示器。随着液晶面板尺寸越来越大，出现面板发生亮度不均勻造成显示痕迹(Mura)现 象的几率也逐渐升高。目前液晶生产工艺流程，业内主要分为四道掩膜以及五道掩膜工艺 两种。其中四道掩膜工艺由于其生产周期短，产能利用率高已逐渐成为生产的主要方式。但 是四道掩膜工艺控制相对较五道掩膜工艺复杂，目前生产良率也较难达到高水平。目前利用四道掩膜工艺制造的液晶面板，是在玻璃基板上利用第一道掩膜对金属 层曝光再蚀刻以形成开关单元的栅极(GE)层。接着在栅极层之上形成绝缘层和主动层。随 后在绝缘层和主动层之上再沉积另一金属层，并以第二道掩膜对该金属层曝光并蚀刻以形 成开关单元的源极/漏极(SD)层和数据线。为了提高产能利用率，目前业界主要采用曝光 机混合曝光(Mix & Match)方式，也就是说，在形成栅极(GE)层和源极/漏极(SD)层时， 是使用不同的曝光机分别对金属层曝光。由于工艺流程不同，利用不同曝光机曝光的GE层 和SD层间的图形重合精度(G/D Overlay)容易有误差，导致图案偏移(Localshift)发生 几率也升高。请一并参阅图1、图2和图3，图1和图2分别显示形成的数据线相对于像素电极 位置发生偏移的示意图，图3是结合图1和图2的等效电路图。如图1所示，对位于同一行 扫描线11上的像素电极14a、14b而言，数据线12b相对于像素电极14b的距离相较于数据 线12a相对于像素电极14a的距离向左偏移，所以对应于图3中的数据线12b和与像素电 极14b间的耦合电容Cpd2会大于数据线12a和与像素电极14a间的耦合电容Cpdl。即使 数据线1 和数据线12b馈入像素电极14a、14b的数据电压一致，实际上像素电极14b的 充电电压会小于像素电极14a的充电电压，从而使得液晶电容Clcl和Clc2间的液晶偏转 极性不一致，所以像素电极14b看到的灰阶会较像素电极1 看到的灰阶亮。相对地，如图 2所示，对位于同一行扫描线11上的像素电极14c、14d而言，数据线12d相对于像素电极 14d的距离相较于数据线12c相对于像素电极14c的距离向右偏移，所以对应于图3中的数 据线12d和与像素电极14d间的耦合电容Cpd4会小于数据线12c和与像素电极14c间的 耦合电容Cpd3。即使数据线12c和数据线12d馈入像素电极14c、14d的数据电压一致，实 际上像素电极14d的充电电压会大于像素电极Hc的充电电压，从而使得液晶电容Clc3和 Clc4间的液晶偏转极性不一致，所以像素电极14d看到的灰阶会较像素电极Hc看到的灰 阶暗。也就是说，GE层和SD层的图形重合精度(G/D Overlay)稍有误差便会导致液晶显 示面板显示亮度不均的问题。
每一像素电容Cpix需考虑以下几个电容液晶电容Clc、像素电极与公共电压线 16之间的存储电容Cs、作为开关单元的开关单元的栅极和源极之间的寄生电容Cgs、以及 数据线和像素电极14间的耦合电容Cpd。如前所述，图形重合精度的误差会导致数据线和 像素电极间的耦合电容Cpd发生变化。又因为每一像素电容Cpix = Clc+Cs+Cgs+Cpd，所以 数据线和像素电极间的耦合电容Cpd占像素电容Cpix的比例Q越大，则图形重合精度(G/ D Overlay)导致液晶显示面板显示亮度不均越严重。因此如何改善因图形重合精度(G/ DOverlay)误差导致耦合电容Cpd改变而造成亮度不均的问题，是业界努力的目标。
发明内容
根据本发明的实施例，本发明揭露一种像素单元，电性连接一开关单元。所述像素 电极包含像素电极、公共电压线、第一遮光线和第二遮光线。所述公共电压线位于所述像素 电极之下，用来提供一公共电压。所述第一遮光线和第二遮光线位于所述像素电极之下且 连接于所述公共电压线，所述第一和第二遮光线的至少一侧呈弯曲状且与所述公共电压线为同一金属层产生。根据本发明的实施例，本发明另揭露一种液晶显示面板，其包含一数据线、一扫描 线、电性连接所述数据线和所述扫描线的开关单元、电性连接所述开关单元的像素电极、一 公共电压线、一第一遮光线和一第二遮光线。所述公共电压线位于所述像素电极之下，用来 提供一公共电压。所述第一遮光线和第二遮光线皆位于所述像素电极之下且连接于所述公 共电压线，所述第一和第二遮光线的至少一侧呈弯曲状且与所述公共电压线为同一金属层 产生。根据本发明的实施例，所述第一遮光线和所述第二遮光线部分未重叠所述像素电 极的一侧呈弯曲状。根据本发明的实施例，所述第一遮光线和所述第二遮光线未重叠于所述像素电极 的一侧呈波浪状或三角波状或方波状。相较于先前技术，本发明的液晶显示面板在蚀刻第一金属层时，会形成所述开关 单元的栅极、公共电压线、第一遮光线和第二遮光线。公共电压线电性连接于所述第一和第 二遮光线，使得所述第一、第二遮光线和公共电压线同时作为存储电容的下极板。连接于公 共电压线的弯曲状的第一、第二遮光线会扩大下极板的面积，也就是说存储电容也会同时 增加。为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合所附图式，作 详细说明如下
图1和图2分别显示形成的数据线相对于像素电极位置发生偏移的示意图。图3是结合图1和图2的等效电路图。图4显示第一实施例的像素单元的示意图。图5至图8是本发明液晶显示面板的各掩膜制程的示意图。图9显示第二实施例的像素单元的示意图。图10显示第三实施例的像素单元的示意图。
具体实施例方式以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施之特定实施 例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「顶」、「底」、「水 平」、「垂直」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发 明，而非用以限制本发明。请参阅图4，图4是本发明液晶显示面板的第一实施例的像素单元的示意图。液 晶显示面板包含数个像素单元50，每一像素单元50包括开关单元13和像素电极15。开关 单元13可以是薄膜晶体管或是其它具有开关功能的单元。当开关单元13接收来自扫描线 32的扫描电压时，会将数据线30传来的数据电压经过开关单元13传输到像素电极15。液 晶分子会依据传送至像素电极15的数据电压的电压差来控制其转动方向，据以决定光线 的穿透程度。第一遮光线41和第二遮光线42连接于公共电压线43，而且与公共电压线43 都是由同一金属层产生。以下先说明形成像素单元50的流程。请参阅图5至图8，图5至图8是本发明液晶显示面板100的各掩膜制程的示意 图。每一个图均代表一道掩膜制程，也就是说，完成液晶显示面板100必须经过四道掩膜制程。请参阅图5，在此道制程中，会先于玻璃基板101上沉积第一金属层(未图示)并 利用第一道掩膜进行显影制程。显影制程是在第一金属层上涂布光阻(未图示)后，依据 具有特定图案的第一道掩膜利用一曝光机对光阻进行曝光再用显影剂(developer)将已 曝光的光阻洗除。之后对第一金属层进行蚀刻制程。蚀刻制程是将没有光阻覆盖的第一金 属层以强酸移除，而有光阻覆盖的第一金属层(大致呈该特定图案)会产生开关单元的栅 极131和下极板141，接着再洗除剩余的光阻。下极板141包括公共电极线43、第一遮光线 41和第二遮光线42 (请见图4)。由于此制程会形成栅极131，因此利用第一金属层于同一 道掩膜形成的单元皆属于栅极(Gate electrode, GE)层。请继续参阅图6，在此道制程中，首先会先沉积绝缘层(isolation layer) 16，接着 沉积主动层(active layer) 17，再沉积欧姆接触层(n+layer) 18，最后再沉积第二金属层 (未图示)，之后利用第二道掩膜进行显影制程，并且对主动层17、欧姆接触层18与该第二 金属层进行蚀刻制程。在此掩膜制程中，对应于栅极131上方的欧姆接触层18与第二金属 层会移除，而产生一开孔21以及开关单元的漏极132与源极133。由于此制程会形成漏极 132与源极133，因此利用第二金属层于同一道掩膜形成的单元皆属于源/漏极(Source/ Drainelectrode,SD)层。请注意，对GE层和SD层的曝光可以利用同一曝光机或是不同的 曝光机。请继续参阅图7，在此道制程中，首先会先沉积钝化层(passivationlayer) 19，之 后再利用第三道掩膜进行显影制程，并且对钝化层19进行蚀刻制程，以于源极133之上产 生一接触窗(via) 20。最后请参阅图8，在此道制程中，首先会先沉积透明导电层，接着用第四道掩膜进 行显影制程，并且对透明导电层进行蚀刻制程以产生像素电极15。请继续参阅图4和图8，图8也是图4沿A-B-C切线的剖面图。如图8所示，在A、 B两点间，开关单元13的栅极131是由第一金属层(GE layer)形成，而源极132与漏极1335则是以第二金属层(SD layer)所形成。而于B、C两点间，下极板141也是由第一金属层形 成。像素电极15与下极板141之间形成一存储电容Cs。第一遮光线41和第二遮光线42 连接于公共电压线43，因此第一遮光线41、第二遮光线42和公共电压线43都会处于相同 电平。同一电平的第一遮光线41、第二遮光线42和公共电压线43可视为下极板141。此 外，第一遮光线41的一侧边411和第二遮光线42的一侧边421分别靠近数据线30、31，侧 边411和侧边421呈弯曲型。优选地，侧边411和侧边421呈三角波形，而且侧边411和侧 边421相互非对称。下极板141包括公共电压线43和侧边411和侧边421呈弯曲型的遮 光线41、42，下极板141总面积会比只有直线状遮光线和公共电压线(如图1、图2所示) 的总面积还要大。因为存储电容Cs是由像素电极15与下极板141重叠之处产生，因此当 下极板141的面积越大，存储电容Cs的电容值也越大。请参阅图9和图10，图9是本发明液晶显示面板的第二实施例的像素单元的示意 图，图10是本发明液晶显示面板的第三实施例的像素单元的示意图。弯曲型的侧边411和 侧边421不限定于三角波型，图9所示的第一遮光线41的侧边411和第二遮光线42的侧 边421呈方波形，而图10所示的第一遮光线41的侧边411和第二遮光线42的侧边421呈 波浪形。本发明的液晶显示面板和其制作方法在蚀刻第一金属层时，会形成所述开关单元 13的栅极131、公共电压线43、第一遮光线41和第二遮光线42。公共电压线43电性连接 于第一遮光线41和第二遮光线42，使得第一遮光线41、第二遮光线42和公共电压线43同 时作为存储电容Cs的下极板。一側具有弯曲型侧边411和侧边421的遮光线41、42连接 于像素电极15会增加存储电容Cs下极板141的面积，因此存储电容Cs也会同时增加。综 合以上，因为存储电容Cs增大，所以耦合电容Cpd占每一像素电容CpiX = Clc+CS+CgS+Cpd 的比例Q减少。换言之，即使图形重合精度仍有误差，但是利用第一和第二遮光线41、42电 性连接于公共电压线43的设计，可增大存储电容Cs，因此每一像素单元50的Q值仍然减 少。这表示每一像素单元50受图形重合精度误差的影响大为降低，因此即使制造过程中液 晶显示面板仍有图形重合精度的误差，液晶显示面板显示亮度不均的影响也会改善。综上所述，虽然本发明已以较佳实施例揭露如上，但该较佳实施例并非用以限制 本发明，该领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润 饰，因此本发明的保护范围以权利要求界定的范围为准。
权利要求
1.一种像素单元，电性连接一开关单元，其特征在于，所述像素电极包含一像素电极；一公共电压线，位于所述像素电极之下，用来提供一公共电压；以及一第一遮光线和一第二遮光线，位于所述像素电极之下且连接于所述公共电压线，所 述第一和第二遮光线的至少一侧呈弯曲状且与所述公共电压线为同一金属层产生。
2.根据权利要求1所述的像素单元，其特征在于所述第一和第二遮光线未重叠于所 述像素电极的一侧呈弯曲状。
3.根据权利要求2所述的像素单元，其特征在于所述第一遮光线和所述第二遮光线 未重叠于所述像素电极的一侧呈三角波状。
4.根据权利要求2所述的像素单元，其特征在于所述第一遮光线和所述第二遮光线 未重叠于所述像素电极的一侧呈方波状。
5.根据权利要求2所述的像素单元，其特征在于所述第一遮光线和所述第二遮光线 未重叠于所述像素电极的一侧呈波浪状。
6.一种液晶显示面板，其包含开关单元和电性连接所述开关单元的像素电极，其特征 在于所述液晶显示面板还包含一公共电压线，位于所述像素电极之下，用来提供一公共电压；以及一第一遮光线和一第二遮光线，位于所述像素电极之下且连接于所述公共电压线，所 述第一和第二遮光线的至少一侧呈弯曲状且与所述公共电压线为同一金属层产生。
7.根据权利要求6所述的液晶显示面板，其特征在于所述第一和第二遮光线未重叠 于所述像素电极的一侧呈弯曲状。
8.根据权利要求7所述的液晶显示面板，其特征在于所述第一遮光线和所述第二遮 光线未重叠于所述像素电极的一侧呈三角波状。
9.根据权利要求7所述的液晶显示面板，其特征在于所述第一遮光线和所述第二遮 光线未重叠于所述像素电极的一侧呈方波状。
10.根据权利要求7所述的液晶显示面板，其特征在于所述第一遮光线和所述第二遮 光线未重叠于所述像素电极的一侧呈波浪状。
全文摘要
本发明公开一种像素单元以及液晶显示面板，液晶显示面板的公共电压线、第一遮光线和第二遮光线位于像素电极之下，且是同一金属层形成。第一和第二遮光线未与像素电极重叠的一侧呈弯曲状。因为弯曲状的第一、第二遮光线会扩大公共电压线的面积，所以存储电容也会同时增加。因此每一像素单元受图形重合精度误差的影响降低，即使制造过程中液晶显示面板仍有图形重合精度的误差，液晶显示面板显示亮度不均的影响也会改善。
文档编号G02F1/1333GK102053439SQ20101055990
公开日2011年5月11日 申请日期2010年11月24日 优先权日2010年11月24日
发明者林沛, 贺成明 申请人:深圳市华星光电技术有限公司