专利名称：液晶显示装置及其制造方法
技术领域：
本公开涉及一种液晶显示(LCD)装置，更具体地说，涉及一种适于减小功耗并防止图片质量劣化的LCD装置以及其制造方法。
背景技术：
本申请要求2010年8月10日提交的韩国专利申请NO. 10-2010—0077055和2011 年7月15日提交的韩国专利申请W). 10-2011-0070669的优先权，在此通过引用并入其全
部内容。趋势是液晶显示(LCD)装置由于例如其重量轻、形状薄、驱动电压低等的特征而使得它们的应用领域越来越广泛。通过LCD装置应用于办公自动化设备、音频设备和视频设备等中的方式，明显地确认了该趋势。LCD装置利用液晶的随着施加电压而变化的透光特性，将电信号转换成视觉信息， 由此显示图像。液晶应当是处于液体和晶体之间的中间状态的材料。对此，LCD装置各包括具有电极的两个基板和夹在这两个基板之间的液晶层。与具有相同屏幕尺寸的其他显示装置相比，这种IXD装置更轻更薄，并且以更低的电压驱动。IXD装置允许在前侧的IXD面板的各像素选择性透过从其后侧的光源发出的光， 由此显示图像。在这种情况下，IXD面板上的各像素起到光开关的作用。这种IXD装置控制光源中产生的光的强度，以便显示图像，而不象相关技术中的CRT(阴极射线管)是调节电子束的强度从而控制亮度。上述IXD装置中包含的IXD面板以组合滤色器基板(即，上基板)和薄膜晶体管基板(即，下基板)使液晶层位于这两个基板之间的结构来进行制造。滤色器基板设置有形成在其上的滤色器。薄膜晶体管基板设置有形成在其上的薄膜晶体管。普通LCD面板的薄膜晶体管基板包括彼此交叉的选通线和数据线、以及在选通线和数据线的交叉部形成的薄膜晶体管TFT。各薄膜晶体管包括栅极和源极/漏极，并在栅极与源极/漏极之间形成有栅绝缘层。漏极电连接到像素电极。在设置有源极/漏极和像素电极的栅绝缘层上形成有钝化(或保护)层。在钝化层上形成公共电极布线和公共电极图案。以这种方式，具有横向电场模式的普通LCD装置中所包含的薄膜晶体管基板不仅使得在选通线和数据线上要形成公共布线，而且要在像素电极上形成公共图案。这样，在选通线和数据线与公共电极布线之间形成寄生电容，此外还发生垂直串扰。因此，普通LCD装置的图象质量劣化。为了减小寄生电容，普通IXD装置可以设计成增加钝化层的厚度。在这种情况下， 像素电极和公共电极图案之间的距离必定增大。这样，普通LCD装置的透光特性由于对施加到液晶的电力对电场的作用减小而降低。而且，这导致了 LCD装置的制造过程中的困难。 此外，具有800X400个点的高清模式的WVGA(宽视频图形阵列)IXD装置由于其像素尺寸变小需要减小在像素电极和公共电极图案之间的存储电容。
发明内容
因此，本实施方式致力于一种基本消除了由于相关技术的限制和缺点而导致的一个或更多个问题的LCD装置及其制造方法。本实施方式的目的是提供一种适于减小功耗并防止图片质量劣化的LCD装置及其制造方法。这些实施方式的其他特征及优点将在以下的说明书中进行阐述，并且一部分根据本说明书将是清楚的，或者可以通过这些实施方式的实践获知。这些实施方式的优点可以通过在本书面描述及其权利要求书和附图中具体指出的结构来实现和获得。根据本发明的一个总的方面，一种IXD装置包括基板；像素区域，这些像素区域由排列在所述基板上的多条选通线和多条数据线限定，所述多条选通线和所述多条数据线在所述基板上排列成彼此交叉；薄膜晶体管，各薄膜晶体管形成在所述多条选通线和所述多条数据线的交叉处；像素电极，所述像素电极形成在各个所述像素区域中；钝化层，所述钝化层形成在所述基板的设置有所述薄膜晶体管、所述选通线、所述数据线和所述像素电极的整个表面上；以及公共电极布线和公共电极图案，所述公共电极布线和公共电极图案形成在所述钝化层上。所述钝化层包括第一部分和厚度比所述第一部分薄的第二部分，所述第一部分在栅绝缘层上、与所述薄膜晶体管、所述选通线和所述数据线相对地形成，而所述第二部分在所述像素区域上与所述像素电极相对应地形成。根据本发明的另一方面的LCD装置的制造方法包括以下步骤在基础基板上形成栅极、选通线和选通焊盘；在具有所述栅极、所述选通线和所述选通焊盘的所述基础基板上形成栅绝缘层；在所述栅绝缘层上形成半导体图案；在所述栅绝缘层上、与像素区域相对应地形成像素电极；在设置有所述半导体图案的所述栅绝缘层上形成源极、漏极和数据线； 以及在设置有所述半导体图案、所述源极、所述漏极、所述像素电极、所述选通线和所述数据线的所述栅绝缘层上形成钝化层。所述钝化层被限定成第一部分，其与所述半导体图案、所述源极、所述漏极、所述选通线和所述数据线相对；以及多个第二部分，其分别与所述像素电极相对，所述多个第二部分以比所述第一部分薄的厚度形成的。在审阅了附图及详细描述之后，对于本领域的技术人员来说其他系统、方法、特征和优点将是清楚的或者将会变得清楚。旨在将所有这种附加系统、方法、特征和优点都包括在该描述内、使其在本发明的范围内，并由所附权利要求书来保护。这部分中的任何内容都不应该看作是对这些权利要求书的限制。下面结合实施方式讨论其他方面和优点。应该理解，对本公开的以上概述和以下详述都是示例性和解释性的，并旨在对所要求保护的本公开提供进一步的解释。
附图被包括在本申请中以提供对这些实施方式的进一步理解，并结合到本申请中且构成本申请的一部分，这些附图例示了本发明的(多个)实施方式，且与说明书一起用于解释本公开。附图中图1是示出了根据本公开的第一实施方式的薄膜晶体管基板中包含的单位像素的平面图；图2是示出了沿图1的线I - I ‘、II-II'、III-III ’和IV-IV’所截取的薄膜晶体管基板的截面图；图3A到图8B是例示了根据本公开的第一实施方式的薄膜晶体管基板的制造方法的平面图和截面图；以及图9是示出了根据本公开的第二实施方式的薄膜晶体管基板的截面图；图IOA到图101是例示了根据本公开的第二实施方式的薄膜晶体管基板的制造方法的截面图；图11是示出了根据本公开的第三实施方式的薄膜晶体管基板的截面图；图12A到图12G是例示了根据本公开的第三实施方式的薄膜晶体管基板的制造方法的截面图；图13是示出了根据本公开的第四实施方式的薄膜晶体管基板的截面图；以及图14A到14K是例示了根据本公开的第四实施方式的薄膜晶体管基板的制造方法的截面图。
具体实施例方式在本公开中，要理解的是，在实施方式中，当诸如基板、层、区域、膜或电极之类的元件被提到在另一元件“上”或“之下”形成，这些元件可以是直接在另一元件上或者之下， 或者也可以出现插入元件(间接)。元件的术语“上”或“之下”可以基于附图确定。在附图中，为了清楚起见，可以放大元件的侧面，但它们并不表示元件的实际尺寸。下面将详细描述本公开的实施方式，在附图中例示出了本公开的实施方式的示例。图1是示出了根据要公开的第一实施方式的薄膜晶体管基板中所包含的单位像素的平面图。图2是示出了沿图1中的线Ι-Γ ,11-11'、ΠΙ-ΙΙΙ’和IV-IV’所截取的薄膜晶体管基板的截面图。如图1和2所示，根据本公开的实施方式的薄膜晶体管基板包括彼此交叉并限定了像素区域的多条选通线110和多条数据线120，以及分别在选通线110和数据线120的交叉处形成的薄膜晶体管150。薄膜晶体管150用于分别驱动液晶单元。在选通线110的一端形成选通焊盘190b，而在数据线120的一端形成数据焊盘 190b。选通焊盘190b电连接到相应选通线110。数据焊盘190a电连接到相应数据线120。各薄膜晶体管150包括在基础基板130上形成的栅极151以及在该栅极151和基础基板130上形成的栅绝缘层140的一部分。各薄膜晶体管150还包括在栅绝缘层140上形成的半导体图案153以及在该半导体图案153上形成的源极155和漏极157。像素电极160分别形成在像素区域上。漏极157电连接到像素电极160。可以在制备了像素电极160之后形成漏极157。在这种情况下，漏极157与像素电极160的一部分交叠，并与像素电极160直接接触，而不形成任何接触孔。在源极155/漏极157、数据线120和栅绝缘层140上形成钝化(保护)层170。钝化层170包括第一部分171和第二部分173。在栅绝缘层140上与源极155/漏极157、数据线120、选通线110、选通焊盘190b和数据焊盘190a相对地形成第一部分171。在栅绝缘层140上与像素电极160相对地形成第二部分173。在第一部分171上形成公共电极181。用比第一部分171更薄的第二部分173覆盖像素电极160。作为示例，通过利用半色调掩模或衍射掩模的光刻工艺对第一部分171进行蚀刻，来制备第二部分173。第二部分173沿着第一部分171的边界形成台阶结构。换句话说，沿像素电极160 的边缘形成该台阶结构。可以通过利用半色调掩模或衍射掩模的光刻工艺形成这种第二部分173。可以在第一部分171中形成针对选通焊盘和/或数据焊盘的接触孔时同时形成第二部分173。在第二部分173上形成公共电极图案183。使公共电极图案183配置成具有从公共电极布线181延伸的隙缝结构。选通焊盘190b包括下选通焊盘电极191b和上选通焊盘电极193b。下选通焊盘电极191b与栅极151同时形成。上选通焊盘电极19 与公共电极布线181和公共电极图案 183同时形成。下选通焊盘电极191b通过第一接触孔Cl暴露于外。通过利用半色调掩模或衍射掩模形成钝化层170的第一部分171和第二部分173的光刻工艺，形成第一接触孔Cl。在包括暴露出的下选通焊盘电极191b的钝化层170的第一部分171上形成上选通焊盘电极19北。这样，上选通焊盘电极19 电连接到下选通焊盘电极191b。数据焊盘 190b包括下数据焊盘电极191a和上数据焊盘电极193a。下数据焊盘电极191a与源极155 和漏极157以及数据线120同时形成。上数据焊盘电极193a与公共电极布线181和公共电极图案183同时形成。下数据焊盘电极191a通过第二接触孔C2暴露于外。通过利用半色调掩模或衍射掩模形成钝化层170的第一部分171和第二部分173的光刻工艺，形成第二接触孔C2。在包括暴露出的下数据焊盘电极191a的钝化层170的第一部分171上形成上数据焊盘电极193a。这样，上数据焊盘电极193a电连接到下数据焊盘电极191a。这样，本实施方式的薄膜晶体管基板使得钝化层170能够包括根据区域以不同厚度形成的第一部分171和第二部分173。更具体地说，彼此交叠的选通线110和数据线120 和公共电极布线181通过第一部分171保持恒定距离，以便减小寄生电容。而且，彼此交叠的像素电极160和公共电极图案之间的距离通过第二部分173最小化，由此使存储电容器 Cst扩大。结果，本实施方式的薄膜晶体管基板不仅防止了垂直串扰，而且减小功耗。根据本公开的第一实施方式的这种薄膜晶体管基板不仅保持了选通线110和数据线120与公共电极布线181之间的距离，还减小了像素电极160与公共电极图案183之间的距离。这样，薄膜晶体管基板增大了在像素电极160与公共电极图案183之间产生的电场，使得液晶的驱动电压降低。因此，用作LCD装置的下基板的薄膜晶体管基板可以减小 IXD装置的功耗。此外，根据本公开的第一实施方式的薄膜晶体管基板可以防止在WVGA高分辨率模式下由像素电极160和公共电极图案183的交叠面积小所造成的存储电容器Cst的电容缺乏。因此，薄膜晶体管基板可以防止WVGA高分辨率模式下存储电容器Cst差所造成的闪烁、串扰和其他现象。图3A到8B是例示了根据本公开的第一实施方式的薄膜晶体管基板的制造方法的平面图和截面图。
参照图3A和:3B，在基础基板130上形成栅极151、选通线110和下选通焊盘电极 191b。作为示例，通过在基础基板151上形成金属层并利用掩模通过光刻工艺对金属层进行构图，来制备栅极151、选通线110和下选通焊盘电极191b。金属层可以由从包括以下的导电金属组中选择的至少一种金属形成铝Al、铝合金AINd、钨W、铬Cr、钼Mo、铝/铬Al/Cr、铝/钼Al/Mo等。接着，在设置有栅极151、选通线110和下选通焊盘电极191b的基础基板130上形成栅绝缘层140，如图4A和4B所示。而且，在栅绝缘层140上、与栅极151相对地形成半导体图案153。作为示例，通过在栅绝缘层140上形成半导体层，并利用掩模通过光刻工艺对半导体层进行构图，来制备半导体图案153。如图5A和5B所示，在像素区域中形成平板状(或者二维型)的像素电极160。作为示例，通过在包括半导体图案153的栅绝缘层140上形成透明金属层，并且利用掩模通过光刻工艺对透明金属层进行构图，来制备像素电极160。透明金属层可以包括从包括诸如 ITO(铟锡氧化物)、&ι0(氧化锌)和IZO(铟锌氧化物)以及包含他们中至少两种材料的合金的透明金属材料的组中选择出的一种。参照图6A和6B，在半导体图案153上形成源极155和漏极157，并沿着像素区域的一个边缘形成数据线120。作为示例，通过在包括半导体图案153和像素电极160的栅绝缘层上形成金属层，并利用掩模通过光刻工艺对该金属层进行构图，来制备源极巧5和漏极157以及数据线120。在数据线120的一端还设置有下数据焊盘电极191a。下数据焊盘电极191a与数据线120以及源极155和漏极157同时形成。金属层可以由从包括以下的导电金属组中选择的至少一种金属形成铝Al、铝合金AINd、钨W、铬Cr、钼Mo、铝/铬Al/ Cr、铝 / 钼 Al/Mo 等。在包括半导体图案153、源极155和漏极157、数据线120、下数据焊盘电极191a以及像素电极160的栅绝缘层140上形成恒定厚度的钝化层170，如图7B和7C所示。而且， 在钝化层170上形成图7C中所示的第一光刻胶图案401和第二光刻胶图案403。通过在钝化层170上形成光刻胶层400a并利用掩模500对该光刻胶层400a进行曝光和显影，来制备第一光刻胶图案401和第二光刻胶图案403，如图7B所示。掩模500可以为半色调掩模或衍射掩模。这种掩模500包括遮光(或者紫外线) 的遮挡区域P1、允许一部分光透过的半透射区域P3和使光能够完全透过的透射区域P2。利用上述掩模500的曝光和显影处理使得光刻胶层400a根据区域沿厚度方向部分地和完全地移除。因此，形成了厚度彼此不同的第一光刻胶图案401和第二光刻胶图案 403。下选通焊盘电极191b和下数据焊盘电极191a通过第一接触孔Cl和第二接触孔 C2部分地暴露于外部，如图7A和7D所示。通过移除与沿厚度方向完全移除了光刻胶层 400a的区域相对的钝化层170的蚀刻工艺，形成第一接触孔Cl和第二接触孔C2。更具体地说，下选通焊盘电极191b通过第一接触孔Cl暴露于外，而下数据焊盘电极191a通过第二接触孔C2暴露于外。而且，利用在与像素电极160相对应的区域上的第一光刻胶图案401和在不与像素电极160相对应的其他区域上的第二光刻胶图案403，对钝化层170进行构图。这样，钝化层170被分成具有厚度彼此不同的第一部分171和第二部分173。
与像素电极160相对应的像素区域中的第二部分173使得沿着位于除像素区域之外的其他区域中的第一部分171的边界形成台阶结构。换句话说，第二部分173的厚度比第一部分171的厚度薄。如图8A和8B所示，在第一部分171上形成公共电极布线181，并在与像素电极160 相对应的区域上(即，在第二部分173上)形成公共电极图案183。作为示例，通过在钝化层170的第一部分171和第二部分173上形成透明金属层，并利用掩模通过光刻工艺对该透明金属层进行构图，来制备公共电极布线181和公共电极图案183。而且，在下选通焊盘电极191b上形成上选通焊盘电极19北，而在下数据焊盘电极191a中形成上数据焊盘电极 193a。透明金属层可以包括从诸如ITO (铟锡氧化物)、&i0 (氧化锌)、和IZO (铟锌氧化物) 以及包含他们中至少两种材料的合金的透明金属材料的组中选择出的一种。这样，根据本公开的第一实施方式的薄膜晶体管的制造方法，当利用半色调掩模或衍射掩模通过光刻工艺形成针对选通焊盘和针对数据焊盘的接触孔时，使得钝化层170 的与像素电极160相对的部分被蚀刻恒定厚度，由此形成第一部分171和第二部分173。这样，减小了像素电极160和公共电极图案183之间的距离，并且保持选通线110和数据线 120与公共电极布线181之间的距离恒定。结果，IXD装置不仅能够减小寄生电容，而且能够通过扩大存储电容器来减小功耗。图9是示出了根据本公开的第二实施方式的薄膜晶体管基板的截面图。根据第二实施方式的图9的薄膜晶体管基板除钝化层270外具有与上述第一实施方式的结构相同的结构。因此，将省略在本公开的第二实施方式中与第一实施方式重复的描述。而且，根据本公开的第二实施方式的薄膜晶体管基板将同样元件的附图标记表示为与根据第一实施方式的附图标记相同。根据本公开的第二实施方式的薄膜晶体管基板包括在设置有半导体图案153、漏极155和漏极157、数据线120以及像素电极160的栅绝缘层150上除与像素电极160相对应的区域之外的区域形成第一钝化层271。通过在包括半导体图案153、源极155和漏极 157、数据线120以及像素电极的栅绝缘层140的整个表面上形成第一钝化层271，并利用掩模通过光刻工艺在与像素电极160相对应的区域内对第一钝化层271进行蚀刻，来制备第一钝化层271。此时，完全移除与像素电极160相对应的区域内的第一钝化层271。在第一钝化层271和像素电极160上形成第二钝化层273。而且，在第二钝化层 273上形成公共电极布线181和公共电极图案183。这样，根据本公开的第二实施方式的薄膜晶体管基板利用包括第一钝化层271和第二钝化层273的叠层结构(即，钝化层270)，恒定地保持选通线110和数据线120与公共电极布线181之间的距离。这样，减小了薄膜晶体管基板中的寄生电容。而且，薄膜晶体管基板仅利用第二钝化层273使像素电极160和公共电极图案183之间的距离最小化，因此存储电容增大。换句话说，像素电极160和公共电极图案183之间的距离可以设计成变得比选通线110或数据线120与公共电极布线181之间的距离小。如上所述，根据本公开的第二实施方式的薄膜晶体管基板不仅保持了选通线110 和数据线120与公共电极布线181之间的距离，而且还减小了像素电极160与公共电极图案183之间的距离。这样，薄膜晶体管基板增大了在像素电极160与公共电极图案183之间产生的电场，使得液晶的驱动电压降低。因此，用作LCD装置的下基板的薄膜晶体管基板可以减小IXD装置的功耗。此外，根据本公开的第二实施方式的薄膜晶体管基板可以防止在WVGA高分辨率模式下由于像素电极160和公共电极图案183的交叠面积小所造成的存储电容器Cst的容量缺乏。因此，薄膜晶体管基板可以防止在WVGA高分辨率模式下由存储电容器Cst差所造成的闪烁、串扰和其他现象。图IOA到101是例示了根据本公开的第二实施方式的薄膜晶体管基板的制造方法的截面图。参照图10A，在基础基板130上形成栅极151、选通线(图中未示出)和下选通焊盘电极191b。作为示例，通过在基础基板151上沉积金属层并利用掩模通过光刻工艺对该金属层进行构图，来制备栅极151、选通线和下选通焊盘电极191b。金属层可以由从包括以下的导电金属组中选择的至少一种金属形成铝Al、铝合金AlNcUg W、铬Cr、钼Mo、铝/铬 Al/Cr和铝/钼Al/Mo等。因此，在设置有栅极151、选通线和下选通焊盘电极191b的基础基板130上形成栅绝缘层140，如图IOB所示。而且，在栅绝缘层140上与栅极151相对地形成半导体图案 153。作为示例，通过在栅绝缘层140上形成半导体层并利用掩模通过光刻工艺对半导体层进行构图，来制备半导体图案153。如图IOC所示，在像素区域中形成平板型(或者二维型)的像素电极160。作为示例，通过在包括半导体图案153的栅绝缘层140上形成透明金属层并利用掩模通过光刻工艺对该金属层进行构图，来制备像素电极160。透明金属层可以包括从诸如ITO(铟锡氧化物)、&ι0(氧化锌)和IZO(铟锌氧化物)以及包含他们中至少两种材料的合金的透明金属材料的组中选择出的一种。参照图10D，在半导体图案153上形成源极155和漏极157，并沿着像素区域的一个边形成数据线120。作为示例，通过在包括半导体图案153和像素电极160的栅绝缘层上形成金属层并利用掩模通过光刻工艺对该金属层进行构图，来制备源极巧5和漏极157以及数据线120。在数据线120的一端还设置了下数据焊盘电极191a。下数据焊盘电极191a 与数据线120以及源极155和漏极157同时形成。金属层可以由从包括以下的导电金属组中选择的至少一种金属形成铝Al、铝合金AlNcUg W、铬Cr、钼Mo、铝/铬Al/Cr和铝/钼 Al/Mo 等。在包括半导体图案153、源极155和漏极157、数据线120、下数据焊盘电极191a以及像素电极160的栅绝缘层140上形成恒定厚度的第一钝化层271，如图IOE所示。同样， 在第一钝化层271上形成光刻胶层400a。利用掩模600通过曝光和显影工艺对光刻胶层 400a进行构图，由此提供光刻胶图案(未示出)。掩模600包括遮挡区域Pl和透射区域P2。遮挡区域Pl用于遮光(或紫外线)， 而透射区域P2使得光能够完全透过。如图IOF所示，通过使用光刻胶图案作为掩模的蚀刻工艺，去除第一钝化层271中的与像素电极160相对的部分。这样，通过第一钝化层271的被蚀刻部分，像素电极160暴露于外。在第一钝化层271被部分蚀刻之后，去除光刻胶图案。参照图IOG和10H，在包括像素电极160的第一钝化层271上依次形成第二钝化层 273和另一光刻胶层(未示出)，然后利用掩模700通过光刻工艺形成第一接触孔Cl和第二接触孔C2。通过依次去除第二钝化层273和第一钝化层271以及栅绝缘层140，来制备第一接触孔Cl。通过依次去除第二钝化层273和第一钝化层271，来制备第二接触孔C2。掩模700包括遮挡区域Pl和透射区域P2。遮挡区域Pl用于遮光(或紫外线)， 而透射区域P2使得光能够完全透过。下选通焊盘电极191b通过第一接触孔Cl暴露于外。下数据焊盘电极191a通过第二接触孔C2暴露于外。如图101所示，在第二钝化层273上形成公共电极布线181和公共电极图案183。 在第二钝化层273的与像素电极160相对的区域上形成公共电极图案183。作为示例，通过在包括第一接触孔Cl和第二接触孔C2的第二钝化层273上形成透明金属层并利用另一掩模通过光刻工艺对该透明金属层进行构图，来制备公共电极布线181和公共电极图案183。 而且，在下选通焊盘电极191b上形成上选通焊盘电极19北，而在下数据焊盘电极191a上形成上数据焊盘电极193a。这样，通过图IOA到101中例示的处理制造的、根据本公开的第二实施方式的薄膜晶体管基板利用第一钝化层271和第二钝化层273，可以恒定地保持选通线110和数据线 120以及源极155和漏极157相对于公共电极布线181的距离。而且，薄膜晶体管基板通过去除第一钝化层271的与像素区域相对应的部分，使得像素电极160和公共电极图案183 之间的距离最小化，从而在像素电极160和公共电极图案183之间的电场变得更大。这样， 驱动液晶的电压变得更低。因此，可以减小薄膜晶体管基板的电力消耗。此外，根据本公开的第二实施方式的薄膜晶体管基板可以防止在WVGA高分辨率模式下由于像素电极160和公共电极图案183的交叠面积小所造成的存储电容器Cst的容量缺乏。因此，薄膜晶体管基板可以防止在WVGA高分辨率模式下由存储电容器Cst差所造成的闪烁、串扰和其他现象。图11是示出了根据本公开的第三实施方式的薄膜晶体管基板的截面图。如图11所示，根据第三实施方式的薄膜晶体管基板除钝化层370外具有与上述第一实施方式的结构相同的结构。因此，将省略在本公开的第三实施方式中与第一实施方式重复的描述。而且，根据本公开的第三实施方式的薄膜晶体管基板将同样元件的附图标记表示为与根据第一实施方式的附图标记相同。根据本公开的第三实施方式的薄膜晶体管基板包括在设置有半导体图案153、漏极155和漏极157、数据线120以及像素电极160的栅绝缘层140上依次沉积的第一钝化层371和第二钝化层373。通过利用半色调掩模或衍射掩模的光刻工艺完全蚀刻第二钝化层373的与对应于像素电极160的区域(即，像素区域)相对的部分。换句话说，在与像素电极160相对应的区域内仅保留第一钝化层371，因为从像素区域完全去除了第二钝化层 373。在第一钝化层371上、与像素电极160相对应的区域内形成公共电极图案183。而且，在第二钝化层373上形成公共电极布线181、上选通焊盘电极19 和上数据焊盘电极 193a。这样，根据本公开的第二实施方式的薄膜晶体管基板利用包括第一钝化层371和第二钝化层373的叠层结构(即，钝化层370)，恒定地保持选通线110和数据线120相对于公共电极布线181的距离。这样，减小了薄膜晶体管基板中的寄生电容。而且，薄膜晶体管基板仅利用第一钝化层371使像素电极160和公共电极图案183之间的距离最小化，因此存储电容增大。换句话说，像素电极160和公共电极图案183之间的距离可以设计成变得比选通线110、数据线120和源极/漏极相对于公共电极布线181的距离小。如上所述，根据本公开的第三实施方式的薄膜晶体管基板不仅保持了选通线110 和数据线120相对于公共电极布线181的距离，而且还减小了像素电极160与公共电极图案183之间的距离。这样，薄膜晶体管基板增大了像素电极160与公共电极图案183之间产生的电场，使得液晶的驱动电压降低。因此，该薄膜晶体管基板可以减小电力消耗。此外，根据本公开的第三实施方式的薄膜晶体管基板可以防止在WVGA高分辨率模式下由于像素电极160和公共电极图案183的交叠面积小所造成的存储电容器Cst的容量缺乏。因此，薄膜晶体管基板可以防止在WVGA高分辨率模式下存储电容器Cst差所造成的闪烁、串扰和其他现象。图12A到12G是例示了根据本公开的第三实施方式的薄膜晶体管基板的制造方法的截面图。参照图12A，在基础基板130上形成栅极151、选通线(未示出)和下选通焊盘电极191b。作为示例，通过在基础基板151上沉积金属层并利用掩模通过光刻工艺在对金属层进行构图，来制备栅极151、选通线和下选通焊盘电极191b。金属层可以由从包括以下各项的导电金属组中选择的至少一种金属形成铝Al、铝合金AlNcUg W、铬Cr、钼Mo、铝/铬 Al/Cr和铝/钼Al/Mo等。接着，在设置有栅极151、选通线和下选通焊盘电极191b的基础基板130上形成栅绝缘层140，如图12B所示。而且，在栅绝缘层140上、与栅极151相对地形成半导体图案 153。作为示例，通过在栅绝缘层140上形成半导体层并利用掩模通过光刻工艺对半导体层进行构图，来制备半导体图案153。如图12C所示，在像素区域中形成平板型(或者二维型)的像素电极160。作为示例，通过在包括半导体图案153的栅绝缘层140上形成透明金属层并利用另一掩模通过光刻工艺对透明金属层进行构图，来制备像素电极160。透明金属层可以包括从诸如ITO(铟锡氧化物)、&ι0(氧化锌)和IZO(铟锌氧化物)以及包含他们中至少两种材料的合金的透明金属材料的组中选择出的一种。参照图12D，在半导体图案153上形成源极155和漏极157，并沿着像素区域的一个边形成数据线120。在数据线120的一端还设置了下数据焊盘电极191a。作为示例，通过在包括半导体图案153和像素电极160的栅绝缘层上形成金属层并利用另一掩模通过光刻工艺对该金属层进行构图，来制备源极巧5和漏极157、数据线120以及下数据焊盘电极 191a。金属层可以由从包括以下各项的导电金属组中选择的至少一种金属形成铝Al、铝合金AINd、鹤W、铬Cr、钼Mo、铝/铬Al/Cr和铝/钼Al/Mo等。在包括半导体图案153、源极155和漏极157、数据线120、下数据焊盘电极191a以及像素电极160的栅绝缘层140上层叠恒定厚度形成的第一钝化层371和第二钝化层373， 如图12E所示。同样，在第二钝化层373上形成光刻胶层400a。利用又一掩模700通过曝光和显影工艺对光刻胶层400a进行构图，由此提供光刻胶图案(未示出)。掩模700包括遮挡区域P1、半透射区P3和透射区域P2。遮挡区域Pl遮光(或紫外线)。半透射区域P3允许一部分光透过。透射区域P2允许光完全透过。
12
利用上述掩模700的曝光和显影工艺使得光刻胶层400a根据区域沿厚度方向部分地和完全地移除。由此，形成了厚度根据区域而不同的光刻胶图案。利用光刻胶图案作为蚀刻掩模，通过蚀刻工艺，完全移除了像素电极160上的第二钝化层373，使得在与像素电极160相对应的区域内仅保留第一钝化层，如图12F所示。而且，通过上述蚀刻工艺形成了第一接触孔Cl和第二接触孔C2。通过依次移除第二钝化层373和第一钝化层371以及栅绝缘层140，来形成第一接触孔Cl。通过依次移除第二钝化层373和第一钝化层371来形成第二接触孔C2。这样，下选通焊盘电极191b通过第一接触孔Cl暴露于外，而下数据焊盘电极191a通过第二接触孔C2暴露于外。如图12G所示，在第二钝化层373上形成公共电极布线181，而在与像素电极160 相对应的区域内(即，在第一钝化层371的暴露部分上)形成公共电极图案183。作为示例，通过在设置有第一接触孔Cl和第二接触孔C2的第一钝化层371和第二钝化层373上形成透明金属层并利用另一掩模通过光刻工艺对该透明金属层进行构图，来制备公共电极布线181和公共电极图案183。而且，在下选通焊盘电极191b上形成上选通焊盘电极193b， 而在下数据焊盘电极191a中形成上数据焊盘电极193a。这样，通过如图12A到12G中例示的处理制造的、根据本公开的第三实施方式的薄膜晶体管基板可以利用包括第一钝化层371和第二钝化层373的钝化层370，来保持选通线、源极巧5和漏极157和数据线120相对于公共电极布线181的距离。而且，薄膜晶体管基板可以通过移除像素区域内的第二钝化层来减小像素电极160和公共电极图案183之间的距离。这样，薄膜晶体管基板增大了在像素电极160与公共电极图案183之间产生的电场，使得液晶的驱动电压降低。因此，该薄膜晶体管基板可以减小功耗。此外，根据本公开的第二实施方式的薄膜晶体管基板可以防止在WVGA高分辨率模式下由于像素电极160和公共电极图案183的交叠面积小所造成的存储电容器Cst的容量缺乏。因此，薄膜晶体管基板可以防止在WVGA高分辨率模式下由存储电容器Cst差所造成的闪烁、串扰和其他现象。图13是示出了根据本公开的第四实施方式的薄膜晶体管基板的截面图。根据第四实施方式的图13的薄膜晶体管基板除了台阶高度补偿图案141之外具有与上述第一实施方式的结构相同的结构。因此，将省略在本公开的第四实施方式中与第一实施方式重复的描述。而且，根据本公开的第四实施方式的薄膜晶体管基板对于同样元件将附图标记表示为与根据第一实施方式的附图标记相同。根据第四实施方式的薄膜晶体管基板包括在与像素电极160相对应的区域中形成的台阶高度补偿图案141。该台阶高度补偿图案141在栅绝缘层140上形成。在台阶高度补偿图案141上形成像素电极160。实际上，通过包括在像素区域和其他区域上以彼此不同的厚度形成的第一部分 171和第二部分173的钝化层170沿像素区域的边缘形成台阶结构。然而，台阶高度补偿图案141起到防止该台阶结构造成的漏光导致的图像质量劣化的作用。换句话说，在像素电极160下方形成的台阶高度补偿图案141补偿了由钝化层170的第一部分171和第二部分 173在像素区域的边缘中形成的台阶结构。根据本公开的第四实施方式的这种薄膜晶体管基板可以恒定地保持选通线110 和数据线120相对于与它们交叠的公共电极布线181的距离。这样，可以减小寄生电容。而且，薄膜晶体管基板通过钝化层170的第二部分173，使像素电极160和与像素电极160 交叠的公共电极图案183之间的距离最小化。由此，薄膜晶体管基板能够增大存储电容器 Cst0结果，该薄膜晶体管基板可以防止垂直串扰故障，同时减小电力消耗。而且，根据本公开的第四实施方式的薄膜晶体管基板包括在像素电极160和栅绝缘层140之间形成并被配置成补偿由钝化层170的第一部分171和第二部分173沿像素区域的边缘产生的台阶结构的台阶高度补偿图案141。因此，薄膜晶体管基板可以防止漏光并提高图案质量。此外，根据本公开的第四实施方式的薄膜晶体管基板不仅保持了选通线110和数据线120与公共电极布线181之间的距离，而且还减小了像素电极160与公共电极图案183 之间的距离。这样，薄膜晶体管基板增大了像素电极160与公共电极图案183之间产生的存储电容器Cst，使得液晶的驱动电压降低。因此，该薄膜晶体管基板可以减小功耗。此外，根据本公开的第四实施方式的薄膜晶体管基板可以防止在WVGA高分辨率模式下由于像素电极160和公共电极图案183的交叠面积小所造成的存储电容器Cst的容量缺乏。因此，薄膜晶体管基板可以防止WVGA高分辨率模式下由于存储电容器Cst差所造成的闪烁、串扰和其他现象。图14A到14K是例示了根据本公开的第四实施方式的薄膜晶体管基板的制造方法的截面图。参照图14A，在基础基板130上形成栅极151、选通线(未示出)和下选通焊盘电极 191b。作为示例，通过在基础基板151上形成金属层并利用掩模通过光刻工艺在该金属层上构图，来制备栅极151、选通线和下选通焊盘电极191b。金属层可以由从包括以下各项的导电金属组中选择的至少一种金属形成铝Al、铝合金AlNcUg W、铬Cr、钼Mo、铝/铬Al/ Cr和铝/钼Al/Mo等。接着，在设置有栅极151、选通线和下选通焊盘电极191b的基础基板130上形成栅绝缘层140，如图14B所示。而且，在栅绝缘层140上、与栅极151相对地形成半导体图案 153。作为示例，通过在栅绝缘层140上形成半导体层并利用另一掩模通过光刻工艺对半导体层进行构图，来制备半导体图案153。如图14C所示，在设置有半导体图案153的栅绝缘层140上依次形成绝缘层141a 和光刻胶层400a。利用又一掩模800通过曝光和显影工艺，将光刻胶层400a构图成光刻胶图案401，如图14D所示。掩模800包括遮光(或紫外线)的遮挡区域Pl和使得光能够完全透过的透射区域P2。通过使用光刻胶图案401作为蚀刻掩模对绝缘层141a进行蚀刻的工艺，在像素区域上形成台阶高度补偿图案141，如图14E所示。接着，如图14F所示，在像素区域内形成平板型(或者二维型)的像素电极160。 作为示例，通过在包括半导体图案153和台阶高度补偿图案141的栅绝缘层140上形成透明金属层并利用又一掩模通过光刻工艺对该透明金属层进行构图，来制备像素电极160。更具体地说，在台阶高度补偿图案141上直接形成像素电极160。透明金属层可以包括从诸如ITO(铟锡氧化物)、&ι0(氧化锌)和IZO(铟锌氧化物)以及包含他们中至少两种材料的合金的透明金属材料的组中选择出的一种。参照图14G，在半导体图案153上形成源极155和漏极157，并沿着像素区域的一个边形成数据线120。在数据线120的一端还形成了下数据焊盘电极191a。作为示例，通
1过在包括半导体图案153和像素电极160的栅绝缘层上形成金属层并利用第五掩模通过光刻工艺对该金属层进行构图，来制备源极巧5和漏极157、数据线120以及下数据焊盘电极 191a。金属层可以由从包括以下各项的导电金属组中选择的至少一种金属形成铝Al、铝合金AINd、鹤W、铬Cr、钼Mo、铝/铬Al/Cr和铝/钼Al/Mo等。在包括半导体图案153、源极155和漏极157、数据线120、下数据焊盘电极191a以及像素电极160的栅绝缘层140上形成恒定厚度的钝化层170，如图14H所示。而且，在钝化层170上形成图141中所示的第一光刻胶图案401和第二光刻胶图案403。通过在钝化层170上形成光刻胶层400a并利用第六掩模900对该光刻胶层400a进行曝光和显影，来制备第一光刻胶图案401和第二光刻胶图案403。第六掩模900可以为半色调掩模或衍射掩模。这种掩模900包括遮光(或者紫外线)的遮挡区域P1、允许一部分光透过的半透射区域P3和光能够完全透过的透射区域P2。利用上述掩模900的曝光和显影处理使得光刻胶层400a根据区域沿厚度方向部分地和完全地移除。因此，形成了厚度彼此不同的第一光刻胶图案401和第二光刻胶图案 403。下选通焊盘电极191b和下数据焊盘电极191a通过第一接触孔Cl和第二接触孔 C2部分暴露于外部，如图14J所示。通过移除与沿厚度方向完全移除了光刻胶层400a的区域相对的钝化层170的蚀刻工艺，形成第一接触孔Cl和第二接触孔C2。更具体地说，下选通焊盘电极191b通过第一接触孔Cl暴露于外，而下数据焊盘电极191a通过第二接触孔 C2暴露于外。而且，利用在与像素电极160相对应的区域上的第一光刻胶图案401和在不与像素电极160相对应的其他区域上的第二光刻胶图案403，对钝化层170进行构图。这样，钝化层170被分成厚度彼此不同的第一部分171和第二部分173。换句话说，在与像素电极 160相对应的像素区域内的第二部分173的厚度比在不与像素电极160相对应的其他区域上的第一部分171的厚度薄。如图14K所示，在第一部分171上形成公共电极布线181，而在与像素电极160相对应的区域上(即，在第二部分173上)形成公共电极图案183。作为示例，通过在钝化层 170的第一部分171和第二部分173上形成透明金属层并利用第七掩模通过光刻工艺对该透明金属层进行构图，来制备公共电极布线181和公共电极图案183。而且，在下选通焊盘电极191b上形成上选通焊盘电极19北，而在下数据焊盘电极191a中形成上数据焊盘电极 193a。透明金属层可以包括从诸如ITO (铟锡氧化物)、&ι0 (氧化锌)和IZO(铟锌氧化物) 以及包含他们中至少两种材料的合金的透明金属材料的组中选择出的一种。这样，根据本公开的第四实施方式的薄膜晶体管的制造方法，当利用半色调掩模或衍射掩模通过光刻工艺形成用于选通焊盘和数据焊盘的接触孔时，使得钝化层170的与像素电极160相对的一部分被蚀刻恒定厚度，由此形成第一部分171和第二部分173。这样，减小了像素电极160和公共电极图案183之间的距离，并且保持选通线110和数据线 120相对于公共电极布线181的距离恒定。结果，IXD装置不仅能够减小寄生电容，而且能够通过放大存储电容器来减小功耗。而且，根据本公开的第四实施方式的薄膜晶体管基板的制造方法使得能够在像素电极160和栅绝缘层140之间形成台阶高度补偿图案141，该台阶高度补偿图案141补偿由钝化层170的第一部分171和第二部分173沿像素区域的边缘所产生的台阶结构。因此， 该薄膜晶体管基板可以防止漏光，此外还提高图案质量。 尽管仅针对上述多个实施方式有限地解释了本公开，但是本领域的普通技术人员应当理解的是，本公开并不限于这些实施方式，而是可以在不偏离本公开的精神的情况下进行各种变型和修改。因此，本公开的范围应当仅根据所附权利要求书及其等同物确定。
权利要求
1.一种液晶显示装置，该液晶显示装置包括 基板；像素区域，这些像素区域由排列在所述基板上的多条选通线和多条数据线限定，所述多条选通线和所述多条数据线在所述基板上排列成彼此交叉；薄膜晶体管，各薄膜晶体管形成在所述多条选通线和所述多条数据线的交叉处； 像素电极，所述像素电极形成在各个所述像素区域中；钝化层，所述钝化层形成在所述基板的设置有所述薄膜晶体管、所述选通线、所述数据线和所述像素电极的整个表面上；以及公共电极布线和公共电极图案，所述公共电极布线和公共电极图案形成在所述钝化层上，其中，所述钝化层包括第一部分和第二部分，所述第一部分在栅绝缘层上、与所述薄膜晶体管、所述选通线和所述数据线相对地形成，而所述第二部分以比所述第一部分的厚度薄的厚度、在所述像素区域上与所述像素电极相对应地形成。
2.根据权利要求1所述的液晶显示装置，其中，所述第一部分和所述第二部分形成在相同的层中。
3.根据权利要求1所述的液晶显示装置，其中，所述第二部分是通过利用了半色调掩模和衍射掩模中的一种掩模的光刻工艺，对与所述第一部分具有相同厚度的钝化膜进行蚀刻而形成的。
4.根据权利要求1所述的液晶显示装置，其中，所述公共电极布线形成在所述第一部分上。
5.根据权利要求1所述的液晶显示装置，其中，多个所述公共电极图案分别形成在多个所述第二部分上。
6.根据权利要求1所述的液晶显示装置，其中，所述第一部分以叠层结构形成，而所述第二部分以单层结构形成。
7.根据权利要求6所述的液晶显示装置，其中，所述第一部分包括第一钝化层和第二钝化层。
8.根据权利要求6所述的液晶显示装置，其中，所述第二部分包括第一钝化层和第二钝化层中的任意一层。
9.根据权利要求1所述的液晶显示装置，其中，所述第一部分和所述第二部分使得沿所述第一部分和所述第二部分之间的边界产生台阶结构。
10.根据权利要求9所述的液晶显示装置，该液晶显示装置还包括在所述栅绝缘层和所述第二部分之间形成的台阶高度补偿图案，该台阶高度补偿图案被配置成补偿所述台阶结构的台阶高度。
11.一种用于制造液晶显示装置的方法，该方法包括以下步骤 在基础基板上形成栅极、选通线和选通焊盘；在具有所述栅极、所述选通线和所述选通焊盘的所述基础基板上形成栅绝缘层； 在所述栅绝缘层上形成半导体图案； 在所述栅绝缘层上、与像素区域相对应地形成像素电极； 在设置有所述半导体图案的所述栅绝缘层上形成源极、漏极和数据线；以及在设置有所述半导体图案、所述源极、所述漏极、所述像素电极、所述选通线和所述数据线的所述栅绝缘层上形成钝化层，其中，所述钝化层被限定成第一部分，其与所述半导体图案、所述源极、所述漏极、所述选通线和所述数据线相对；以及多个第二部分，其分别与所述像素电极相对，所述多个第二部分以比所述第一部分的厚度薄的厚度形成。
12.根据权利要求11所述的方法，其中，在相同的层中形成所述第一部分和所述第二部分。
13.根据权利要求11所述的方法，其中，通过利用了半色调掩模和衍射掩模中的一种的光刻工艺，对与所述第一部分具有相同厚度的钝化膜进行蚀刻来形成所述第二部分。
14.根据权利要求11所述的方法，所述方法还包括在所述第一部分上形成公共电极布线。
15.根据权利要求11所述的方法，所述方法还包括在所述第二部分上形成公共电极图案。
16.根据权利要求11所述的方法，其中，所述第一部分形成为叠层结构，而所述第二部分形成为单层结构。
17.根据权利要求16所述的方法，其中，所述第一部分包括第一钝化层和第二钝化层。
18.根据权利要求16所述的方法，其中，所述第二部分包括第一钝化层和第二钝化层中的任何一层。
19.根据权利要求11所述的方法，其中，所述第一部分和所述第二部分使得沿所述第一部分和所述第二部分之间的边界产生了台阶结构。
20.根据权利要求19所述的方法，该方法还包括在所述栅绝缘层和所述第二部分之间形成用于补偿所述台阶结构的台阶高度的台阶高度补偿图案。
全文摘要
公开了一种适于减小功耗并防止图片质量劣化的液晶显示装置及其制造方法。该液晶显示装置包括基板；由排列在基板上的多条选通线和多条数据线限定的像素区域，选通线和数据线在基板上排列成彼此交叉；分别形成在多条选通线和多条数据线的交叉处的薄膜晶体管；形成在各像素区域中的像素电极；形成在基板的设置有薄膜晶体管、选通线、数据线和像素电极的整个表面上的钝化层；以及形成在钝化层上的公共电极布线和公共电极图案，其中，钝化层包括第一部分和厚度比第一部分薄的第二部分，第一部分在栅绝缘层上、与薄膜晶体管、选通线和数据线相对地形成，而第二部分在像素区域上与像素电极相对应地形成。
文档编号G03F7/00GK102375277SQ201110228408
公开日2012年3月14日 申请日期2011年8月10日 优先权日2010年8月10日
发明者宋孝植, 金大玹, 黄淳煜 申请人:乐金显示有限公司