一种显示面板的制作方法
【专利摘要】本实用新型公开了一种显示面板，对于设置于显示基板一侧的COF，显示基板上设置有横穿数据线扇形分布区的第一走线，COF上设置有两条一端分别与所述第一走线的两个端点相连、另一端分别与设置的两个第一信号端子相连的第二走线；COF上还设置有两条一端分别与所述源驱动IC相连、另一端分别与设置的两个第二信号端子相连的第三走线，所述两条第二走线分别位于第一根数据线以及最后一根数据线的外侧，两条第三走线则位于所述两条数据线的内侧；两个第一信号端子以及两个第二信号端子均与、与所述第一根数据线以及最后一根数据线相连的两个信号端子相邻。本实用新型可解决现有显示区域中所述第一根以及最后一根数据线所驱动的像素的不良显示问题。
【专利说明】一种显示面板
【技术领域】
[0001]本实用新型涉及液晶显示【技术领域】，尤其涉及一种显示面板。
【背景技术】
[0002]如图1所示，现有的液晶显示器一般包括:显示基板(panel) 1、多个设置于panel I的一侧(panel I的水平位置)和另一侧(panel I的竖直位置)的薄膜集成芯片(ChipOn Film, COF) 2和通过所述C0F2与所述panell相连的组装印刷电路板(PCB Assembly,PCBA)3。
[0003]图1椭圆区域中所示COF与panel及PCBA连接关系的局部放大图如图2所示，与设置于panell —侧的所述C0F2上的源驱动1C4相连的第一根数据线5(图2中最左侧的数据线)以及最后一根数据线6 (图2中最右侧的数据线)形成一个数据线扇形分布区(Fan-out area),所述数据线扇形分布区的结构对应图3中所示的椭圆区域。如图2所示，所述panell与C0F2相连的区域为带载封装焊接区域(TCP bonding area) g,所述PCBA3与C0F2相连的区域为印刷电路板焊接区域(PCB bonding area) IO0对于PCB bondingarealO，如图4所示，由于所述第一根数据线5与PCBA3相连的信号端子(PIN)7以及最后一根数据线6与PCBA3相连的PIN8与两侧相邻PIN间的间距很小，因此，PIN7和PIN8中具有高频、交流(相对于公共电极电压)特性的数据信号容易受到相邻PIN所传输信号(或者电压)的影响，从而影响显示区域中所述第一根数据线5以及最后一根数据线6所驱动的像素的显示效果，出现线显示不良。
实用新型内容
[0004]有鉴于此，本实用新型的主要目的在于提供一种显示面板，可解决现有显示区域中所述第一根以及最后一根数据线所驱动的像素的不良显示问题。
[0005]为达到上述目的，本实用新型的技术方案是这样实现的:
[0006]一种显示面板，包括:显示基板、设置于显示基板一侧和另一侧的薄膜集成芯片，以及通过所述薄膜集成芯片与所述显示基板相连的组装印刷电路板，每个设置于显示基板一侧的薄膜集成芯片上设置有源驱动集成电路，第一根数据线以及最后一根数据线与所述源驱动集成电路相连；对于设置于显示基板一侧的薄膜集成芯片，所述显示基板上设置有横穿数据线扇形分布区的第一走线，所述薄膜集成芯片上设置有两条一端分别与所述第一走线的两个端点相连、另一端分别与设置于印刷电路板焊接区域上的两个第一信号端子相连的第二走线；所述薄膜集成芯片上还设置有两条一端分别与所述源驱动集成电路相连、另一端分别与设置于所述印刷电路板焊接区域上的两个第二信号端子相连的第三走线；其中，所述两条第二走线分别位于所述第一根数据线以及最后一根数据线的外侧，所述两条第三走线分别位于第一根数据线以及最后一根数据线的内侧；所述两个第一信号端子以及两个第二信号端子均与、与所述第一根数据线以及最后一根数据线相连的两个信号端子相邻。[0007]进一步的，所述第一走线设置于所述显示基板中阵列基板的栅极金属层，与所述栅极金属层同层。所述第一走线、第二走线和第三走线由金属材料组成。所述第一走线由栅极金属材料组成。
[0008]进一步的，所述显示基板一侧的薄膜集成芯片上、或组装印刷电路板上还设置有与所述第一信号端子相连的测试点。对于显示基板另一侧的薄膜集成芯片，所述显示基板上还设置有横穿栅线扇形分布区的第四走线，在薄膜集成芯片上还设置有两条一端分别与所述第四走线的两个端点相连、另一端分别与设置于所述薄膜集成芯片上的两个测试点相连的第五走线；其中，所述两条第五走线分别位于第一根栅线以及最后一根栅线的外侧。
[0009]进一步的，所述第四走线设置于所述显示基板中阵列基板的源、漏极金属层，与所述源、漏极金属层同层。
[0010]进一步的，所述第四走线和第五走线由金属材料组成。所述第四走线由源、漏极金属材料组成。
[0011]进一步的，所述第一走线的宽度与所述源驱动集成电路在所述数据线扇形分布区中的数据线的宽度相当；所述第二走线和第三走线的宽度与所述薄膜集成芯片上走线的宽度相当。
[0012]进一步的，所述第四走线的宽度与栅极驱动集成电路在栅线扇形分布区中的栅线的宽度相当；所述第五走线的宽度与薄膜集成芯片上走线的宽度相当。
[0013]本实用新型提供的显示面板，对于显示基板一侧的C0F，在显示基板上设置横穿数据线扇形分布区的第一走线，并在COF上设置两条一端分别与所述第一走线的两个端点相连、另一端分别与设置于印刷电路板焊接区域上的两个第一信号端子相连的第二走线；在所述COF上设置两条一端分别与源驱动IC相连，另一端分别与设置于印刷电路板焊接区域上的两个第二信号端子相连的第三走线；其中，所述两条第二走线分别位于第一根数据线以及最后一根数据线的外侧，所述两条第三走线分别位于第一根数据线以及最后一根数据线的内侧；所述两个第一信号端子以及两个第二信号端子均与、与第一根数据线以及最后一根数据线相连的两个信号端子相邻。本实用新型中，由于第一、二、三走线中没有信号，所以，由于所述第一、二信号端子的隔离，所述与第一根数据线相连的信号端子以及与最后一根数据线相连的信号端子中具有高频、交流(相对于公共电极电压)特性的数据信号不易再受到干扰，保证了所述第一根数据线以及最后一根数据线所驱动的像素的显示效果，避免了线显示不良。
[0014]此外，本实用新型还可实现在不破坏显示区域的情况下对任意一根数据线以及栅线中信号的测量；并可测量Panel和C0F，以及COF和PCBA之间的电气连接状态。
【专利附图】
【附图说明】
[0015]图1为现有液晶显不器的结构不意图；
[0016]图2为图1椭圆区域中所示COF与panel及PCBA连接关系的局部放大图；
[0017]图3为与源驱动IC相连的第一根以及最后一根数据线形成的数据线扇形分布区结构示意图；
[0018]图4为现有因第一根以及最后一根数据线与两侧相邻PIN间的间距小导致的数据信号受干扰的示意图；[0019]图5为本实用新型实施例所述显示基板一侧设置的COF与panel及PCBA连接关系的结构不意图；
[0020]图6为本实用新型实施例第一根以及最后一根数据线的数据信号不再受干扰的示意图；
[0021]图7为本实用新型实施例对数据线中数据信号进行测量的示意图；
[0022]图8为本实用新型实施例向像素中外灌数据信号的示意图；
[0023]图9为本实用新型实施例所述显示基板另一侧设置的COF的结构示意图；
[0024]图10为本实用新型实施例测量Panel和C0F，以及COF和PCBA之间的电气连接状态的示意图。
[0025]附图标记说明:
[0026]I显示基板(panel) ；2薄膜集成芯片(COF) ；3组装的印刷电路板(PCBA) ；4源驱动IC ;5第一根数据线；6最后一根数据线；7第一根数据线与PCBA相连的信号端子；8最后一根数据线与PCBA相连的信号端子；9TCP bonding area ；IOPCB bonding area;ll第一走线；12第二走线；13第三走线；14第一信号端子；15第二信号端子；16源、漏极金属层的数据线；17测试点；18第四走线；19第五走线；20栅极驱动1C。
【具体实施方式】
[0027]本实用新型实施例的基本思想是:对于显示基板一侧的C0F，在显示基板上设置横穿数据线扇形分布区的第一走线，并在COF上设置两条一端分别与所述第一走线的两个端点相连、另一端分别与设置于印刷电路板焊接区域上的两个第一信号端子相连的第二走线；在所述COF上设置两条一端分别与源驱动IC相连，另一端分别与设置于印刷电路板焊接区域上的两个第二信号端子相连的第三走线；其中，所述两条第二走线分别位于第一根数据线以及最后一根数据线的外侧，所述两条第三走线分别位于第一根数据线以及最后一根数据线的内侧；所述两个第一信号端子以及两个第二信号端子均与、与第一根数据线以及最后一根数据线相连的两个信号端子相邻。
[0028]下面结合附图及具体实施例对本实用新型作进一步详细说明。
[0029]图5为本实用新型实施例所述显示基板一侧设置的COF与panel及PCBA连接关系的结构示意图，如图5所示，所述显示基板I上设置有横穿数据线扇形分布区的第一走线11，所述COF上设置有两条一端分别与所述第一走线11的两个端点相连、另一端分别与设置于PCB bonding arealO上的两个第一信号端子14相连的第二走线12 ;所述COF上还设置有两条一端分别与所述源驱动IC4相连、另一端分别与设置于所述PCB bonding arealO上的两个第二信号端子15相连的第三走线13 ;其中，所述两条第二走线12分别位于第一根数据线5以及最后一根数据线6的外侧(即图5中位于所述第一根数据线5的左侧、且不相交，以及位于所述最后一根数据线6的右侧、且不相交)，所述两条第三走线13分别位于第一根数据线5以及最后一根数据线6的内侧(即图5中位于所述第一根数据线5的右侧、且不相交，以及位于所述最后一根数据线6的左侧、且不相交)；所述两个第一信号端子14以及两个第二信号端子15均与所述信号端子7和信号端子8相邻。如图5所示，一个第一信号端子14紧邻所述信号端子7的左侧，另一个第一信号端子14紧邻所述信号端子8的右侧；一个第二信号端子15紧邻所述信号端子7的右侧，另一个第二信号端子15紧邻所述信号端子8的左侧。
[0030]优选的,所述第一走线、第二走线和第三走线由金属材料组成。
[0031]优选的，所述第一走线的宽度与所述源驱动IC在所述数据线扇形分布区中的数据线的宽度相当、第二走线和第三走线的宽度与所述C0F2上走线的宽度相当。当然，COF上所有走线的宽度并不相同，在实际操作时，所述第二走线和第三走线越宽越好，但是，由于布线空间有限；所述第二走线和第三走线的宽度与COF上的走线宽度相当，符合整体布局即可。
[0032]优选的，所述第一走线11设置于所述显示基板I中阵列基板的栅极金属层，与栅极金属层同层，所述第一走线11由栅极金属组成。所述第一走线11与源、漏极金属层通过绝缘层相隔离，且与源、漏极金属层的数据线16在水平方向上相交(位于不同层)，如图5所
/Jn ο
[0033]在实际应用过程中，如图6所示，由于设置了所述第一走线11、两条第二走线12、两条第三走线13，以及两个第一信号端子14和两个第二信号端子15，因此，所述第一根数据线5和最后一根数据线6与所述与PCBA3 (图6为示出)相连的信号端子7和信号端子
8与两侧相邻PIN间间隔空的PIN，所述空的PIN指所述PIN中没有信号，因与其相连的第一、二、三走线中没有信号；所述空的PIN即:所述两个第一信号端子14和两个第二信号端子15，因PIN间间隔变大，所以PIN7和PIN8中具有高频、交流(相对于公共电极电压)特性的数据信号不易再受到干扰，保证了所述第一根数据线5以及最后一根数据线6所驱动的像素的显示效果，避免了线显示不良。
[0034]优选的，本实用新型所述PCBA3上还设置有两个分别与所述两个第一信号端子14相连的测试点17，如图7所示，可实现在不破坏显示区域的情况下对任意一根数据线中信号的测量。
[0035]具体的，如果要测量某一根数据线中的信号，则切断(如图中所示X )对应源、漏极金属层的该根数据线16 ;此外，通过激光等焊接技术使切断后的该根数据线16与所述第一走线11相连，所述相连的位置(如图中所示.)对应所述第一走线11与源、漏极金属层的数据线16相交的位置，并通过所述测试点17测量信号。这里，所述切断的目的是消除来自显示基板内部的测量的干扰，从而准确获取所述源驱动IC4的输出信号，确定输出信号是否异常。
[0036]优选的，所述测试点17还可设置在所述COF上(图7中为示出)。
[0037]此外，对应图7所示的实施例，本实用新型还可通过所述测试点17外灌数据信号至任意一列或几列像素中，丰富分析人员解析线不良的手段。此时，可以在选定的像素区域外灌高、低频，交、直流信号，实施过程中，可通过上述激光等焊接技术使切断后的数据线与所述第一走线相连，如图8所示，给出了向三列像素中外灌数据信号的示意图。
[0038]优选的，本实用新型实施例还提出如下方案以实现对任意一根栅线中信号的测量:
[0039]对于显示基板另一侧的每个C0F2，在显示基板上设置横穿栅线扇形分布区的第四走线18，并在C0F2上设置两条一端分别与所述第四走线18的两个端点相连、另一端分别与设置于C0F2上的两个测试点17相连的第五走线19 ;其中，所述两条第五走线19分别位于第一根栅线以及最后一根栅线的外侧，如图9所示。[0040]其中，所述第四走线和第五走线由金属材料组成；所述第四走线的宽度与栅极驱动IC20在栅线扇形分布区中的栅线的宽度相当；所述第五走线的宽度与COF上走线的宽度相当。所述第四走线设置于所述显示基板中阵列基板的源、漏极金属层，与所述源、漏极金属层同层。本实施例可用于对任意一根栅线中的信号进行测量，实现方法与图7中所示近似，此处不再详述。
[0041]优选的，本实用新型还可通过手动(对于少量产品进行人工测量)或自动(借助设备，要求设备能够自动寻找测试点，自动记录电阻值等等)的方式测量Panel和C0F，以及COF和PCBA之间的电气连接状态。具体的，如图10所示，将阻值测试仪连接于所述两个测试点17之间，从阻值测试仪显示的测量结果可以判断Panell和C0F2，以及C0F2和PCBA3之间的电气连接状态，如图10所示，如果阻值测量结果较小，则表明所示四个椭圆位置处的连接状态良好；否则，如果阻值测量结果较大，则表明四个位置中至少有一处连接不好。关于阻值大小的确定可参考不同型号产品。
[0042]需要说明的是，由于本方案中所述走线在PCBA上有两个测试点，且所述走线经过PCBA和C0F、C0F和Panel相连的位置，若这些位置有一处电气导通性较差，则PCBA上的两个测试点之间的电阻值很大；反之，若两点间电阻值很小，这说明PCBA和COF、COF和Pane I电气导通状况比较好。
[0043]以上所述，仅为本实用新型的较佳实施例而已，并非用于限定本实用新型的保护范围。
【权利要求】
1.一种显示面板，包括:显示基板、设置于显示基板一侧和另一侧的薄膜集成芯片，以及通过所述薄膜集成芯片与所述显示基板相连的组装印刷电路板，每个设置于显示基板一侧的薄膜集成芯片上设置有源驱动集成电路，第一根数据线以及最后一根数据线与所述源驱动集成电路相连；其特征在于， 对于设置于显示基板一侧的薄膜集成芯片，所述显示基板上设置有横穿数据线扇形分布区的第一走线，所述薄膜集成芯片上设置有两条一端分别与所述第一走线的两个端点相连、另一端分别与设置于印刷电路板焊接区域上的两个第一信号端子相连的第二走线；所述薄膜集成芯片上还设置有两条一端分别与所述源驱动集成电路相连、另一端分别与设置于所述印刷电路板焊接区域上的两个第二信号端子相连的第三走线； 其中，所述两条第二走线分别位于所述第一根数据线以及最后一根数据线的外侧，所述两条第三走线分别位于第一根数据线以及最后一根数据线的内侧；所述两个第一信号端子以及两个第二信号端子均与、与所述第一根数据线以及最后一根数据线相连的两个信号端子相邻。
2.根据权利要求1所述的显示面板，其特征在于，所述第一走线设置于所述显示基板中阵列基板的栅极金属层，与所述栅极金属层同层。
3.根据权利要求1所述的显示面板，其特征在于，所述第一走线、第二走线和第三走线由金属材料组成。
4.根据权利要求3所述的显示面板，其特征在于，所述第一走线由栅极金属材料组成。
5.根据权利要求1-4中任一项所述的显示面板，其特征在于，所述显示基板一侧的薄膜集成芯片上、或组装印刷电路板上还设置有与所述第一信号端子相连的测试点。
6.根据权利要求1-4中任一项所述的显示面板，其特征在于，对于显示基板另一侧的薄膜集成芯片，所述显示基板上还设置有横穿栅线扇形分布区的第四走线，在薄膜集成芯片上还设置有两条一端分别与所述第四走线的两个端点相连、另一端分别与设置于所述薄膜集成芯片上的两个测试点相连的第五走线；其中，所述两条第五走线分别位于第一根栅线以及最后一根栅线的外侧。
7.根据权利要求6所述的显示面板，其特征在于，所述第四走线设置于所述显示基板中阵列基板的源、漏极金属层，与所述源、漏极金属层同层。
8.根据权利要求6所述的显示面板，其特征在于，所述第四走线和第五走线由金属材料组成。
9.根据权利要求8所述的显示面板，其特征在于，所述第四走线由源、漏极金属材料组成。
10.根据权利要求1-4中任一项所述的显示面板，其特征在于，所述第一走线的宽度与所述源驱动集成电路在所述数据线扇形分布区中的数据线的宽度相当；所述第二走线和第三走线的宽度与所述薄膜集成芯片上走线的宽度相当。
11.根据权利要求6所述的显示面板，其特征在于，所述第四走线的宽度与栅极驱动集成电路在栅线扇形分布区中的栅线的宽度相当；所述第五走线的宽度与薄膜集成芯片上走线的宽度相当。
【文档编号】G02F1/1368GK203455565SQ201320517395
【公开日】2014年2月26日 申请日期:2013年8月22日 优先权日:2013年8月22日
【发明者】刘荣铖, 梁恒镇, 田广彦 申请人:合肥京东方光电科技有限公司, 京东方科技集团股份有限公司