边缘耦合设备制造的制作方法

本专利申请要求Huapu Pan等人于2014年4月9日提交的美国临时专利申请No.61/977,366、发明名称为“边缘耦合制造”的权益，在此并入其全部教导和公开内容作为参考。

关于联邦政府资助的研究或开发的声明

不适用。

参照缩微胶片附录

不适用。

背景技术：

在光学收发器中，希望在一个芯片中集成尽可能多的光子部件。然而，随着集成密度的增加和光子部件的大小缩减，由于光子集成电路(PIC)的波导中模式大小相应地缩减，PIC与诸如光纤的其他光学部件的集成变得愈发困难。例如，在基于硅光子的PIC中的典型450纳米(nm)×220nm波导的模式大小大约为波导本身的大小，而标准单模光纤的模式大小(例如，模场直径)大到9.2微米(μm)。因此，PIC上波导的模式大小比光纤的模式大小大得多。

可使用透镜来减小光纤的模式大小，使之与PIC的波导的模式大小相对应。然而，如果PIC的接口处的模式大小太小，由于受限的对准公差，封装PIC与透镜和光纤是具有挑战性的。

对于边缘耦合的PIC，模式转换器可用来扩大PIC的波导的模式大小。然而，模式转换器必须也能够与PIC上的其他部件集成。

技术实现要素：

在一个实施例中，本公开包括一种制造边缘耦合设备的方法。该方法包括：移除一部分覆层材料，以在倒锥形硅波导上形成沟槽；在所述覆层材料的剩余部分上以及在所述沟槽中，沉积具有折射率大于二氧化硅的材料；以及移除在所述沟槽中的一部分所述材料，以形成脊形波导。

在一个实施例中，本公开包括一种制造边缘耦合设备的方法。该方法包括：在设置在倒锥形硅波导之上的覆层材料中形成沟槽；在沟槽中沉积折射率材料，其中所述折射率材料具有1.445至3.5之间的折射率；以及图案化所述折射率材料，以在所述沟槽中形成脊形波导。

在另一个实施例中，本公开包括边缘耦合设备。该边缘耦合设备包括：衬底；设置在所述衬底之上的隐埋氧化物；设置在所述隐埋氧化物之上的覆层材料，其中所述覆层材料包括沟槽；设置在所述沟槽下方的所述覆层材料中的倒锥形硅波导；以及设置在所述沟槽中的脊形波导，其中所述脊形波导和所述倒锥形硅波导彼此垂直对齐。

附图说明

图1为一边缘耦合设备的示意图。

图2为另一边缘耦合设备的示意图。

图3A至图3D共同示出了一种制造边缘耦合设备的方法的实施例；

图4A至图4D共同示出了一种制造边缘耦合设备的方法的实施例；

图5A至图5D共同示出了另一种制造边缘耦合设备的方法的实施例；

图6为示出了根据本公开的一实施例的一种制造边缘耦合设备的方法的流程图；

图7为示出了根据本公开的一实施例的一种制造边缘耦合设备的方法的流程图。

具体实施方式

在本文开始时应当理解，尽管下面只给出了一个或多个实施例的说明性的实现，但是所公开的系统和/或方法可应用各种当前已知的或现有的技术来实现。不能将本公开限制在下文所述的说明性的实现方式、附图和技术中，包括本文所示和所述的示例性设计方案和实现方式，而是可以在所附权利要求的范围内连同其等同物的全部范围内对其进行修改。

图1为C.Kopp等人在电气和电子工程师协会(IEEE)《量子电子学报》选题，2010(Kopp)“硅光子电路：On-CMOS集成、纤维光耦合和封装(Silicon Photonic Circuits：On-CMOS Integration，Fiber Optical Coupling，and Packaging)”中描述的类似的一边缘耦合设备100的示意图，在此并入作为参考。通过用富含硅的氧化物(SiOx)覆盖绝缘体上硅(SOI)晶片104上的倒锥形单硅波导102(例如，硅线)，制造边缘耦合设备100。接着，部分蚀刻SiOx，以形成折射率约为1.6的肋形波导106。肋形波导106的模式大小兼容与高性能透镜纤维108的耦合。然而，边缘耦合设备100不与任何其他光子部件集成，除了SiOx波导106，在倒锥形单硅线102上没有覆层材料。

图2为Solomon Assefa等人的专利号为7,738,753、发明名称为“CMOS兼容集成的介质光波导耦合器及其制造(CMOS Compatible IntegratedDielectric Optical Waveguide Coupler and Fabrication)”的美国专利中描述的类似的另一边缘耦合设备200的示意图，在此并入作为参考。如所示的，边缘耦合设备200包括在其上制造有电子和/或光电子电路的半导体器件208的顶部上顺序堆叠的氮化硅(SiN)层202、二氧化硅(SiO₂)层204和类金刚石(DLC)层206。氧氮化硅(SiON)耦合器210置于延伸穿过二氧化硅层204和类金刚石层206并向下至氮化硅层202的沟槽中。然而，边缘耦合设备200的制造不需要在高折射率材料上执行蚀刻工艺以形成脊形波导。边缘耦合设备200可与其他硅光子部件集成，但是边缘耦合设备200是在制造其他硅光子部件的过程中制造的，并且是覆层材料的一部分。

不幸的是，图1至图2的边缘耦合设备100、200和其他现有技术方法存在各种缺点，即，倒锥形设计具有受限的模式大小并很难将倒锥形设计与其他的光子部件单片集成。

本文公开的实施例用于解决上述提到的一些问题。如以下将要更全面说明的，实施例可提供制造边缘耦合设备的制造，首先，在制造的硅光子晶片上移除覆层材料，然后，用高折射率材料(例如，折射率高于氧化物的材料)填充移除的区域，第三，蚀刻高折射率材料，以形成脊形波导。边缘耦合设备可包括由高折射率材料覆盖的倒锥形硅波导。随着倒锥形硅波导的宽度变窄，光学模式从硅波导到高折射率材料脊形波导逐渐转换。边缘耦合设备的最终模式大小主要依赖于高折射率材料脊形波导的大小。边缘耦合设备的制造不会负面地冲击或影响在硅光子晶片上已经制造的部件的性能。公开的实施例可提供比简单倒锥形更大的模式大小(例如，约3μm到5μm)、与悬挂的边缘耦合器相比，由于不存在悬挂结构，所以耦合损失小，可靠性改善，由于最小倒锥形宽度可以更大，所以具有改进的制造公差，并且可以与其他无源和有源SOI部件单片集成。

图3A至图3D共同示出了一种制造边缘耦合设备300的方法的实施例，该方法的最终结果在图3D中示出。如图3A所示，提供了晶粒或集成电路晶片302的代表性部分。集成电路晶片302例如可包括PIC或集成的光电路。PIC为集成多个(至少两个)光子功能的设备，并且因此类似于电子集成电路。

在一实施例中，如图3A所示，集成电路晶片302的衬底304具有SOI结构。在SOI结构中，半导体制造时，尤其微电子学中，使用半导体-绝缘体-半导体分层衬底，代替只有半导体的衬底，以减小寄生器件电容，从而提高性能。在图3A的衬底304中，隐埋氧化物(BOX)层306设置在半导体材料308部分或层之间。例如，隐埋氧化物层306可包括二氧化硅或其他适合的氧化物。在一实施例中，隐埋氧化物层306在下面的半导体材料308上生长。BOX层306取决于施加，可具有从约40nm到约100nm范围内的厚度。

在一实施例中，半导体材料308是例如硅或含有硅的材料。可替代地或另外地，半导体材料308包括另一种元素半导体，例如锗和/或金刚石。半导体材料308也可以是化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟。半导体材料308可以是合金半导体，包括硅锗(SiGe)、磷砷化镓(GaAsP)、砷化铝铟(AlInAs)、砷化铝镓(AlGaAs)、砷化镓铟(GaInAs)、磷化镓铟(GaInP)、和/或磷化镓铟砷(GaInAsP)或其组合。在一实施例中，半导体材料308包括IV族、III-V族或II-VI族半导体材料。

半导体材料308可包括掺杂外延层、梯度半导体层和/或覆盖另一种不同类型的半导体层的半导体层，例如硅锗层上的硅层。取决于集成电路晶片302的设计要求，半导体材料308可以是p型或n型。

如图3A所示，集成电路晶片302中的一部分半导体材料308形成倒锥形波导310。利用倒锥形波导310传播穿过集成电路晶片302的光信号。倒锥形波导310具有随着倒锥形波导接近集成电路晶片302的边缘或耦合接合处而逐渐缩小的尺寸(例如，宽度)。倒锥形波导310可以使用例如深紫外(DUV)光刻、反应离子蚀刻(RIE)或其他适当的技术形成。倒锥形波导310中椎体的长度可取决于施加和期望的模式大小而变化。

倒锥形波导310可用覆层材料312覆盖。在一实施例中，覆层材料312由二氧化硅形成。在一实施例中，覆层材料312的50％以上为二氧化硅。覆层材料的厚度例如可以在几微米(μm)的量级上(例如，在约1μm至约3μm厚度之间)。在一实施例中，覆层材料312可通过堆叠二氧化硅、氮化硅(Si₃N₄)、碳化硅(SiC)或另外适当的材料的层形成。在一实施例中，覆层材料312具有高于氧化物(例如，隐埋氧化物306)的折射率。

如图3B所示，覆盖倒锥形波导310的一部分覆层材料312可以被移除，以形成沟槽314。如所示的，沟槽314放置在倒锥形波导310之上并与其垂直对准。在一实施例中，沟槽314使用时间控制式蚀刻工艺形成。可使用缓冲氢氟酸(BHF)或其他适当的蚀刻剂。使用时间控制式蚀刻工艺，移除倒锥形波导310顶面上的覆层材料312。可接收不准确定时导致的覆层材料312稍微过蚀刻或欠蚀刻。

在已经在覆层材料312中形成沟槽314之后，高折射率材料316如图3C所示沉积。换言之，高折射率材料316沉积在覆层材料312之前已经被移除的地方。在一实施例中，通过任意各种沉积技术，包括低压化学气相沉积(LPCVD)、常压化学气相沉积(APCVD)、等离子加强化学气相沉积(PECVD)、物理气相沉积(PVD)、溅射和将来开发的沉积过程，来形成高折射率材料316。

在一实施例中，沉积高折射率材料316，直到沟槽314已至少部分被填充。高折射率材料316的折射率大于二氧化硅的折射率(约为1.445)并小于硅的折射率(约为3.5)。在一实施例中，高折射率材料包括氮化硅、氧化硅、氧氮化硅、氧化铝(Al₂O₃)和氮化铝(AlN)或另一种适当的材料。高折射率材料316的厚度可以在2μm至20μm的范围内。沟槽314(例如，覆层移除区域)的宽度可大于50μm，以确保沟槽314的底面之上的高折射率材料的平坦性和均匀性。

如图3D所示，移除一部分高折射率材料316，以生成边缘耦合设备300的脊形波导318。在一实施例中，利用光刻工艺移除高折射率材料316。换言之，图案化高折射率材料316，以形成脊形波导318。如所示的，脊形波导318放置在倒锥形硅波导310之上并与其垂直对准。在一实施例中，脊形波导318完全设置在沟槽314中。在另一实施例中，一部分脊形波导318至少部分地从沟槽314伸出。

脊形波导318配置成与倒锥形硅波导310协同工作，以便传播光信号穿过边缘耦合设备300。例如，随着倒锥形硅波导310的宽度变窄，光学模式从倒锥形硅波导310逐渐转换至脊形波导318。边缘耦合设备300的模式大小主要取决于脊形波导318的模式大小。在一实施例中，脊形波导318和/或边缘耦合设备300的模式大小在约3μm至约10μm之间，这提供低耦合损失。在一实施例中，形成脊形波导318的蚀刻深度尽可能的深，同时仍保证脊形波导318的单模条件。边缘耦合设备300的脊形波导318与衬底304单片集成。

图4A至图4D共同示出了一种制造边缘耦合设备400的方法的实施例，该方法的最终结果在图4D中示出。图4A至图4D中示出的方法和对应的元件400-418类似于图3A至图3D中示出的方法和对应的元件300-318。然而，在图4A至图4D中描绘的方法中，蚀刻停止层420已包含在晶片402中。蚀刻停止层420沉积在倒锥形硅波导410和一部分隐埋氧化物406之上，以保护这些结构不受用来形成图4B中所示的沟槽414的蚀刻剂影响。在一实施例中，蚀刻停止层420包括氧化硅、氮化硅、碳化硅、氧氮化硅、多晶硅或其组合。由于蚀刻停止层420的存在，代替上文所述的使用时间控制式蚀刻，可以执行蚀刻直到到达蚀刻停止层420。换言之，蚀刻停止层420用来控制蚀刻工艺期间的端点。在一实施例中，通过任意各种沉积技术，包括低压化学气相沉积、常压化学气相沉积、等离子加强化学气相沉积、物理气相沉积、溅射和将来开发的沉积程序，来形成蚀刻停止层420。蚀刻之后，在沟槽414中沉积高折射率材料416，然后将其图案化，以便形成如上所示的脊形波导418。

图5A至图5D共同示出了一种制造边缘耦合设备500的方法的实施例，该方法的最终结果在图5D中示出。图5A至图5D中示出的方法和元件500-520类似于图4A至图4D中示出的方法和元件400-420。然而，图5D中的边缘耦合设备500最初为非悬挂结构。

如图5A所示，BOX层506已在硅半导体材料508上形成，以便形成至少一部分衬底504。BOX层506支撑由氮化硅蚀刻停止层520覆盖的倒锥形硅波导510。在一实施例中，氮化硅蚀刻停止层520最初覆盖整个晶片502。然而，例如，通过煮沸磷酸或另外适当的移除工艺，移除置于图5A中示出的期望区域之外的氮化硅。其后，一层二氧化硅覆层材料512设置在氮化硅蚀刻停止层520之上。

转到图5B，使用湿法蚀刻工艺，在二氧化硅覆层材料512中形成向下至蚀刻停止层520的宽度大约为400μm的沟槽514。其后，如图5C所示，沉积厚度在约3μm至约5μm之间的氧氮化硅或二氧化硅聚合物层516。接着，如图5D所示，图案化氧氮化硅或氧化硅聚合物层516，以形成脊形波导518。在一实施例中，脊形波导518的中心部分522具有约3μm至约5μm之间的宽度，而邻近中心部分522的脊形波导518的横向部分524每个具有约200μm的宽度。

图6为示出了根据本公开的一实施例的一种制造边缘耦合设备的方法600的流程图。方法600例如可在覆层材料(例如，覆层材料312、412、512)覆盖的具有至少一个倒锥(例如，倒锥形波导310、410、510)的PIC设备已被接受用于进一步工艺或制造之后开始。在框602中，移除一部分覆层材料，以便在在倒锥形硅波导上形成沟槽(例如，沟槽314、414、514)。如果PIC设备中包括蚀刻停止层(例如，蚀刻停止层420、520)，蚀刻继续直到到达蚀刻停止层。如果不存在蚀刻停止层，可执行时间控制式蚀刻。

在框604中，在覆层材料的剩余部分之上以及在沟槽中，沉积折射率大于二氧化硅的材料(例如高折射率材料316、416、516)。在框606中，移除沟槽中的一部分材料，以形成脊形波导(例如，脊形波导318、418、518)。尽管本文没有示出或公开，应理解，进一步的处理可根据需要在其后发生。

图7为示出了根据本公开的一实施例的一种制造边缘耦合设备的方法700的流程图。方法700例如可在覆层材料(例如，覆层材料312、412、512)覆盖的具有至少一个倒锥(例如，倒锥形波导310、410、510)的PIC设备已被接受用于进一步工艺或制造之后开始。在框702中，在设置在倒锥形硅波导之上的覆层材料中形成沟槽(例如，沟槽314、414、514)。如果PIC设备中包括蚀刻停止层(例如，蚀刻停止层420、520)，可通过向下蚀刻到蚀刻停止层来形成沟槽。如果不存在蚀刻停止层，可执行时间控制式蚀刻。

在框704中，在沟槽中沉积折射率材料(例如高折射率材料316、416、515)。在一实施例中，折射率材料的折射率在约1.445至约3.5之间。在框706中，图案化折射率材料，以便在沟槽中形成脊形波导(例如，脊形波导318、418、518)。尽管本文没有示出或公开，应理解，进一步的处理可根据需要在其后发生。

基于本文公开的实施例，本领域技术人员应理解，随着倒锥形硅波导的宽度变窄，光学模式从硅波导逐渐转换至高折射率材料脊形波导。边缘耦合设备的最终模式大小主要依赖于高折射率材料脊形波导的大小。边缘耦合设备的制造不会负面地冲击或影响在硅光子晶片上已经制造的部件的性能。公开的实施例可提供比简单倒锥形更大的模式大小(例如，3μm到5μm)、与悬挂的边缘耦合器相比，由于不存在悬挂结构，所以耦合损失小，可靠性改善，由于最小倒锥形宽度可以更大，所以具有改进的制造公差，并且可以与其他无源和有源SOI部件单片集成。

尽管本公开已经提供了一些实施例，应理解，在不脱离本公开的精神或范围，公开的系统和方法可在许多其他特定的形式中体现。本实施例被看作是说明性的，而不是限制性的，目的不是要限制在本文给出的细节。例如，多种元件或组件可被组合或集成在另一系统中，或者可省略或不实施特定的特征。

此外，在不脱离本公开的范围内，可将在各个实施例中描述并示出为离散的或独立的技术、系统、子系统及方法组合或与其它系统、模块、技术或方法集成。示出或讨论的彼此耦合或直接耦合或通信的其它项可通过不管是电、机械或其它的某个接口、设备或中间组件间接耦合或通信。本领域技术人员可以想到并且在不脱离本文公开的精神和范围的情况下，可作出变化、替换和改变的其它实例。