CMOS后工艺集成高效率双向光栅耦合器的制作方法

本发明涉及到硅基光子学以及芯片级光互连技术，尤其涉及一种CMOS后工艺集成高效率双向光栅耦合器。

背景技术：

微电子技术和光纤通信技术是人类信息社会的两大基石。近半个世纪来，随着集成电路工艺特征尺寸的不断缩小，集成电路集成度一直按照摩尔定律飞速发展。芯片更高的集成度带来的不仅仅是晶体管数目的增加，更是芯片功能和处理速度的提升。然而，随着特征尺寸的不断缩小和集成度的不断增加，微电子工艺的局限性也日趋明显。一方面是由于器件线宽的不断减小，传统的光刻加工手段已经接近极限，此外，当器件尺寸接近纳米尺度时，将会引入不可期望的量子物理效应，从而导致器件失效；另一方面是由于随着晶体管尺寸和互连线尺寸同步缩小，单个晶体管的延时和功耗越来越小，而互连线的延时和功耗却越来越大并逐渐占据主导。在当今的处理器中，电互连引起的功耗占了整个芯片总功耗的80％以上。因此，深亚微米特征尺寸下电互连延迟和功耗的瓶颈，已经严重制约芯片性能的进一步提高。片上互连迫切需要一种比电互连更高速更宽带的互连方式。

于是人们提出了硅基光互连的概念。目前光互连尚未涉足的领域就是片间以及片内的通信。从两种互连方式比较而言，光互连有明显的优势，其高带宽、低能耗、延迟小、抗电磁干扰的优点是芯片内铜互连线所无法比拟的。因此，研究芯片级的光子技术并使其与世界上最为成熟廉价的硅CMOS工艺兼容，对于实现片上光互连和解决微电子芯片的性能瓶颈具有十分重要的意义和价值。

由于硅材料在发光方面的先天不足，采用片外光源耦合的方式成为硅基光电子芯片光输入的主要手段。而光栅耦合器作为硅基光电子芯片和片外光源的接口，具有较强的对准容差能力、可随意放置、无需端面抛光等优点，因此受到研究人员的广泛青睐。对于传统的斜入射光栅耦合器而言，一定的光纤倾角无疑会带来很多不便。首先这意味着测试过程中的光纤角度调谐不可避免，而这个过程通常较为耗时；其次，要想实现光纤到芯片的封装，我们通常需要对光纤进行角度抛光，而这种后工艺又会显著地增加封装成本。因此，一个能够实现完全垂直耦合的高效率光栅耦合器对于快速晶圆级测试和低成本的光纤封装是十分有利的。然而，由光栅耦合的布拉格条件我们知道，完全垂直耦合总是意味着较强的二次反射和向上反射，从而引起光栅耦合效率的急剧下降。采用双向传输的光栅结构可以有效消除二次反射的问题，当光纤垂直入射于光栅中心且光栅在水平方向上均匀对称，两侧波导中的光耦合应完全对称，此时对应的波导内后向二次反射也因为方向相反而完全抵消，这样光栅的总耦合效率可以维持在较高的水平，同时光纤对准容差能力也能得到进一步增强。然而，双向光栅还面临着两方面的光损耗，一方面，向衬底的光泄漏极大地限制着光栅耦合效率；其次，向上的光反射会引起光纤内的回波损耗，从而在光纤中与入射光波产生干涉作用引起光源传输功率的波动。为进一步提升双向光栅耦合器的性能，需要解决向上的光反射和向衬底的光泄漏问题。

另一方面，集成电路和光电子器件的集成也是硅基光电子学的研究热点，目前光电集成总的方案分为单片集成和混合集成两类，所谓单片集成即是在同一颗芯片上制作集成电路和光子回路；而混合集成则是分别制作集成电路芯片和硅基光电子芯片，然后再采用键和或者倒装焊的方式，将两颗芯片封装成单颗芯片。对于单片集成方案，根据其中光子器件制备工艺的差异，目前研究人员提出集成方法主要可以分为两类，分别是前端集成(Front-End-of-Line Integration)和后端集成(Back-End-of-Line Integration)，所谓前端集成，是指在制备微电子器件的同时，也将光电子器件制作在同一衬底上，晶体管和光电器件共享一部分相同的工艺步骤和掩膜版，最后在BEOL中完成金属互连即可。前端集成方法的优点在于能够充分共享成熟的CMOS工艺，电路和光器件可以协同设计、制版、制造，有利于电子设计自动化和大规模生产，然而不利的因素也有很多，首先，光电子器件和微电子电路对于衬底材料和工艺的优化需求不同，很难在两者的性能之间进行设计折衷；其次，由于光电子器件的尺寸相对较大，往往在数十或者数百微米量级，而相比之下，晶体管的尺寸仅为光器件的千分之一大小，如此，将光电器件和晶体管制备在同一层会使整个芯片面积过大，严重降低了芯片的集成度。相比之下，采用后端集成的方法在已经制造完毕的CMOS IC芯片表面通过后工艺的方法引入光电子材料从而构建光电子器件层显得吸引力巨大。一方面，这种集成方法允许人们独立地设计和优化光电子器件和微电子电路，有望得到最优的性能组合；同时，采用后端集成制备的光电子器件位于微电子电路的上方，这样光电分层的三维堆叠集成方案较好地节省了芯片面积，提升了芯片的集成度。

基于上述思想，本发明提出了采用CMOS后工艺集成来制造高效率双向光栅耦合器，采用的双向光栅结构不仅可以实现完全垂直的光耦合，同时还可以借助CMOS后工艺结构特点以及特殊工艺层对光栅的耦合性能提供优化增强。利用CMOS IC衬底表面的金属焊盘作为光栅的衬底金属反射镜以及双介质包层作为光栅的上包层减反膜，可以显著降低光栅的向上回波损耗，消除向衬底的光泄漏，从而大大提升了光栅的总耦合效率。该CMOS后工艺集成高效率双向光栅耦合器实现了光电子器件和集成电路的单片融合，提供了一种可用于3-D光电集成的高效率垂直光耦合方案，有望在未来的硅基光电集成和硅基片上光互连领域中取得重要应用。

技术实现要素：

本发明提供一种CMOS后工艺集成高效率双向光栅耦合器，包括：

一个双向光栅耦合器：由一个用于垂直耦合的均匀光栅和两个模式转换器组成，其中均匀光栅作为单模光纤的垂直耦合接口，两个模式转换器分别作为双向光栅耦合器两侧多模光波导与单模脊形光波导的连接，可以实现近似无损耗的光传输以及模式转换；

一个双介质包层结构：由SiO₂和Si₃N₄两层组成，位于双向光栅耦合器的上方，用于抑制双向光栅耦合器的向上光反射；

一个CMOS IC芯片：作为CMOS后工艺的衬底材料，其中位于CMOS IC芯片表面、双向光栅耦合器底部的金属焊盘作为双向光栅耦合器的衬底反射镜；

一个二氧化硅隔离层：位于CMOS IC芯片和双向光栅耦合器之间，作为双向光栅耦合器的下包层；

一个环形金属对准标记：位于双介质包层结构的上方，环绕在双向光栅耦合器中均匀光栅的周围，用于光栅测试时对单模光纤的对准。

附图说明

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图对本发明进一步详细说明，其中：

图1为本发明的具体实施例立体结构示意图；

图2为本发明的具体实施例的芯片纵向剖面示意图；

图3为采用单氧化层上包层和双介质包层结构的双向光栅耦合器的耦合效率和向上光反射对比曲线；

图4为采用衬底金属反射镜和未采用衬底金属反射镜的双介质包层双向光栅耦合器的耦合效率和向上光反射对比曲线；

图5为本发明的具体实施例器件C(双介质包层，带衬底反射镜)和两个对比器件A(单氧化硅包层，无衬底反射镜)和B(双介质包层，无衬底反射镜)的光栅截面电场强度仿真分布图，A、B、C依次对应从上到下的(a)、(b)、(c)。

具体实施方式

本发明是一种CMOS后工艺集成高效率双向光栅耦合器，器件以CMOS IC作为衬底并采用CMOS后工艺制作而成。对于不同的波导厚度、二氧化硅隔离层厚度和双介质包层厚度，为达到功能要求相应的最佳设计也不同，因此为了方便进行叙述，本发明所用各层材料默认为具体实施参数，即波导材料为单晶硅，厚度为220nm，二氧化硅隔离层厚度为2μn，双介质包层的二氧化硅(SiO₂)厚度为335nm，氮化硅(Si₃N₄)厚度为245nm，金属衬底反射镜采用铝。

请参阅图1和图2，本发明提供一种CMOS后工艺集成高效率双向光栅耦合器，包括：

一个双向光栅耦合器1：由一个用于垂直耦合的均匀光栅和两个模式转换器组成，其中均匀光栅作为单模光纤21的垂直耦合接口，两个模式转换器分别作为双向光栅耦合器1两侧多模光波导与单模脊形光波导的连接，可以实现近似无损耗的光传输以及模式转换；

一个双介质包层结构2：由二氧化硅(SiO₂)3和氮化硅(Si₃N₄)4两层组成，位于双向光栅耦合器1的上方，用于抑制双向光栅耦合器1的向上光反射，顶部二氧化硅包层用作折射率匹配层，第二层氮化硅层为整个双向光栅耦合器1结构提供良好的抗反射性能。通过双介质包层结构2，将向上光反射损耗抑制到相当低的值；

一个CMOS IC芯片5：作为CMOS后工艺的衬底材料，其中位于CMOS IC芯片5表面、双向光栅耦合器1底部的金属焊盘作为双向光栅耦合器的衬底的金属反射镜6，用来消除向衬底泄露的光损耗。衬底反射镜6的材料为CMOS后工艺兼容材料铝；

一个二氧化硅隔离层7：位于CMOS IC芯片5和双向光栅耦合器1之间，作为双向光栅耦合器1的下包层；

一个环形金属对准标记8：位于双介质包层结构2的上方，环绕在双向光栅耦合器1中均匀光栅的周围，用于光栅测试时对单模光纤21的对准。该环形金属对准标记8的内环直径为125μm，与单模光纤21去掉涂覆层的包层直径相同，该环形金属对准标记8与双向光栅耦合器1同心，以保证双向光栅耦合器1作为输入端完全对称的3-dB分束器使用。如此，可以在测试时直接将单模光纤21与金属环型对准标记8进行对准，大大降低了测试的复杂度，提高了对准的精度。

所述的采用的双向光栅耦合器1作为单模光纤21的垂直耦合接口，以实现完全垂直耦合，并且在单模光纤21处于对称垂直耦合光栅1中心时，将耦合进入的光能量分成完全对称的两束光分别进入双向光栅耦合器1的具有相反方向的两个模式转换器中，使光沿相反的方向单模传播，从而该结构具备耦合器和输入端的3-dB分束器的功能。

所述的双介质包层结构2，由厚度为335nm的二氧化硅(SiO₂)3和厚度为245nm的氮化硅(Si₃N₄)4组成，顶部二氧化硅3包层用作折射率匹配层，氮化硅层4为整个双向光栅耦合器1结构提供良好的抗反射性能。通过双介质包层结构2，将向上光反射损耗抑制到相当低的值。

所述的金属反射镜6由CMOS IC芯片5上的金属焊盘充当，金属反射镜6可以用CMOS兼容工艺实现，如深紫外光刻，蚀刻和金属淀积，本实施例中，选择铝作为金属镜的材料。金属反射镜6可以提高光栅的方向性，减小衬底光泄露，进一步提高双向光栅耦合器1的耦合效率。

根据以上所述的CMOS后工艺集成高效率双向光栅耦合器，其能够完成对光进行完全垂直耦合和双向光传输，最重要的是可以通过双介质包层结构2和CMOS IC芯片5衬底的金属反射镜6减少向上光反射和衬底泄漏光功率来大大增强总平面内光耦合。

图2为CMOS后工艺集成高效率双向光栅耦合器的截面图，该双向光栅耦合器1的特点是，单模光纤21与双向光栅耦合器1绝对垂直，且处于共心。图中对称垂直耦合光栅1上方为单模光纤21芯层和包层示意，一般普通的单模光纤芯层为直径八到九个微米，出射模式为高斯模式，模斑直径为10.4μm，因此，为确保耦合效率，光栅长度应稍大，在我们的实施方案中，对称垂直耦合光栅1的长度为12um。从示意图中可以看出，从单模光纤21出射的能量P_E在耦合进入芯片时，主要分成4部分，即耦合进入左侧宽波导的能量P₁，耦合进入右侧宽波导的能量P₂，向上反射的能量P_R1，以及向下透射的能量P_T1。当单模光纤21与对称垂直耦合光栅1同心时，根据对称性，应有P₁＝P₂。此时，双向光栅耦合器1即作为耦合器又作为输入端的3-dB能量分束器将耦合进入的能量分成完全对称的两束TE偏振的光。P_R1在向上经过双介质包层结构时会受到强烈的抑制，从而在出射到空气时被大大削弱；而P_T1在向下遇到金属焊盘时会被反射向上进入光栅区域，进一步耦合到波导平面。双向光栅耦合器1可为均匀光栅也可为非均匀光栅，若为非均匀光栅，则需要保证光栅关于XY平面对称。本实施例中，双向光栅耦合器1采用均匀光栅结构。

为了显示耦合增强的关系，分别设置了仅具有单个氧化物包层的耦合器没有金属反射镜的耦合器A、仅具有双介质包层结构没有金属反射镜的耦合器B、既有双介质包层有金属反射镜耦合器C做出对比，并使用2-D FDTD方法计算了A、B、C三种光栅耦合器的耦合效率和电场分布。

图3为本发明的具体实施例C和对比器件A的耦合效率仿真曲线对比图。曲线横轴为波长，纵轴为耦合进入两侧波导中的耦合效率。通过对比，单个氧化物包层对向上反射的抑制不明显，向上反射的功率约16.7％对应的回波损耗为7.7dB，这样的结果对于耦合器应用很不理想。但是在具有双介质包层结构2的大部分波长区域中，向上反射功率最小约3.6％，对应的回波损耗仅为-14.4dB，向上反射被抑制显著。

图4表示出了本发明的具体实施例C和对比器件仅具有双介质包层结构没有金属反射镜的耦合器B之间的性能比较。由图5可以清楚地看到，由于金属反射镜6对光的反射，总平面耦合可以达到高达88.3％，耦合效率的增加了超过22％，对应的耦合损耗仅为0.54dB。这种耦合性能对于完全垂直耦合应用将是非常令人满意的。

图5为该发明具体实施例器件C(双介质包层，带衬底反射镜)和两个对比器件A(单氧化硅包层，无衬底反射镜)和B(双介质包层，无衬底反射镜)的光栅截面电场强度仿真分布图，A、B、C依次对应图中从上到下的(a)、(b)、(c)。其中横坐标为光波导的方向，纵坐标为波导高度方向。从图中可以清楚地看到不同方向的耦合方式和功率流，上反射功率随着双介质包层结构2的帮助进一步减小，波导耦合由双介质包层结构2减反射和衬底CMOS IC芯片5上的金属反射镜6的反射大大增强。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了较详细具体的说明，所应理解的是，以上所述的仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神、思想和原则范围内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。