阵列基板及显示装置的制作方法

本公开涉及显示技术领域，具体而言，涉及一种阵列基板及显示装置。

背景技术：

tft-lcd(thinfilmtransistorliquidcrystaldisplay，薄膜晶体管液晶显示器)是目前常见的液晶显示器产品。在tft-lcd中，通常每一个像素都设有一个薄膜晶体管，而每一个像素的薄膜晶体管都需要与相应的栅极驱动电路相连接，以控制该像素内液晶透光度的变化，进而控制像素色彩的变化。goa(gatedriveronarray,阵列基板行驱动)电路技术是目前tft-lcd中常用的一种栅极驱动电路技术。在该技术中，栅极驱动电路被直接制作在阵列基板上，从而省掉栅极驱动集成电路部分，以便降低成本。

而阵列基板一般包括goa区域和显示区域(aa区域)，在goa区域中，需要通过形成贯穿gi(gateinsulator；中文：栅极绝缘)层的过孔，将栅线与源漏金属层进行连接；在显示区域中，同样需要通过形成过孔将tft的漏极与像素电极进行连接。

因此，现有技术中的技术方案还存在有待改进之处。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现要素：

本公开的目的在于提供一种阵列基板及显示装置，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的一个或者多个问题。

本公开的其他特性和优点将通过下面的详细描述变得清晰，或者部分地通过本公开的实践而习得。

根据本公开的一个方面，提供一种阵列基板，包括薄膜晶体管，所述薄膜晶体管包括栅电极层、源漏层，所述源漏层位于所述栅电极层上方，其中所述栅电极层过孔平台与所述源漏层过孔平台至少部分重合设置。

在本公开的一种示例性实施例中，所述源漏层过孔平台上包括至少一第一过孔。

在本公开的一种示例性实施例中，所述阵列基板还包括：钝化层，所述钝化层设置于所述源漏层之上，其中，所述钝化层包括至少一第二过孔，且所述至少一第一过孔和所述至少一第二过孔形成套孔结构。

在本公开的一种示例性实施例中，所述至少一第二过孔的直径大于所述至少一第一过孔的直径。

在本公开的一种示例性实施例中，所述阵列基板还包括：栅极绝缘层，所述栅极绝缘层设置于所述栅电极层和所述源漏层之间。

在本公开的一种示例性实施例中，所述栅极绝缘层包括至少一第三过孔，其中所述至少一第三过孔与所述至少一第二过孔采用同一过孔掩膜板形成。

在本公开的一种示例性实施例中，所述栅极绝缘层和所述钝化层采用同一种非金属材料制成。

在本公开的一种示例性实施例中，所述阵列基板还包括：导电薄膜，所述导电薄膜覆盖于所述源漏层和所述套孔结构之上，用于电连接所述栅电极层和所述源漏层。

在本公开的一种示例性实施例中，所述薄膜晶体管位于所述阵列基板的goa区域。

根据本公开的一个方面，提供一种显示装置，包括如上述任一所述的阵列基板。

本公开的某些实施例中的阵列基板中，通过将栅电极层过孔平台与源漏层过孔平台至少部分重合设置，能够减少阵列基板的过孔平台数量，从而能够提高uv透过率，缩短uv固化时间。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出现有技术中一种阵列基板的示意图。

图2示出本公开示例性实施例中一种栅电极层的示意图。

图3示出本公开示例性实施例中一种阵列基板的俯视图。

图4基于图3所示的阵列基板的截面图。

图5示出本公开示例性实施例中另一种阵列基板的俯视图。

图6示出基于图5所示的阵列基板的截面图。

图7示出本公开示例性实施例中又一种阵列基板的截面图。

图8示出本公开示例性实施例中一种显示装置的示意图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。

需要指出的是，在附图中，为了图示的清晰可能会夸大层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。

图1示出现有技术中一种阵列基板的示意图。

如图1所示，该阵列基板包括栅电极层(gate层)和源漏层(sd层)，通过gate层和sd层交替布线，再分别在其上方进行曝光刻蚀，形成过孔(via孔)。其中在gate层上的gi层上开口时，需要添加一张掩膜mask，采用掩膜工艺进行开口，不利于节约成本且降低了制备效率，即现有技术是通过在gatemask、sdmask之间，增加gimask，然后利用sd层的金属自身沉积到gate层的金属上，将两层金属连接起来。

这样，一方面，现有技术中通常是制作两块掩膜板，即，采用gi掩膜板和via(过孔)掩膜板分别形成gi层的过孔和钝化层(pvx层)的过孔，增加了产品的制造成本。

另一方面，参考图1，gate层的过孔平台和sd层的过孔平台是分开设置的，图示中8个gate层过孔平台和4个sd层过孔平台，而过孔平台一般采用金属基台。在显示面板的制作过程中需要通过成盒(cell)制程将tft基板(阵列基板)与cf基板(彩膜基板)贴合到一起形成盒，具体过程为在tft基板与cf基板外围涂布封框胶，并通过紫外线(ultraviolet，uv)光使得封框胶固化，从而将tft基板与cf基板贴合到一起。由于金属材质的过孔平台对uv光不透光，会发生反射，当过孔平台数量较多时，会降低uv透过率，导致uv固化时间拉长。

本公开实施例首先提供了一种阵列基板，该阵列基板包括薄膜晶体管(tft)，该薄膜晶体管包括栅电极层(gate层)、源漏层(sd层)，所述源漏层位于所述栅电极层上方，其中所述栅电极层过孔平台与所述源漏层过孔平台至少部分重合设置。通过将gate层与sd层的过孔平台至少部分重合设置，减少了该阵列基板的过孔平台数量，从而能够提高uv光透过率，缩短uv固化时间。

图2示出本公开示例性实施例中一种栅电极层的示意图。

其中，可以在衬底上沉积栅极金属并刻蚀形成tft的所述栅电极层(gate层)。

具体的刻蚀过程可以采用现有方法，这里不再详述。

在示例性实施例中，gate层可以是多层金属形成的金属化合物导电层。gate层可以采用铝以及铝合金等材料制成，或者是铝层、钨层、铬层叠加后形成的金属化合物导电层。或者也可以采用金属钼mo，或者采用钼mo/铝al/钼mo制作gate层，其中mo/al/mo是三层金属，两层mo金属起保护作用，而al层起导电作用。但本公开对此不作限定。

在示例性实施例中，该衬底可以是玻璃基板，其中，该玻璃基板材质均匀，具有高透明度和低反射率，并且有好的热稳定性，从而能在多次高温工艺之后保持性质稳定。由于tft制造工艺中用到的化学药品很多，因而，该玻璃基板需具有很好的化学耐药性。该玻璃基板还需要具有足够的机械强度，还需要有很好的精密机械加工特性以及要有优良的电学绝缘特性。

参考图2所示，gate层主体与图1所示的现有设计相仿，但由于本公开实施例中可以减少过孔平台数量，因此可以将其走线宽度适当增加。这里所谓的适当增加，需要根据实际情况来设计，例如一方面可以参考该阵列基板的抗esd(electro-staticdischarge，静电释放)能力强弱及对其的esd的要求高低；另一方面，还可以参考该阵列基板的uv透过率要求。

图3示出本公开示例性实施例中一种阵列基板的俯视图。图4基于图3所示的阵列基板的截面图。

如图3所示，在gate层与sd层交叠位置处设置过孔平台，即将图1中的gate层与sd层的过孔平台重合设置，在sd层通过湿法刻蚀(wetetch)刻孔形成过孔，图示中仅需要4个过孔平台，相比于图1减少了阵列基板的过孔平台数量。

需要说明的是，虽然图3中以gate层与sd层的过孔平台完全重合设置为例进行举例说明，但在其他实施例中，也可以是部分gate层与sd层的过孔平台重合设置，另一部分gate层与sd层的过孔平台分开设置。本公开对此不作限定。

参考图4，在栅电极层上沉积栅极绝缘层(gi)层。在gi层上沉积tft的源极/漏极金属形成sd层。其中，栅极绝缘层覆盖在栅电极层之上，栅极绝缘层可以为一层，其由sio，sin或alo形成，厚度例如在175-300nm左右。当然，栅极绝缘层还可以是两层，第一层是sio2膜，为了提高膜的质量，在sio2膜上增加了第二层sinx。

在示例性实施例中，可以采用溅射(sputter)技术沉积sd金属并刻蚀。

过孔也称金属化孔。在双面板和多层板中，为连通各层之间的印制导线，在各层需要连通的导线的交汇处钻上一个公共孔，即过孔。

在本发明实施例中，sd层过孔平台与gate层过孔平台至少部分重合。其中，sd层过孔平台上可以利用例如湿法刻蚀作出一个直径为a的sd层孔(下面称为第一过孔)。需要说明的是，虽然图4中仅示出了一个第一过孔，但实际上该第一过孔的数量可以根据需求进行设置的，本公开对此不作限定。

本发明实施例中，第一过孔的直径a的大小取决于曝光精度，一般来讲，做到5±2μm即可。具体可以根据客户要求、布线等决定a的大小。

需要说明的是，由于sd层一般为金属层，所以可以采用湿法刻蚀，但本公开并不限定于此。

继续参考图3所示，其中sd层走线相比于现有技术可以适当加宽。类似的，这里所谓的适当加宽，需要根据实际情况来设计，例如一方面可以参考该阵列基板的抗esd(electro-staticdischarge，静电释放)能力强弱及对其的esd的要求高低；另一方面，还可以参考该阵列基板的uv透过率要求。

在示例性实施例中，该薄膜晶体管位于tft-lcdgoa(gatedriveronarray)区域。本发明实施例通过将sd层与gate层至少部分重合放置，能够减少tft-lcdgoa区域过孔平台数量，从而提高goa区域uv透过率的方法。

goa技术是将栅极驱动集成在阵列基板上，从而省略了在阵列基板的边缘再设置如柔性电路薄膜cof(chiponfilm)等附加驱动，从而有利于阵列基板的小型化，且降低了材料成本以及制作工艺的成本。

goa电路可以位于显示面板的显示区(aa区域)外的边缘处，包括信号线sl和多个goa单元。一个goa单元对应阵列基板上一条栅线，具体的每一goa单元的输出端连接一条栅线，且同时还连接到下一扫描栅线所连接的goa单元的输入端。该阵列基板可以包括两个以上的栅极驱动goa单元；相邻两所述goa单元之间的传输通路由过孔与栅电极金属层或源漏金属层组成；阵列基板上设有像素矩阵，栅线以及数据线，goa单元为依时序向与各自相连的栅线提供电压的驱动单元；在阵列基板上前一个goa单元通过过孔连接到栅电极金属层，后一个goa单元同样的通过过孔连接到栅电极金属层，则这两个goa单元之间形成了传输通路，在具体的应用过程中，还可以采用过孔连接到源漏金属层形成传输通路。每个goa单元的输出端连接一条栅线，该栅线连接到显示面板的显示区中的一行像素，即每个goa单元对应tft-lcd的一行像素；另外，每一goa单元的输出端还通过导线连接到下一goa单元的输入端，用以开启下一goa单元。在tft-lcd的工作过程中，需要依次给每一行像素提供栅极驱动电压，因此对应每一行像素的goa单元就需要依次开始工作。

但本公开实施例的方案不仅限于goa区域，sealant(密封胶或者封框胶)涂覆区域，但凡有gate层、sd层间需要通过跳孔连接之处，均可以使用。

本公开实施方式提供的阵列基板，通过将栅电极层过孔平台与源漏层过孔平台至少部分重叠设置，能够减少跳孔平台数量，提高uv透过率，缩短uv固化时间，改善穿刺。

图5示出本公开示例性实施例中另一种阵列基板的俯视图。

在图3所示的基础上，在sd层上沉积钝化层(pvx层)。其中该钝化层例如可以为氮化硅sinx，但本公开并不限定于此。在钝化层上进行过孔(viahole)刻蚀形成至少一第二过孔，露出tft的源漏极和栅极。

在图5所示的实施例中，所述至少一第一过孔与所述至少一第二过孔形成套孔结构。

本公开实施例通过sdmask工序将gate层过孔平台与sd层过孔平台至少部分重合放置，并在sd层上预先打孔(形成第一过孔)；后续再通过viamask工序设计成套孔结构。

图6示出基于图5所示的阵列基板的截面图。

如图6所示，viahole(pvx层上形成的第二过孔)与sdhole(sd层上形成的第一过孔)形成套孔，其中第二过孔的直径b>第一过孔的直径a。这是由于pvx层沉积的是非金属膜层，其密度相比于sd层的金属膜层要稀疏，所以正常刻蚀情况下，b>a。

本发明实施例中，阵列基板的gi层和pvx层材料是一样的，例如均为同一非金属材料制成。这样，用pvx层的刻蚀过孔的条件可以同时刻刻蚀gi层的过孔(栅极绝缘层的至少一第三过孔)。即所述栅极绝缘层的所述至少一第三过孔可以与所述pvx层的所述至少一第二过孔采用同一过孔掩膜板形成。利用同一过孔工艺将过孔出的pvx层及gi层刻蚀掉，露出tft的栅电极层。

继续参考图6所示的实施例，所述至少一第一过孔和所述至少一第二过孔的形状为倒圆台型。在本实施例中，倒圆台型便于电性填充材料。

本发明实施例中，通过采用同一个掩膜板，经过一次构图工艺，可以同时形成至少一个gi层过孔和pvx层的至少一个via过孔，降低了产品的制作成本。

现有技术是通过在gatemask、sdmask之间，增加gimask，然后利用sd层自身沉积到gate层金属上，将两层金属连接起来。本公开实施例中，在做到一样效果的情况下，通过sdmask预先在pvx层沉积之前，在sd层上打孔，并再通过一道viamask工艺同时制成pvx层过孔和gi层过孔，让sd层金属在沉积时，直接通过gi层过孔与gate层相连，可以节省一道gimask，使得同样的产品在array生产过程中缩短生产时间。

图7示出本公开示例性实施例中又一种阵列基板的截面图。

基于图6所示的实施例，在pvx层上沉积导电薄膜，所述导电薄膜覆盖于sd层和所述套孔结构至少，用于电连接sd层和gate层。在图示中，以所述导电薄膜为ito(indiumtinoxide，氧化铟锡)层为例进行举例说明，从而实现tft的跳层连接，在过孔处连接tft的源漏极及栅极。

一般的，在阵列基板(tft基板)aa区有第一ito层，所以可以称tft-lcdgoa区域的用于tft跳层连接的为第二ito层(2ndito)，但本公开并不限定于此。

本公开实施例涉及tft-lcdgoa区域uv透过率的提高，通过sdmask工序将gate层过孔平台与sd层过孔平台至少部分重合放置，并在sd层预先打孔；后续viamask工序设计成套孔结构，利用2ndito将gate层过孔平台与sd层过孔平台连接，能够有效地减少过孔平台数量，提高uv透过率，对于cell端改善穿刺有一定的提升。同时，由于过孔平台数量减少，可以适当加宽gate层、sd层金属走线，对于改善esd同样有帮助。

此外，在本公开的其他示例性实施例中，所述阵列基板还可以包括其他部件。因此，增加更多的结构的技术方案同样属于本公开的保护范围。

图8示出本公开示例性实施例中一种显示装置的示意图。

进一步的，如图8所示，本公开实施方式还提供了一种显示装置400，包括：如上述实施例中所述的阵列基板。

该显示装置400可以为：显示面板、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

参考图8，所述显示装置400还可以包括显示面板410。显示面板410可为平面显示面板，如等离子(plasma)面板、有机发光二极管(organiclightemittingdiode，oled)面板、薄膜晶体管液晶(thinfilmtransistorliquidcrystaldisplay，tftlcd)面板。

在示例性实施例中，所述显示装置400可以是液晶显示装置，包括阵列基板以及与阵列基板相对设置的彩膜基板，所述阵列基板为tft-lcd阵列基板。在具体的实现过程中，所述彩膜基板还可以被透明基板所替代，将彩膜cf设置在阵列基板上。

所述显示装置还可以是盒式oled显示装置，包括与上述阵列基板相对设置的对置基板以及位于阵列基板与对置基板之间的有机发光材料层。

本发明提供的显示装置由于包含上述的阵列基板，因而可以解决同样的技术问题，并取得相同的技术效果，在此不再一一赘述。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。