电光有源装置的制作方法

本发明涉及基于硅的电光有源装置，并且具体地说涉及电光调制器。

背景技术：

如图1所示，常规的电光有源装置可包括硅衬底101，第一无源波导102a和第二无源波导102b在所述硅衬底101上形成。电光有源epi堆叠103在所述无源波导之间的间隙中生长，并且可包括第一切面或弯曲区104a和第二切面或弯曲区104b。

epi堆叠的这些切面或弯曲区可在装置中产生明显的损耗。

技术实现要素：

广泛地说，本发明提供一种电光有源装置及其生产方法，其中切面区被移除并且由填充材料取代。

因此，在第一方面，本发明提供一种基于硅的电光有源装置，其包括：绝缘体上硅(soi)波导；电光有源波导，其包括在所述soi波导的空腔内的电光有源堆叠；以及在所述电光有源堆叠与所述soi波导之间的通道；其中所述通道由填充材料填充，所述填充材料的折射率大于形成所述空腔的侧壁的材料的折射率，从而在所述通道中在所述soi波导与所述电光有源堆叠之间形成桥波导。

在第二方面，提供了一种生产基于硅的电光有源装置的方法，其具有以下步骤：提供绝缘体上硅(soi)波导；穿过box层在所述soi波导的一部分中蚀刻空腔；在所述空腔内外延生长电光有源堆叠，并且蚀刻所述电光有源堆叠以形成电光有源波导，其中所述外延生长的电光有源堆叠在与所述空腔的侧壁相邻的区中具有切面；蚀刻所述区，从而移除所述切面并在所述侧壁与所述堆叠之间产生通道；以及用填充材料填充所述通道，所述填充材料的折射率大于形成所述侧壁的材料的折射率，从而在所述通道中在所述soi波导与所述电光有源堆叠之间形成桥波导。

通过电光有源堆叠，可能意味着所述堆叠包括多个功能层，其中一些是电光有源的。例如，堆叠可包括缓冲层、p掺杂层和n掺杂层，所述p掺杂层和n掺杂层通过中间层分离，所述中间层包括间隔层、多个量子井(mqw)和障碍层。这些层可相对于soi波导来分层，所述堆叠是在所述soi波导上形成，即，这些层是水平层。缓冲层用作mqw层的虚拟衬底，并且可以是未掺杂的或p掺杂的。

以这种方式，光通过桥波导耦合在soi波导与电光有源堆叠之间，使得soi波导的在与空腔的侧壁相邻的区中的切面与电光有源堆叠的侧壁之间没有直接接触。

从装置的侧面观看时，通道可被描述为从装置的最上侧朝向空腔的底部垂直向下(即，在与soi波导的表面成90°的方向上)延伸。

现在将陈述本发明的任选特征。这些特征单独地或与本发明的任何方面组合地是适用的。

填充材料可以是非晶硅(α-si)或sige材料。

堆叠的朝着通道的表面可被描述为蚀刻表面。蚀刻表面相比生长表面将展现出的优点在于，可通过蚀刻移除在堆叠的每个生长层的边缘处的不需要的弯曲区。相反，堆叠与通道之间的界面将是分明的界面；穿过堆叠的切片。因此，弯曲区由填充材料取代，所述填充材料形成与soi波导和电光有源epi堆叠对准的笔直的桥波导。

从上方观看时(俯视图)，电光有源堆叠可具有平行四边形或梯形几何形状。

电光有源装置还可包括位于soi装置的硅衬底与形成电光有源波导的光学有源区之间的外延包覆层。所述外延包覆层的折射率小于电光有源堆叠中的缓冲层的折射率。外延层可被称为再生包覆层，因为它可通过蚀刻掉预先存在的包覆区或包覆区(诸如掩埋氧化物(box)区)的部分、然后在蚀刻的空腔中生长外延包覆层来形成，所述外延包覆层取代原始包覆层的一部分。

填充通道的步骤可通过等离子体增强化学气相沉积(pecvd)、或低能量等离子体增强化学气相沉积(lepecvd)、或其他外延生长方法，在小于堆叠的最低生长温度的温度下执行。所述温度可在250℃和500℃的范围内。在一些实施方案中，所述温度可在300℃和350℃的范围内。

方法还可包括通过化学机械抛光使填充材料平坦化的步骤。

外延生长的电光有源堆叠可在与空腔的相对侧壁相邻的第二区中具有第二切面，并且蚀刻步骤还可移除第二区，从而移除第二切面并在所述相对侧壁与堆叠之间产生第二通道；填充步骤还可用非晶硅或sige填充所述第二通道。

方法还可包括在生长堆叠之前，用间隔片给空腔加衬里的步骤。间隔片的厚度可在5nm与35nm之间，并且厚度可为20nm。方法还可包括蚀刻掉所述衬里的一部分的步骤，所述部分在空腔的底部中，即，在空腔的侧壁之间。

电光有源装置可以是电光调制器、光检测器或激光器中的任一个。在一些实施方案中，所述装置是电光调制器，并且在一些实施方案中，它是基于量子局限斯塔克效应的电吸收调制器。

电光有源堆叠可包括多量子井区。

外延生长的堆叠可包括硅层和缓冲层，并且方法可包括调整缓冲层的高度，使得调制器的光学模式与soi波导的光学模式匹配。硅层可以是外延生长的堆叠的最下层，即，最靠近空腔的底部的层。

在一些实施方案中，从紧邻硅衬底的层向上，堆叠依次为：厚度与box层相同的硅层、包括sige的缓冲层、包括sige的p掺杂层、包括sige的间隔层、包括ge/sige的量子井多量子井层、包括sige的另一间隔层、包括sige的n掺杂层、包括sige的n掺杂层和包括sige的n+掺杂层。

在一些实施方案中，从紧邻硅衬底的层向上，堆叠依次为：厚度与box层相同的sige层、包括sige的p掺杂层、包括sige的间隔层、包括ge/sige的量子井多量子井层、包括sige的另一间隔层、包括sige的n掺杂层、和包括sige的n+掺杂层。

更具体地说，在一些实施方案中，从紧邻硅衬底的层向上，堆叠依次为：400nm的硅层、包括si0.28ge0.72的400nm的缓冲层、包括si0.28ge0.72的200nm的p掺杂层、包括si0.28ge0.72的50nm(或20nm)的间隔层、7个(或10个)量子井(每个井包括10nm的ge井层和12nm的si0.43ge0.57障碍层)、包括si0.28ge0.72的另一50nm(或20nm)的间隔层、包括si0.28ge0.72的600nm的n掺杂层、包括si0.8ge0.2的200nm的n掺杂层和包括si0.8ge0.2的100nm的n+掺杂层。顶部100nm的n+掺杂在一些实施方案中是重掺杂的(例如，具有大于1x10¹⁹cm^-3的掺杂)以实现具有低接触电阻的欧姆接触。400nm的缓冲也可以是p掺杂的以减小串联电阻并且获得高速度。

在一些实施方案中，从紧邻硅衬底的层向上，堆叠依次为：400nm的si0.8ge0.2层、包括si0.18ge0.82的400nm的p掺杂层、包括si0.18ge0.82的15nm(或50nm)的间隔层、8个量子井(每个井包括10nm的ge井层和12nm的si0.33ge0.67障碍层)、包括si0.18ge0.82的另一15nm(或50nm)的间隔层、包括si0.18ge0.22的300nm的n掺杂层和包括si0.8ge0.2的80nm的n+掺杂层。顶部80nm的n+掺杂在一些实施方案中是重掺杂的(例如，具有大于1x10¹⁹cm^-3的掺杂)以实现具有低接触电阻的欧姆接触。

附图说明

将参考附图通过举例的方式描述本发明的实施方案，其中：

图1示出根据现有技术的装置；

图2示出根据本发明的装置；

图3a至图3n示出生产图2所示的装置的方法的各种阶段的横截面视图；

图3o至图3s示出对图3a至图3n所示的装置执行的后续阶段的俯视图；

图4示出图2所示的装置耦合效率的模拟结果；

图5是示出图2所示的装置在1310nm的模拟结果的表；

图6a至图6c示出图2所示的装置在1310nm的光学模式耦合效率模拟结果；

图7示出电光有源装置的俯视图，还示出了具有输入锥形波导区的输入波导和具有输出波导锥形区的输出波导；

图8示出电光有源装置的俯视图，还示出了具有输入锥形波导区的输入波导和具有输出波导锥形区的输出波导，其中电光有源装置的一部分具有梯形几何形状；

图9示出电光有源装置的俯视图，还示出了具有输入锥形波导区的输入波导和具有输出波导锥形区的输出波导，其中电光有源装置具有平行四边形几何形状；

图10示出电光有源装置的俯视图，还示出了具有输入锥形波导区的输入波导和具有输出波导锥形区的输出波导，其中电光有源装置具有矩形几何形状但是设置成相对于输入波导和输出波导成一定角度。

图11示出电光有源装置的俯视图，还示出了设置成与oar的引导方向成角度φ和γ的输入波导和输出波导；

图12示出电光有源装置的俯视图，还示出了设置成与oar的引导方向成角度φ和γ的输入波导和输出波导；

图13示出电光有源装置的俯视图，还示出了设置成与oar的引导方向成角度φ和γ并且布置成使得其引导方向平行的输入波导和输出波导；

图14示出电光有源装置的俯视图，还示出了设置成与oar的引导方向成角度φ和γ并且布置成使得其引导方向平行且整个部件相对于全局水平旋转了角度δ的输入波导和输出波导；

图15示出根据本发明的电光有源装置的另一个实施方案的俯视图；

图16a至图16d示出在图15的装置的各种位置处的横截面视图；

图17a至图17q示出生产图15所示的装置的方法的各种阶段。

图18示出根据本发明的电光有源装置的另一实施方案的俯视图；

图19a至图19d示出在图18的装置的各种位置处的横截面视图；

图20a至图20l示出生产图18所示的装置的方法的各种阶段。

具体实施方式

图2示出包括硅衬底201的电光有源装置。设置在衬底的两个区的顶部上的是大约400nm厚的掩埋氧化物层(box)206。在box层的顶部上的是第一无源绝缘体上硅(soi)波导202a和第二无源soi波导202b。这些soi波导厚1.47μm。在第一无源soi波导与第二无源soi波导之间的是电光有源堆叠203，并且堆叠的任一例是第一通道204a和第二通道204b，所述第一通道204a和第二通道204b已由非晶硅(α-si)(或sige，或折射率高于硅的其他材料)填充，从而提供桥波导。封盖氧化物层205设置在堆叠、通道和被动soi波导的顶部上。

在图2所示的实施方案中，从紧邻硅衬底的层向上，堆叠依次为：400nm的硅层、包括si0.28ge0.72的400nm的缓冲层、包括si0.28ge0.72的200nm的p掺杂层、包括si0.28ge0.72的50nm的间隔层、7个量子井(每个井包括10nm的ge井层和12nm的si0.43ge0.57障碍层)、包括si0.28ge0.72的另一50nm的间隔层、包括si0.28ge0.72的600nm的n掺杂层、包括si0.8ge0.2的200nm的n掺杂层和包括si0.8ge0.2的100nm的n+掺杂层。

p掺杂层可由硼掺杂到1x10¹⁸cm^-3的浓度。n掺杂层可由磷掺杂到1x10¹⁸cm^-3的浓度。n+掺杂层可由磷掺杂到大于或等于1x10¹⁹cm^-3的浓度。

图3a示出生产图2所示的装置的第一步骤。这里，在掩埋氧化物层(box)的顶部上提供1.47μm厚的绝缘体上硅(soi)层。box层本身定位在硅衬底层(si_sub)的顶部上。

在图3b所示的下一步骤中，提供氧化物空腔窗口。氧化物在这个实例中是sio2，以提供用于蚀刻的硬掩模。两个不连续的部分之间的窗口限定空腔的宽度。然后对窗口进行蚀刻，并且图3c中示出结果。穿过box层将空腔向下蚀刻到si_sub层。

然后在空腔内沉积氧化物间隔层，如图3d所示。氧化物间隔层是sio2并且具有20nm的厚度。这意味着间隔层沿着空腔的侧壁和底部用20nm厚的衬里给现在形成的空腔加衬里。

在图3e所示的下一步骤中，在空腔的侧壁和底部之上沉积si3n4覆盖层。接下来，蚀刻沿着空腔的底部的一部分的si3n4，使得间隔层暴露出来。图3f中示出结果。这允许蚀刻掉间隔层的在空腔的底部上的部分，而不移除间隔层的沿着侧壁的侧面设置的部分，如图3g所示。然后移除si3n4(参见图3h)。

接下来，首先生长厚度与box层大致上相同的si层，然后在由侧壁和间隔层限定的空腔内选择性地生长电光有源堆叠。间隔层帮助确保用于生长堆叠的外延工艺向堆叠产生相对均匀的晶体结构，即，堆叠仅从空腔的底部而不从侧面区生长。图3i中示出这种生长的结果。也可以通过lepecvd(低能量等离子体增强化学气相沉积)方法来生长电光有源堆叠，若是如此，则侧面区的顶部上将存在多晶堆叠(如图17c所示)。如这个图中可以看出，在堆叠的与侧壁相邻的任一例上存在两个切面区(如所指示)。堆叠的紧邻侧壁的表面可被描述为生长表面，因为它们是外延生长的结果。

如图3j所示，然后蚀刻堆叠以移除切面区。这产生了两个通道，每个通道与相应的侧壁相邻，并且堆叠的紧邻通道的面现在是蚀刻面而不是生长面。

接下来，在装置上沉积非晶硅(α-si)或sige。α-si填充两个通道，并且向侧壁提供封盖层。沉积在低于堆叠的最低epi生长温度的温度下发生。图3k中示出结果。

下一步骤涉及对装置进行化学机械抛光以便使最上部表面平坦化，如图3l所示。然后可蚀刻掉非晶硅，直到仅留下填充通道的非晶硅为止(参见图3m)。然后在装置之上提供sio2封盖层，如图3n所示。这完成了用于生产不包括图1中清晰可见的切面区的电光有源堆叠的步骤。从图3o到图3s的接下来的步骤示出利用自对准蚀刻工艺进行的波导和金属化工艺程序(从顶部看)。

图3o示出从上方看的图3n的装置，即，向下看所述装置。执行波导光刻工艺以制造sio2波导硬掩模。这产生了从soi、α-si和mqwepi堆叠的顶部表面隆起的带状sio2波导硬掩模结构。使用另一个掩模(si3n4)来覆盖sigemqwepi区(图3o中示出为被覆盖的)，因此soi和α-si区被暴露以供蚀刻，以制造soi和α-si肋状波导。接下来，如图3p所示，将si和α-si波导蚀刻到p-sige层的相同高度以形成肋状波导(或蚀刻到600nm的si板和α-si板留下的程度，以从box的顶部表面形成肋状波导)。因此，在从末端观看时，si带状波导是在box层的顶部上的平行四边形条(或者针对si肋状波导的倒t形形状)；α-si带状波导是在siepi层的顶部上的平行四边形条(或者针对α-si肋状波导的倒t形形状)。

图3q中示出后续步骤，其中通过将mqwepi堆叠区蚀刻到200nm的p层的顶部来形成多量子井(mqw)肋状波导。图3r示出下一个步骤，其中移除波导硬掩模并且蚀刻所述堆叠的在mqw有源波导的一侧上的暴露部分，使得可蚀刻掉p掺杂区来为顶部电极垫留出空间。

因此，如图3s所示，执行通孔和金属化工艺，并且使电极利用在底部侧上的接触垫和p掺杂层来接触波导的n掺杂顶部层，并且制造出装置。

图4示出根据图2的模拟装置和利用时域有限差分(fdtd)方法在大约1310nm的波长下的对应无源光学耦合效率结果。从右上方的图可以看出，波导内的光学模式在通过si波导、α-si波导、mqw波导和界面传播之后受到良好控制。图5示出图4的模拟的结果。值得注意的结果是，所模拟的装置在1310nm的波长下可提供2.52db的插入损耗、5.33db的消光比和7.03db的功率链接代价

图6a至图6c各自示出在1310nm下针对te模式的在α-si波导与soi波导之间(图6a)、在0v偏压下在α-si波导与sigemqw波导之间(图6b)、以及在2v偏压下在α-si波导与sigemqw波导之间(图6c)的光学模式耦合效率。

上文所论述的实施方案可布置成在电光有源堆叠与相邻的输入端和输出端(例如，soi波导和α-si波导)之间具有成角度的界面。在这类成角度的实施方案中，沿着b-b’的横截面(图3o中示出)将与先前图中所示的横截面相同或大致上相同，但是从上方观看，装置将展现出成角度的界面。图7中示出电光有源装置的这种另一实施方案的实例(soi波导和α-si波导一起在电光有源堆叠区的外部示出)。

这个实施方案与先前实施方案不同之处在于，电光有源装置101的第一界面3201和第二界面3202(或第一和第二成角度的切面)分别相对于线c-c’成角度，所述线c-c’平行于光通过装置的传播方向(由箭头指示)，即，它与输入波导102和输出波导103的引导方向对准。引导方向是波导传输光所沿着的方向。在这个实例中，输入波导102的引导方向是在大体垂直于平面a-a’的方向上从最左侧表面(由最左侧箭头指示)朝向第一界面3201。电光有源装置可被描述为具有梯形几何形状。

第一界面3201是输入波导的输入区104与电光有源装置101之间的界面。这个第一界面相对于输入波导的引导方向成角度α。α可采取89°与80°之间的值，并且在一些实例中是81°。换句话说，与所述界面重合的平面的矢量将不平行于输入波导的引导方向。

第二界面3202是输出波导103的输出区105与电光有源装置101之间的界面。这个第二界面相对于穿过装置的光的方向成角度β。β可采取89°与80°之间的值，并且在一些实例中是81°。换句话说，与第二界面重合的平面的矢量将不平行于输出波导的引导方向。

角度α和β可能相等或可能不同。在图7所示的实例中，所述角度相等但是具有相反的意义，即，一个是顺时针测量的而另一个是逆时针测量的，使得它们不平行。所述界面可能是平行的，并且在这种情况下它们将具有相同的意义。可能所述角度中的仅一个具有不等于90°的值。

图8中示出电光有源装置的另一实施方案。

这个实施方案与图7所示的实施方案不同之处在于，虽然第一界面3201和第二界面3202仍然相对于线c-c’成角度，但是部件的整体几何形状不是梯形。相反，电光有源装置可大体被论述为具有三个区：第一矩形区3301和第二矩形区3303，以及在第一矩形区与第二矩形区之间的梯形区3302。因此，由梯形区3302提供成角度的界面，并且第一和第二矩形区可提供可能更容易形成的电接触件。在这个实施方案中，波导界面可提供成关于光通过装置的传播方向成非垂直角度，并且还可使光学有源材料界面的彼此不平行且不平行于si晶片的晶面的壁的部分最小化。图9中示出电光有源装置的另一实施方案。

这个实施方案与图7和图8所示的实施方案不同之处在于，电光有源装置具有大体平行四边形的几何形状。因此，第一界面3201和第二界面3202由平行四边形的与第一波导区104和第二波导区105相交的平行边提供。在这个实施方案中，光学有源材料的壁沿着它们的全部长度可以是平行的，虽然仍然具有关于光通过装置的传播方向成非垂直角度的波导界面，但是拐角不是90°，并且所述两条边不平行于si晶片的晶面。

图10中示出电光有源装置的另一实施方案。

这个实施方案与图7至图9所示的实施方案不同之处在于，电光有源装置101具有大体矩形的几何形状。然而，部件101设置成相对于方向c-c’成角度α。因此，矩形的与第一波导区和第二波导区相交的两条边提供第一界面3201和第二界面3202。在这个实施方案中，光学有源材料的壁沿着它们的全部长度可以是平行的，并且保持所有拐角都是90°，并且仍然具有关于光通过装置的传播方向成非垂直角度的波导界面，但是所有四条边都不平行于si晶片的晶面。或者，所述壁可定向成平行于si晶片晶面，而相反，波导可关于si晶片晶面成角度。图11中示出电光有源装置的另一实施方案。

这个实施方案与先前所示的实施方案不同之处在于，输入波导104和输出波导105设置成与电光有源堆叠的引导方向(电光有源堆叠的引导方向平行于线c-c’)成相应的角度φ和γ。

图12中示出光电子装置的另一实施方案。

这个与图11所示的实施方案不同之处在于，它可被描述为具有大体三个区：第一矩形区3301和第二矩形区3303，以及在第一矩形区与第二矩形区之间的梯形区3302。因此，由梯形区3302提供成角度的界面，而第一和第二矩形区可提供可能更容易形成的电接触件。在这个实施方案中，波导界面可提供成关于光通过装置的传播方向成非垂直角度，并且还可使光学有源材料界面的彼此不平行且不平行于si晶片的晶面的壁的部分最小化。

图13中示出电光有源装置的另一实施方案。

这个实施方案与图11和图12所示的实施方案不同之处在于，电光有源装置具有大体平行四边形的几何形状(从上方观看时)。因此，第一界面3201和第二界面3202由平行四边形的与第一波导104和第二波导105相交的平行边提供。在这个实施方案中，光学有源材料的壁沿着它们的全部长度可以是平行的，虽然仍然具有关于光通过装置的传播方向成非垂直角度的波导界面，但是拐角不是90°，并且所述两条边不平行于si晶片的晶面。

图14中示出电光有源装置的另一实施方案。

这个实施方案与图13所示的实施方案不同之处在于，电光有源装置101具有大体矩形的几何形状。然而，部件101设置成相对于电光有源堆叠的引导方向成角度δ(这是由标记为δ的虚线指示)。因此，矩形的与第一波导和第二波导相交的两条边提供第一界面3201和第二界面3202。在这个实施方案中，光学有源材料的壁可生长成沿着它们的全部长度是平行的，并且保持所有拐角都是90°，并且仍然具有关于光通过装置的传播方向成非垂直角度的波导界面，但是所有四条边都不平行于si晶片的晶面。或者，所述壁可定向成平行于si晶片晶面，而相反，波导可关于si晶片晶面成角度。在上文和下文所论述的实施方案中，成角度的界面可延伸超出波导。例如，图14中的成角度的界面3201和3202延伸超出波导的宽度。

下文参考图15至17描述电光装置的另一实施方案。

图15示出电光有源装置的另一实施方案的俯视图。

图16a示出图15中的位置aa’处的横截面视图。这个实施方案与图2中的实施方案在以下方面不同：1)不同的soi厚度。soi厚度是1um；2)不同的电光有源epi堆叠，其中p掺杂层是400nm。p掺杂层还用作缓冲层，具有0.82的锗组成；不存在未掺杂的缓冲层；mqw中的锗组成是0.67；并且电光有源epi堆叠具有与soi的厚度大致上相同的厚度(1um)；3)在空腔中蚀刻出的box区由si0.8ge0.2而不是硅填充。

图16b示出图15中的位置bb’处的mqw肋状波导横截面视图。

图16c示出图15中的位置cc’处的α-si(或sige)波导横截面视图。

图16d示出图15中的位置dd’处的soi波导横截面视图。

图17a至图17q描绘图15中的装置的示例性制造步骤。

如上文关于图3a至图3s更详细地描述，可以理解大部分制造步骤。然而，存在一些差异。具体地说，请注意，图17a所示的初始制造工艺从1μm的soi衬底开始。

如图17b所描绘，这个实施方案的制造方法包括通过向下蚀刻、超过掩埋氧化物层(box)来形成无box的空腔的步骤。外延包覆层在空腔内生长以取代box层，其中外延包覆层的折射率小于光学有源区的缓冲层的折射率，使得光电子装置的光学模式局限于光学有源区。外延包覆层被示出为sige层，但是替代地可存取硅层的形式。

在图17c中，通过lepecvd方法生长电光有源堆叠，但是也可通过选择性生长方法生长电光有源堆叠。

下文参考图18至20描述电光装置的另一实施方案。

图18示出电光有源装置的另一实施方案的俯视图。

图19a示出图18中的位置aa’处的横截面视图。这个实施方案与图15中的实施方案在以下方面不同：1)将通道蚀刻到box表面；2)首先用sio2再填充通道，3)对上表面进行化学机械平坦化，以及4)然后回蚀到box表面的相同高度。

图19b示出图18中的位置bb’处的mqw肋状波导横截面视图。

图19c示出图18中的位置cc’处的α-si(或sige)波导横截面视图。

图19d示出图18中的位置dd’处的soi波导横截面视图。

图20a至图20l描绘图18中的装置的示例性制造步骤，剩余的工艺与图17j至图17q中的工艺相同。

图20a所示的制造工艺从1μm的soi衬底开始。

在图20b中，使用包括sio2和氮化硅(si3n4)的两个硬掩模层来蚀刻无box的空腔。这个额外的si3n4硬掩模层稍后将用作再填充的sio2回蚀的硬掩模。

在图20c中，生长sigemqwepi堆叠。

图20d示出通道蚀刻的准备，其中使用包括sio2和si3n4的两个硬掩模层。图20e中示出通道蚀刻结果。

图20f示出用sio2再填充通道，然后通过cmp使这种再填充的sio2平坦化(图20g中示出)。si3n4硬掩模层用作cmp工艺的停止层。然后利用si3n4作为硬掩模，将再填充的sio2回蚀到box表面的相同高度(图20h中示出)。

在图20i中，用非晶硅再填充通道。再填充材料可以是折射率大于soi的折射率且小于锗的折射率的其他材料。

在图20j中，再次通过cmp工艺使再填充的非晶硅平坦化，然后是任选的回蚀工艺，以使非晶硅表面的高度与mqwepi堆叠的高度相同(图20k中示出)，然后移除sio2硬掩模并且沉积新的sio2硬掩模层以用于波导制造(图20l中示出)。剩余的制造处理步骤与图17j至图17q所示的步骤相同，以制造图18所示的装置。

应了解，这种“无box”的制造方法也可应用于本文描述的其他实施方案，诸如图3的实施方案。

这种布置可具有以下优点：减小了具有小特征尺寸的特征的数量(例如，与更复杂的倏逝耦合结构相比较)。因为小结构在工艺公差方面可能是敏感的，这种布置因此可以减小对制造期间的工艺公差的敏感性。

虽然已结合上述示例性实施方案来描述本发明，但是有了本公开，许多等效的修改和变更将对本领域技术人员显而易见。因此，上文陈述的本发明的示例性实施方案被认为是说明性的而不是限制性的。在不脱离本发明的精神和范围的情况下，可做出对所描述的实施方案的各种改变。

上文提到的所有参考因此以引用的方式并入。