一种改善光阻显影和变形的方法与流程

本发明涉及半导体器件制作领域，尤其涉及一种改善光阻显影和变形的方法。

背景技术：

现有在制作小线宽如0.15um的轮廓，用i-line设备光源显影存在制成困难，i-line极限显影线宽为0.35um。一般采用e-beam设备制作小线宽，如图1所示，先镀三层光阻，涂布顺序为底层pmma系列，中间mma系列，顶层pmma系列。制程顺序为电子束显顶层和中间层(pmma和mma)，而后电子束显底层(pmma层)。但是存在显顶层时使底层光阻一起显掉，后续显底时造成底层线宽过大，达不到目标线宽的情况。或存在显顶层时半显，后续显底层时出现未显开的情况。即存在光阻过显或半显情况。且在金属蒸镀时底部底层光阻会变形，使蒸镀y栅制作失败。

技术实现要素：

为此，需要提供一种改善光阻显影和变形的方法，解决现有小线宽的光阻显影时过显或半显以及光阻变形的问题。

为实现上述目的，发明人提供了一种改善光阻显影和变形的方法，包括如下步骤：

在半导体器件的基片上覆盖待蚀刻层；

在待蚀刻层上覆盖第一光阻层，利用电子束显出目标线宽的第一开口；

通过第一开口蚀刻待蚀刻层，在待蚀刻层上形成底部为半导体器件基片的第二开口，去除第一光阻层；

在待蚀刻层上覆盖第二光阻层；

在第二光阻层进行对准、显影；

对第二光阻层进行湿蚀刻，蚀刻后在第二开口上方形成第三开口；

进行金属沉积，金属通过第三开口和第一开口沉积在半导体器件的基片上形成金属结构。

进一步地，所述第一光阻层为e-beam光阻。

进一步地，第二光阻层为e-beam光阻或i-line光阻。

进一步地，所述金属结构为y栅结构。

进一步地，第一开口的目标线宽为0.15um以下。

进一步地，所述待蚀刻层厚度为

进一步地，所述半导体器件的基片为源漏极金属的晶片。

进一步地，待蚀刻层为氮化物层。

进一步地，氮化物层为氮化硅层。

进一步地，待蚀刻层为二氧化硅层。

区别于现有技术，上述技术方案具有如下优点：1、在第二光阻层显影前去除第一光阻层，避免了两个光阻层的互相影响，改善了光阻显影时过显或半显而带来的制程问题。2、用待蚀刻层代替光阻，避免了蒸镀使光阻变形导致制程失败。同时待蚀刻层起到托举金属结构的作用，增加金属结构的稳定性。

附图说明

图1为背景技术所述的小线宽三层光阻结构示意图；

图2为具体实施方式所述半导体基片上制作待蚀刻层的结构图；

图3为具体实施方式所述第一光阻层显影后的结构图；

图4为具体实施方式所述在待蚀刻层上制作开口后的结构图；

图5为具体实施方式所述待蚀刻层上形成开口后的结构图；

图6为具体实施方式所述待蚀刻层上制作第二光阻层的结构图；

图7为具体实施方式所述第二光阻层显影的结构图；

图8为具体实施方式所述金属沉积的结构图。

附图标记说明：

1、半导体器件基片；

2、待蚀刻层；

3、第一光阻层；

4、第一开口；

5、第二开口；

6、第二光阻层；

7、第三开口；

8、金属结构。

具体实施方式

为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。

请参阅图1到图8，本实施例提供一种改善光阻显影和变形的方法，本方法的制作要在半导体器件基片1上进行制作，半导体器件基片1可以为源漏极(漏极d、源极s)金属的晶片，则本发明沉积的金属结构可以是y栅结构。当然，在其他实施例中，沉积的金属结构也可以是其他的半导体器件结构，下面实施例以y栅极为例。包括如下步骤：在半导体器件的基片上覆盖待蚀刻层2，如图2所示。在待蚀刻层上覆盖第一光阻层3，利用电子束显出目标线宽的第一开口4，如图3所示。通过第一开口蚀刻待蚀刻层，在待蚀刻层上形成底部为半导体器件基片的第二开口5，如图4所示。而后去除第一光阻层，如图5所示。在待蚀刻层上覆盖第二光阻层6，如图6所示。在第二光阻层进行对准、显影，对第二光阻层进行湿蚀刻，蚀刻后在第二开口上方形成第三开口7，如图7所示。而后可以通过溅镀或者蒸镀进行金属沉积，金属通过第三开口和第一开口沉积在半导体器件的基片上形成金属结构8，如图8所示。上述方法在制作时，用电子束显待蚀刻层上方的第一光阻层，是为了让第一光阻层显的轮廓充当待蚀刻层的光罩，再用非等向蚀刻的方式将光阻线宽轮廓形状转移给待蚀刻层，光阻不需要厚，薄光阻即可。在第二光阻层显影前去除第一光阻层，避免了两个光阻层显影的互相影响，改善了光阻显影时过显或半显而带来的制程问题。用待蚀刻层代替光阻，避免了蒸镀使光阻变形导致制程失败。同时待蚀刻层起到托举金属结构的作用，增加金属结构的稳定性。

上述实施例中，待蚀刻层的厚度即要形成金属结构底部的高度，如要形成y栅结构，所述待蚀刻层厚度优选为

为了实现小线宽的金属底部结构，即实现小线宽的第一开口，所述第一光阻层为e-beam光阻，从而可以用e-beam设备的电子束来显影。优选地，所述第一开口的宽度在0.15um以下。在某些实施例中，第一开口的宽度也可以是大于0.15um，本发明的方法优选适用于小线宽，当然本发明的方法也可以用作大线宽。

第二光阻层为了实现金属的沉积，其开口较大，可以使用传统i-line设备显影，或者使用e-beam设备显影，则第二光阻层可以为e-beam光阻或i-line光阻。

本发明中，待蚀刻层应该为对光照不敏感、硬度大于光阻(如e-beam光阻或i-line光阻)且为绝缘的半导体材料层，如待蚀刻层为氮化物层、氮化硅层或者为二氧化硅层等。

在某些实施例中，在进行第一光阻层显影的时候，可以一并将源漏极金属所在位置进行显影开口，而后对待蚀刻层进行蚀刻，并在第二光阻层显影时，将源漏极金属所在位置进行显影开口，而后在金属沉积可以一并在源漏极金属位置沉积连接金属，这样可以减少源漏极金属位置金属沉积的后续工艺步骤。

需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。