数据编码方法、装置、计算机存储介质及数据编码设备与流程

本公开涉及计算机
技术领域：
，尤其是一种数据编码方法、装置、计算机存储介质及数据编码设备。
背景技术：
：在一般的手机、平板电脑、智能音箱等产品中，通常有1个或者2个音频输入装置(例如麦克风(mic)接口)，cpu(centralprocessingunit，中央处理器)只需要1路i2s(inter—icsound，集成电路内置音频总线)输入就可以完成mic信号的采集传输。随着技术的进步和用户对体验要求的提高，一些场景需要支持多个mic和多个扬声器，来完成语音降噪、回声消除和声源定位等功能。为了支持多路语音的采集传输，通常要求cpu支持tdm(timedivisionmultiplexing，时分复用)模式或者多路i2s输入。技术实现要素：本公开的实施例提供了一种数据编码方法、装置、计算机存储介质及数据编码设备。根据本公开实施例的一个方面，提供了一种数据编码方法，该方法包括：接收从至少一个数据通道传输的至少一路音频输入数据；基于至少一路音频输入数据的采样率，确定帧时钟信号；将至少一路音频输入数据中的每路音频输入数据进行编码，得到编码后音频数据，并建立每路编码后音频数据与帧时钟信号的周期的对应关系；基于对应关系，将编码后音频数据组合为一组编码数据；将一组编码数据发送至处理器。根据本公开实施例的另一个方面，提供了一种数据编码装置，该装置包括：接收模块，用于接收从至少一个数据通道传输的至少一路音频输入数据；确定模块，用于基于至少一路音频输入数据的采样率，确定帧时钟信号；编码模块，用于将至少一路音频输入数据中的每路音频输入数据进行编码，得到编码后音频数据，并建立每路编码后音频数据与帧时钟信号的周期的对应关系；组合模块，用于基于对应关系，将编码后音频数据组合为一组编码数据；发送模块，用于将一组编码数据发送至处理器。根据本公开实施例的另一个方面，提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序用于执行上述数据编码方法。根据本公开实施例的另一个方面，提供了一种数据编码设备，所述数据编码设备包括：数据处理单元；用于存储所述处理器可执行指令的存储器；所述数据处理单元，用于执行上述数据编码方法。基于本公开上述实施例提供的数据编码方法、装置、计算机存储介质及数据编码设备，通过接收至少一路音频输入数据，基于至少一路音频输入数据的采样率，确定帧时钟信号，再将每路音频输入数据进行编码，得到编码后音频数据，并建立每路编码后音频数据与帧时钟信号的周期的对应关系，最后基于对应关系，将编码后音频数据组合为一组编码数据并发送至处理器，从而实现了基于至少一路音频输入数据，得到一组编码数据，由于一组编码数据可通过一路数据通道传输给处理器，因此，可以实现一个处理器处理多路音频数据，扩展了处理器处理的音频数据的通道数量，由于避免采用多个传输通道传输音频数据，因此节约了硬件资源；此外，本实施例可适用于各种处理器，对处理器的硬件升级换代依赖性较小，有助于减少开发工作量，节约开发时间。下面通过附图和实施例，对本公开的技术方案做进一步的详细描述。附图说明通过结合附图对本公开实施例进行更详细的描述，本公开的上述以及其他目的、特征和优势将变得更加明显。附图用来提供对本公开实施例的进一步理解，并且构成说明书的一部分，与本公开实施例一起用于解释本公开，并不构成对本公开的限制。在附图中，相同的参考标号通常代表相同部件或步骤。图1是本公开所适用的系统图。图2是本公开一示例性实施例提供的数据编码方法的流程示意图。图3是基于帧时钟信号将一组编码数据通过单路通道发送至处理器的示例性示意图。图4是本公开的实施例的数据编码方法的一个应用场景的示意图。图5是本公开另一示例性实施例提供的数据编码方法的流程示意图。图6是通过数据间隔位将两路相邻的编码后音频数据间隔开，以及根据通道序号组合编码后音频数据的示例性示意图。图7是本公开一示例性实施例提供的数据编码装置的结构示意图。图8是本公开另一示例性实施例提供的数据编码装置的结构示意图。图9是本公开一示例性实施例提供的数据编码设备的结构图。具体实施方式下面，将参考附图详细地描述根据本公开的示例实施例。显然，所描述的实施例仅仅是本公开的一部分实施例，而不是本公开的全部实施例，应理解，本公开不受这里描述的示例实施例的限制。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。本领域技术人员可以理解，本公开实施例中的“第一”、“第二”等术语仅用于区别不同步骤、设备或模块等，既不代表任何特定技术含义，也不表示它们之间的必然逻辑顺序。还应理解，在本公开实施例中，“多个”可以指两个或两个以上，“至少一个”可以指一个、两个或两个以上。还应理解，对于本公开实施例中提及的任一部件、数据或结构，在没有明确限定或者在前后文给出相反启示的情况下，一般可以理解为一个或多个。另外，本公开中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。另外，本公开中字符“/”，一般表示前后关联对象是一种“或”的关系。还应理解，本公开对各个实施例的描述着重强调各个实施例之间的不同之处，其相同或相似之处可以相互参考，为了简洁，不再一一赘述。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。本公开实施例可以应用于终端设备、计算机系统、服务器等数据编码设备，其可与众多其它通用或专用计算系统环境或配置一起操作。适于与终端设备、计算机系统、服务器等数据编码设备一起使用的众所周知的终端设备、计算系统、环境和/或配置的例子包括但不限于：个人计算机系统、服务器计算机系统、瘦客户机、厚客户机、手持或膝上设备、基于微处理器的系统、机顶盒、可编程消费电子产品、网络个人电脑、小型计算机系统﹑大型计算机系统和包括上述任何系统的分布式云计算技术环境，等等。终端设备、计算机系统、服务器等数据编码设备可以在由计算机系统执行的计算机系统可执行指令(诸如程序模块)的一般语境下描述。通常，程序模块可以包括例程、程序、目标程序、组件、逻辑、数据结构等等，它们执行特定的任务或者实现特定的抽象数据类型。计算机系统/服务器可以在分布式云计算环境中实施，分布式云计算环境中，任务是由通过通信网络链接的远程处理设备执行的。在分布式云计算环境中，程序模块可以位于包括存储设备的本地或远程计算系统存储介质上。申请概述在一般的手机、平板、智能音箱等产品中，通常只有1个或者2个mic接口，cpu只需要1路i2s输入就可以完成mic信号的采集传输。但是随着技术的进步和用户对体验要求的提高，需要支持多个mic和多个扬声器的场景，来完成语音降噪、回声消除和声源定位等功能。为了支持多路语音的采集传输，只支持1路i2s输入的cpu就无法满足要求，就必须要求cpu要支持tdm模式或者多路i2s输入，导致要更换平台，造成开发工作量、开发时间和开发成本的增加。示例性系统图1示出了可以应用本公开的实施例的数据编码方法或数据编码装置的示例性系统架构100。如图1所示，系统架构100可以包括数据编码设备101，处理器102，至少一个adc(模拟/数字信号转换器)103。adc103可以采集多路(如图中所示的ch1-ch8)音频输入数据(例如从mic、扬声器等设备采集的音频输入数据)并将音频输入数据发送到数据编码设备101。数据编码设备101将接收的多路音频输入数据经过编码后，生成一组编码数据并将一组编码数据发送到处理器103。数据编码设备101可以是各种用于处理数字信号的设备，包括但不限于dsp(digitalsignalprocessing，数字信号处理器)、单片机、fpga(field－programmablegatearray，现场可编程门阵列)等。上述数据编码设备101、处理器102、adc103可以设置于各种电子设备中，例如智能手机、平板电脑、笔记本电脑、台式电脑、车载终端等电子设备。需要说明的是，本公开的实施例所提供的数据编码方法一般由数据编码设备101执行，相应地，数据编码设备101可设置在电子设备中。应该理解，图1中的数据编码设备101、处理器102和adc103的数量仅仅是示意性的。根据实现需要，可以具有任意数量的数据编码设备、处理器和adc。示例性方法图2是本公开一示例性实施例提供的数据编码方法的流程示意图。本实施例可应用在上述图1所示的数据编码设备101中，如图2所示，包括如下步骤：步骤201，接收从至少一个数据通道传输的至少一路音频输入数据。在本实施例中，用于执行数据编码方法的执行主体(例如图1所示的数据编码设备)可以接收从至少一个数据通道传输的至少一路音频输入数据。其中，每个数据通道用于接收一路音频输入数据。音频输入数据可以是由各种设备发送的音频数据。例如，至少一路音频输入数据可以包括但不限于以下至少一种：由声音采集装置(例如麦克风)采集的音频数据，由声音输出装置(例如扬声器)输出的音频数据。步骤202，基于至少一路音频输入数据的采样率，确定帧时钟信号。在本实施例中，图1所示的数据编码设备101可以基于至少一路音频输入数据的采样率，确定帧时钟信号。作为示例，若上述至少一路音频输入数据中的每路音频输入数据的采样率为s，有n路音频输入数据，且帧时钟信号的每个周期传输m个音频输入数据，则确定帧时钟信号的频率为s×(n/m)。例如，s＝16khz，n＝16，m＝2，则帧时钟信号的频率为16khz×(16/2)＝128khz。步骤203，将至少一路音频输入数据中的每路音频输入数据进行编码，得到编码后音频数据，并建立每路编码后音频数据与帧时钟信号的周期的对应关系。在本实施例中，上述数据编码设备101可以将至少一路音频输入数据中的每路音频输入数据进行编码，得到编码后音频数据，并建立每路编码后音频数据与帧时钟信号的周期的对应关系。作为示例，上述对应关系可以通过如下对应关系表来表征：音频输入数据的通道序号帧时钟信号的周期序号ch1t1_hch2t1_lch3t2_hch4t2_l……ch15t8_hch16t8_lch1t9_h……其中，h表示周期的高电平期间，l表示周期的低电平期间。由该对应关系表可知，若编码后音频数据的通道数量为16，且帧时钟信号的每个周期可以传输两路编码后音频数据，则上述数据编码设备101可以根据各个通道的序号，依次将16路编码后音频数据传输，每8个周期可以将16路编码后音频数据传输一次。在一实施例中，上述数据编码设备101可以基于i2s协议对至少一路音频输入数据中的每路音频输入数据进行编码。上述编码后音频数据与帧时钟信号的周期的对应关系可以用于表征传输编码后音频数据的顺序，以及每个周期中传输的编码后音频数据的通道数量。步骤204，基于对应关系，将编码后音频数据组合为一组编码数据。在本实施例中，数据编码设备101可以基于对应关系，将编码后音频数据组合为一组编码数据。由于上述对应关系可以用于表征传输编码后音频数据的顺序，以及每个周期中传输的编码后音频数据的通道数量，因此，可以根据帧时钟信号的周期，确定各个编码后音频数据在传输时的时间间隔，从而根据时间间隔，在编码后音频数据的基础上补充一定数量的额外数据位，从而将各个编码后音频数据连接为一组编码数据，具体如何将各个编码后音频数据连接为一组编码数据的，可参见下述图4所示实施例的说明，在此不再赘述。步骤205，将一组编码数据发送至处理器。在本实施例中，数据编码设备101可以将一组编码数据发送至处理器(如图1所示的处理器)。通常，上述一组编码数据可以通过一个通道发送至处理器。在一些可选的实现方式中，数据编码设备101可以基于帧时钟信号，将一组编码数据通过单路通道发送至处理器。其中，单路通道可以是用于发送上述一组编码数据的通道。作为示例，可以在帧时钟信号的每个周期期间传输一路编码后音频数据，从而将上述一组编码数据包括的编码后音频数据依次通过单路通道发送至处理器。在一些可选的实现方式中，数据编码设备101可以按照如下步骤将一组编码数据通过单路通道发送至处理器：基于每路编码后音频数据与帧时钟信号的周期的对应关系，在帧时钟信号的每个周期的高电平期间，分别将一组编码数据包括的一路编码后音频数据通过单路通道发送至处理器，以及在帧时钟信号的每个低电平期间，分别将一组编码数据包括的另一路编码后音频数据通过单路通道发送至处理器。这里，由于帧时钟信号的每个周期包括高电平期间和低电平期间，因此，每个周期可以发送两路编码后音频数据。如图3所示，ch1为一路音频输入数据的通道序号，在帧时钟信号的第一个高电平期间，将ch1对应的编码后音频数据发送至处理器，在帧时钟信号的第一个低电平期间，将ch2对应的编码后音频数据发送至处理器。以此类推，将n路编码后音频数据依次发送到处理器。在一实施例中，图1所示的处理器102可以在接收到上述一组编码数据后，按照与上述数据编码设备101对音频输入数据进行编码所采用的相同的编码模式，对一组编码数据进行解码，利用解码后的音频数据，可以进一步进行后续的各种处理，比如语音降噪、唤醒、回声消除、声源定位等等。继续参见图4，图4是根据本实施例的数据编码方法的应用场景的一个示意图。在图4的应用场景中，dsp401从adc402接收采集自四路麦克风和两路扬声器的音频输入数据ch1-ch6，各路音频输入数据的采样率均为16khz。然后，dsp401基于至少一路音频输入数据的采样率，确定帧时钟信号。其中，在帧时钟信号的每个周期分别传输一路音频输入数据，则帧时钟信号的频率为16khz×(16/2)＝128khz。之后，dsp401将至少一路音频输入数据中的每路音频输入数据，按照i2s协议进行编码，得到编码后音频数据，并建立每路编码后音频数据与帧时钟信号的周期的对应关系(即在帧时钟信号的高电平期间和低电平期间分别传输一路音频输入数据)。基于对应关系，将编码后音频数据组合为一组编码数据。例如，可以根据帧时钟信号的周期，确定各个编码后音频数据在传输时的时间间隔，从而根据时间间隔，在编码后音频数据的基础上补充一定数量(例如，图4中的4031为在编码后音频数据之后补充的额外数据位，用于将两个相邻的编码后音频数据间隔开)的额外数据位，从而将各个编码后音频数据连接为一组编码数据403。最后，将一组编码数据402包括的编码后音频数据依次发送到处理器404。需要说明的是，图1所示的数据编码设备101可通过dsp401来具体实现。本公开的上述实施例提供的方法，通过接收至少一路音频输入数据，基于至少一路音频输入数据的采样率，确定帧时钟信号，再将每路音频输入数据进行编码，得到编码后音频数据，并建立每路编码后音频数据与帧时钟信号的周期的对应关系，最后基于对应关系，将编码后音频数据组合为一组编码数据并发送至处理器，从而实现了基于至少一路音频输入数据，得到一组编码数据，由于一组编码数据可通过一路数据通道传输给处理器，因此，可以实现一个处理器处理多路音频数据，扩展了处理器处理的音频数据的通道数量，由于避免采用多个传输通道传输音频数据，因此节约了硬件资源；此外，本实施例可适用于各种处理器，对处理器的硬件升级换代依赖性较小，有助于减少开发工作量，节约开发时间。进一步参考图5，示出了数据编码方法的又一个实施例的流程示意图。如图5所示，在上述图2所示实施例的基础上，步骤203可以包括如下步骤：步骤2031，确定至少一路音频输入数据中的每路音频输入数据的通道序号。在本实施例中，用于执行数据编码方法的执行主体(例如图1所示的数据编码设备101或如图4所示的dsp401)可以确定至少一路音频输入数据中的每路音频输入数据的通道序号。作为示例，假设总共有6路音频输入数据，则通道序号可以为1、2、3、4、5、6。步骤2032，基于预设编码模式，利用每路音频输入数据的通道序号，对每路音频输入数据进行编码，得到编码后音频数据。在本实施例中，上述数据编码设备101或dsp401可以基于预设编码模式(例如i2s编码模式)，利用每路音频输入数据的通道序号，对每路音频输入数据进行编码，得到编码后音频数据。作为示例，按照上述预设编码模式对音频输入数据进行编码后，可以将通道序号转换为二进制数，将该二进制数加入编码后音频数据。例如，假设对某一路音频输入数据编码后，得到16位二进制数，将该路音频输入数据对应的通道序号转换为4位二进制数，则可以将该4位二进制数合并到该16位二进制数之后或之前，得到20位二进制数，该20位二进制数即为编码后音频数据包括的数据。应当理解，编码后音频数据除上述20位二进制数，还可以包括其他数据。在一些可选的实现方式中，上述数据编码设备101或dsp401可以按照如下步骤将至少一路音频输入数据中的每路音频输入数据进行编码，得到编码后音频数据：首先，在至少一路音频输入数据中的每路音频输入数据中设置数据间隔位。其中，数据间隔位可以包括至少一个二进制位，且数据间隔位上的数值可以是预设数值(例如0)。然后，基于预设编码模式，对设置有数据间隔位的每路音频输入数据进行编码，得到编码后音频数据。其中，数据间隔位用于对两路编码后音频数据之间进行间隔。通过设置数据间隔位，可以在处理器对编码后音频数据进行解码时，准确地将两路相邻的编码后音频数据区分开，减少了解码时发生错误的可能性。在一些可选的实现方式中，上述数据编码设备101或dsp401可以按照每路音频输入数据的通道序号的顺序，将编码后音频数据组合为一组编码数据。具体地，上述数据编码设备101或dsp401可以将各个编码后音频数据按照通道序号的顺序，依次将各个编码后音频数据首尾相接(即前一数据的最低位与后一数据的最高位直接或间接相接)，得到一组编码数据。本可选的实现方式可以由于采用了将各路编码后音频数据按顺序组合为一组编码数据，因此可以使生成的一组编码数据更加规律，有助于提高对编码数据进行解码的效率。作为示例，如图6所示，其示出了通过数据间隔位将两路相邻的编码后音频数据间隔开，以及根据通道序号组合编码后音频数据的示例性示意图。图中的d1、d2分别为第一路和第二路编码后音频数据的有效数据位，s0、s1分别为第一路和第二路编码后音频数据的通道序号，w1、w2位数据间隔位。本公开的上述实施例提供的方法，通过确定每路音频输入数据的通道序号，基于预设编码模式，利用通道序号，对每路音频输入数据进行编码，得到编码后音频数据。从而可以在处理器对一组编码数据进行解码时，确定一组编码数据包括的各路编码后音频数据对应的通道序号，从而可以分别对各个通道的编码后音频数据进行解码，进而使处理器能够有区别地对各路解码后的音频数据进行处理，有助于提高对音频数据处理的准确性。示例性装置图7是本公开一示例性实施例提供的数据编码装置的结构示意图。本实施例可应用在数据编码设备上，如图7所示，文本分类装置包括：接收模块701，用于接收从至少一个数据通道传输的至少一路音频输入数据；确定模块702，用于基于至少一路音频输入数据的采样率，确定帧时钟信号；编码模块703，用于将至少一路音频输入数据中的每路音频输入数据进行编码，得到编码后音频数据，并建立每路编码后音频数据与帧时钟信号的周期的对应关系；组合模块704，用于基于对应关系，将编码后音频数据组合为一组编码数据；发送模块705，用于将一组编码数据发送至处理器。在本实施例中，接收模块701可以接收从至少一个数据通道传输的至少一路音频输入数据。其中，每个数据通道用于接收一路音频输入数据。音频输入数据可以是由各种设备发送的音频数据。例如，至少一路音频输入数据可以包括但不限于以下至少一种：由声音采集装置(例如麦克风)采集的音频数据，由声音输出装置(例如扬声器)输出的音频数据。在本实施例中，确定模块702可以基于至少一路音频输入数据的采样率，确定帧时钟信号。作为示例，若上述至少一路音频输入数据中的每路音频输入数据的采样率为s，有n路音频输入数据，且帧时钟信号的每个周期传输m个音频输入数据，则确定帧时钟信号的频率为s×(n/m)。例如，s＝16khz，n＝16，m＝2，则帧时钟信号的频率为16khz×(16/2)＝128khz。在本实施例中，编码模块703可以将至少一路音频输入数据中的每路音频输入数据进行编码，得到编码后音频数据，并建立每路编码后音频数据与帧时钟信号的周期的对应关系。在一实施例中，通常上述编码模块703可以基于i2s协议对至少一路音频输入数据中的每路音频输入数据进行编码。上述编码后音频数据与帧时钟信号的周期的对应关系可以用于表征传输编码后音频数据的顺序，以及每个周期中传输的编码后音频数据的通道数量。在本实施例中，组合模块704可以基于对应关系，将编码后音频数据组合为一组编码数据。由于上述对应关系可以用于表征传输编码后音频数据的顺序，以及每个周期中传输的编码后音频数据的通道数量，因此，可以根据帧时钟信号的周期，确定各个编码后音频数据在传输时的时间间隔，从而根据时间间隔，在编码后音频数据的基础上补充一定数量的额外数据位，从而将各个编码后音频数据连接为一组编码数据。在本实施例中，发送模块705可以将一组编码数据发送至处理器(如图1所示的处理器)。通常，上述一组编码数据可以通过一个通道发送至处理器。参照图8，图8是本公开另一示例性实施例提供的数据编码装置的结构示意图。在一些可选的实现方式中，发送模块705可以进一步用于：基于帧时钟信号，将一组编码数据通过单路通道发送至处理器。在一些可选的实现方式中，发送模块705还可以进一步用于：基于每路编码后音频数据与帧时钟信号的周期的对应关系，在帧时钟信号的每个周期的高电平期间，分别将一组编码数据包括的一路编码后音频数据通过单路通道发送至处理器，以及在帧时钟信号的每个低电平期间，分别将一组编码数据包括的另一路编码后音频数据通过单路通道发送至处理器。在一些可选的实现方式中，编码模块703可以包括：确定单元7031，用于确定至少一路音频输入数据中的每路音频输入数据的通道序号；第一编码单元7032，用于基于预设编码模式，利用每路音频输入数据的通道序号，对每路音频输入数据进行编码，得到编码后音频数据。在一些可选的实现方式中，编码模块703还可以包括：设置单元7033，用于在至少一路音频输入数据中的每路音频输入数据中设置数据间隔位；第二编码单元7034，用于基于预设编码模式，对设置有数据间隔位的每路音频输入数据进行编码，得到编码后音频数据，其中，数据间隔位用于对两路编码后音频数据之间进行间隔。在一些可选的实现方式中，组合模块704可以进一步用于：按照每路音频输入数据的通道序号的顺序，将编码后音频数据组合为一组编码数据。本公开的上述实施例提供的装置，通过接收至少一路音频输入数据，基于至少一路音频输入数据的采样率，确定帧时钟信号，再将每路音频输入数据进行编码，得到编码后音频数据，并建立每路编码后音频数据与帧时钟信号的周期的对应关系，最后基于对应关系，将编码后音频数据组合为一组编码数据并发送至处理器，从而实现了基于至少一路音频输入数据，得到一组编码数据，由于一组编码数据可通过一路数据通道传输给处理器，因此，可以实现一个处理器处理多路音频数据，扩展了处理器处理的音频数据的通道数量，由于避免采用多个传输通道传输音频数据，因此节约了硬件资源；此外，本实施例可适用于各种处理器，对处理器的硬件升级换代依赖性较小，有助于减少开发工作量，节约开发时间。下面，参考图9来描述根据本公开实施例的数据编码设备。该数据编码设备可以与如图1所示的处理器进行通信，以想处理器发送编码数据。图9图示了根据本公开实施例的数据编码设备的框图。如图9所示，数据编码设备900包括一个或多个数据处理单元901和存储器902。数据处理单元901可以是中央处理单元(cpu)或者具有数据处理能力和/或指令执行能力的其他形式的处理单元，并且可以控制数据编码设备900中的其他组件以执行期望的功能。存储器902可以包括一个或多个计算机程序产品，计算机程序产品可以包括各种形式的计算机可读存储介质，例如易失性存储器和/或非易失性存储器。易失性存储器例如可以包括随机存取存储器(ram)和/或高速缓冲存储器(cache)等。非易失性存储器例如可以包括只读存储器(rom)、硬盘、闪存等。在计算机可读存储介质上可以存储一个或多个计算机程序指令，数据处理单元901可以运行程序指令，以实现上文的本公开的各个实施例的数据编码方法以及/或者其他期望的功能。在计算机可读存储介质中还可以存储诸如输入信号、信号分量、噪声分量等各种内容。在一个示例中，数据编码设备900还可以包括：输入接口903和输出接口904，这些组件通过总线系统和/或其他形式的连接机构(未示出)互连。例如，在该数据编码设备是dsp时，该输入接口903可以是i2s协议的接口，用于接收麦克风等设备采集的音频数据。该输出接口904可以向外部输出数据，例如经过数据编码设备对音频数据进行编码的编码数据。例如，输出接口可以是i2s协议的接口，用于向如图1所示的处理器发送编码数据。当然，为了简化，图9中仅示出了该数据编码设备900中与本公开有关的组件中的一些，省略了诸如总线等等的组件。除此之外，根据具体应用情况，数据编码设备900还可以包括任何其他适当的组件。示例性计算机程序产品和计算机可读存储介质除了上述方法和设备以外，本公开的实施例还可以是计算机程序产品，其包括计算机程序指令，所述计算机程序指令在被处理器运行时使得所述处理器执行本说明书上述“示例性方法”部分中描述的根据本公开各种实施例的数据编码方法中的步骤。所述计算机程序产品可以以一种或多种程序设计语言的任意组合来编写用于执行本公开实施例操作的程序代码，所述程序设计语言包括面向对象的程序设计语言，诸如java、c++等，还包括常规的过程式程序设计语言，诸如“c”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。此外，本公开的实施例还可以是计算机可读存储介质，其上存储有计算机程序指令，所述计算机程序指令在被处理器运行时使得所述处理器执行本说明书上述“示例性方法”部分中描述的根据本公开各种实施例的数据编码方法中的步骤。所述计算机可读存储介质可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以包括但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(ram)、只读存储器(rom)、可擦式可编程只读存储器(eprom或闪存)、光纤、便携式紧凑盘只读存储器(cd-rom)、光存储器件、磁存储器件、或者上述的任意合适的组合。以上结合具体实施例描述了本公开的基本原理，但是，需要指出的是，在本公开中提及的优点、优势、效果等仅是示例而非限制，不能认为这些优点、优势、效果等是本公开的各个实施例必须具备的。另外，上述公开的具体细节仅是为了示例的作用和便于理解的作用，而非限制，上述细节并不限制本公开为必须采用上述具体的细节来实现。本说明书中各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似的部分相互参见即可。对于系统实施例而言，由于其与方法实施例基本对应，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。本公开中涉及的器件、装置、设备、系统的方框图仅作为例示性的例子并且不意图要求或暗示必须按照方框图示出的方式进行连接、布置、配置。如本领域技术人员将认识到的，可以按任意方式连接、布置、配置这些器件、装置、设备、系统。诸如“包括”、“包含”、“具有”等等的词语是开放性词汇，指“包括但不限于”，且可与其互换使用。这里所使用的词汇“或”和“和”指词汇“和/或”，且可与其互换使用，除非上下文明确指示不是如此。这里所使用的词汇“诸如”指词组“诸如但不限于”，且可与其互换使用。可能以许多方式来实现本公开的方法和装置。例如，可通过软件、硬件、固件或者软件、硬件、固件的任何组合来实现本公开的方法和装置。用于所述方法的步骤的上述顺序仅是为了进行说明，本公开的方法的步骤不限于以上具体描述的顺序，除非以其它方式特别说明。此外，在一些实施例中，还可将本公开实施为记录在记录介质中的程序，这些程序包括用于实现根据本公开的方法的机器可读指令。因而，本公开还覆盖存储用于执行根据本公开的方法的程序的记录介质。还需要指出的是，在本公开的装置、设备和方法中，各部件或各步骤是可以分解和/或重新组合的。这些分解和/或重新组合应视为本公开的等效方案。提供所公开的方面的以上描述以使本领域的任何技术人员能够做出或者使用本公开。对这些方面的各种修改对于本领域技术人员而言是非常显而易见的，并且在此定义的一般原理可以应用于其他方面而不脱离本公开的范围。因此，本公开不意图被限制到在此示出的方面，而是按照与在此公开的原理和新颖的特征一致的最宽范围。为了例示和描述的目的已经给出了以上描述。此外，此描述不意图将本公开的实施例限制到在此公开的形式。尽管以上已经讨论了多个示例方面和实施例，但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组合。当前第1页12