一种多声码器的存储器管理方法
【技术领域】
[0001 ] 本发明涉及一种多声码器的存储器管理方法。
【背景技术】
[0002]一般而言，通信处理系统带有的实时处理用户语音的声码器是利用数字信号处理器(DSP)来实现的。图1是DSP带有的一般存储器的结构图。如图所示，存储器由输入存储器(10)和输出存储器(30)构成，各个输入/输出存储器(10/30)由共享存储器(13/33)和为了进行实时处理而处理一个声码器的两个存储器缓冲区(15-0、15-1/35-0、35-1)构成。
[0003]在上述结构中，语音数据通过共享存储器(13)输入后，输入的语音数据通过共享存储器(13)堆积于输入缓冲区0(15-0)，随着语音数据的不断堆积，如果输入缓冲区0(15-0)放满，则向内核(20)接入中断信号，使内核(20)处理堆积于输入缓冲区0(15-0)的语音数据。
[0004]如上所述，接收到中断信号的内核(20)对输入缓冲区0(15-0)堆积着的语音数据进行处理，生成数据包(Packet)形态的输出数据。其中，内核(20)在处理输入缓冲区0(15-0)中堆积的语音数据的过程中，语音继续实时输入，所以，输入的语音数据被堆积在剩余的输入缓冲区1(15-1)。
[0005]另一方面，由内核(20)生成的输出数据堆积在输出缓冲区1 (35-1),随着输出数据不断堆积，如果输出缓冲区1 (35-1)放满，则传输输出缓冲区1(35-1〕中堆积的输出数据。其中，象输入端一样，在输出端传输堆积于输出缓冲区1 (35-1)的输出数据的过程中，内核(20)对堆积于输入缓冲区1(15-1)的语音数据进行处理，生成输出数据，所以，由内核
(20)生成的输出数据被堆积于剩余的输出缓冲区0(35-0)。
[0006]如上所述，以往的结构是可以利用双缓冲区实时处理语音。
[0007]但在上述的以往结构中，却存在一个DSP芯片不能支持帧尺寸不同的多种声码器的问题。
[0008]因此，开发出可以在一个DSP芯片中支持多种声码器的存储器结构。如图2所示，它由一个共享存储器(13)和为进行实时处理而对多种声码器进行处理的、具有双缓冲区(15-0、15-1)结构的特定存储器构成。
[0009]上述共享存储器(13)是最初保存输入DSP芯片的语音数据的存储器，共享存储的容量根据具有最低帧的声码器的存储容量进行设置。
[0010]而且，特定存储器(15)按各个帧尺寸进行设置，由双缓冲区结构构成。例如，在一个DSP芯片支持10ms和30ms声码器的情况下，如图3所示，各需要两个支持10ms声码器的10ms存储器缓冲区和支持30ms声码器的30ms存储器缓冲区。其中，30ms存储器缓冲区由3个10ms存储器缓冲区构成。
[0011]在这种结构中，如果语音输入后，按通道堆积于共享存储器(13)中，那么被称为程序机的存储器管理器(40)可以按照特定声码器和通道，把语音数据复制到具有双结构的特定缓冲区中，如果相应缓冲区装满，则向内核(20 )接入中断信号，使其处理相应缓冲区中堆积的语音数据。
[0012]但是在上述的结构中却存在这样一种问题，当通道或声码器数量增加时，不仅是存储容量会大大增加，由于要对声码器和通道进行判断，并把共享存储器(13)中存储的语音数据复制到声码器的特定缓冲区，所以处理变得更加复杂，整体声码器处理时间增加。
[0013]如上所述，如果处理时间增加，则用户在通话时可能感到不便，同时还会因延迟时间较长而发生通话断开的现象。
【发明内容】
[0014]为解决上述现有的缺点，本发明的主要目的在于提供一种实用的多声码器的存储器管理方法，具有各个声码器所要求的帧尺寸的最小公倍数的综合存储器使用双缓冲区，无须对声码器进行比较判断，把语音数据复制到综合存储器，从而能够减小存储容量，缩短语音处理迟延时间。
[0015]为达成以上所述的目的，本发明的一种多声码器的存储器管理方法采取如下技术方案:
一种多声码器的存储器管理方法，其特征在于，由如下几个过程构成:
复制过程，如果共享存储器已满，则把上述共享存储器中堆积的语音数据复制到综合存储器的一侧缓冲区；
确认过程，确认在接收上述语音数据的通道中使用的声码器；接入过程，如果上述确认的声码器要处理的容量的语音数据堆积于上述一侧缓冲区，则向内核接入中断信号；
处理过程，根据上述中断信号，处理堆积于上述综合存储器的语音数据。
[0016]所述接入中断信号的过程包括如下几个步骤:
判断步骤，判断上述一侧缓冲区是否已装满了上述确认的声码器要处理的容量的语音数据；
接入步骤，如果上述判断结果是上述确认的声码器要处理的容量的语音数据已装满，则向上述内核接入中断信号；
继续复制步骤，如果上述判断结果是上述确认的声码器要处理的容量的语音数据未装满，则继续把上述共享存储器中堆积的语音数据复制到上述一侧缓冲区，直至上述确认的声码器要处理的容量的语音数据装满为止。
[0017]采用如上技术方案的本发明，具有如下有益效果:
本发明具有各个声码器所要求的帧尺寸的最小公倍数的综合存储器使用双缓冲区，无须对声码器进行比较判断，把语音数据复制到综合存储器，从而能够减小存储容量，缩短语音处理迟延时间。
【附图说明】
[0018]图1是DSP带有的一般存储器的结构图。
[0019]图2及图3是以往多声码器的存储器结构的示例图。
[0020]图4是本发明一个实施例的多声码器的存储器结构的示例图。
[0021]图5是本发明另一个实施例的多声码器的存储器管理方法流程图。
【具体实施方式】
[0022]为了进一步说明本发明，下面结合附图进一步进行说明:
图4是本发明一个实施例的多声码器的存储器结构的示例图，它由共享存储器(110)和具有双缓冲区结构的综合存储器(120)构成。
[0023]在上述结构中，共享存储器(110)是最初保存输入DSP芯片的语音数据的存储器，共享存储容量按具有最低帧的声码器所要求的存储容量进行设置。
[0024]综合存储器(120)为了实