一种少层三氧化钼二维原子晶体纳米片的制备方法和应用与流程

本发明属于纳米材料技术领域，特别涉及一种机械剥离法，化学刻蚀法制备少层三氧化钼二维原子晶体纳米片的方法。

背景技术：

二维石墨烯具有非常优异的光电特性，但是其带隙为0，而且带隙难以打开，严重制约了材料在半导体器件中的应用。二维半导体氧化物材料具有较高的介电常数，带隙较宽且结构可以调控，因此其材料的制备和器件应用受到迅速的关注。alfa相三氧化钼具有二维层状结构，一个分子层厚度为0.7nm，介电常数随尺寸降低而增加。同时材料具有约3ev的宽带隙，其带隙宽度可以通过缺陷或者离子的引入进行调控，并进而调控其光电特性，因此在场效应器件(balendhran.s.etal.(2013)."fieldeffectbiosensingplatformbasedon2dα-moo3."acsnano7(11):9753-9760.)，光电探测(wangy.etal.(2017)."growthoflarge-scale,large-size,few-layeredα-moo3onsio2anditsphotoresponsemechanism."acsappliedmaterials&interfaces9(6):5543-5549.)，等离激元热处理(song,g.etal.(2014)."hydrophilicmolybdenumoxidenanomaterialswithcontrolledmorphologyandstrongplasmonicabsorptionforphotothermalablationofcancercells."acsappliedmaterials&interfaces6(6):3915-3922.)，光催化(sreedhara.m.b,etal.(2013)."synthesis,characterization,andpropertiesoffew-layermoo3."chemistry–anasianjournal8(10):2430-2435.)等领域有重要的应用前景。

目前制备二维三氧化钼原子晶体(厚度<10nm)的方法有：1.机械剥离法(kalantar-zadeh.k.etal.(2010)."synthesisofnanometre-thickmoo3sheets."nanoscale2(3):429-433.)。机械剥离法制备的优点在于材料结晶质量高，缺陷小。然而由于氧化钼的层内机械强度较弱，难以如石墨烯一般通过机械剥离法制备大面积(长或宽10μm以上)少层晶体。而且机械剥离法的效率极低，厚度无法调控，只能在显微镜下随机寻找，特性难以进一步调控。2.溶液剥离法(hanlond.etal.(2014)."productionofmolybdenumtrioxidenanosheetsbyliquidexfoliationandtheirapplicationinhigh-performancesupercapacitors."chemistryofmaterials26(4):1751-1763.)；溶液剥离法的优点是制备产量大，但是在刻蚀的时候氧化钼会很容易破碎，形成长宽尺寸小于1微米的薄片，适合大规模的光催化等化学领域的应用，但是不适合作为光电半导体器件。另外制备的材料缺陷多，特性难以调控。3.汽相沉积法。汽相沉积法可以制备高质量、大面积(长度达毫米级以上)的少层薄膜。但是需要以云母作为衬底。(molina-mendozaa.j.etal.(2016)."centimeter-scalesynthesisofultrathinlayeredmoo3byvanderwaalsepitaxy."chemistryofmaterials28(11):4042-4051.)由于云母与半导体工艺不兼容，需要进一步进行材料的转移，不仅仅工艺复杂，而且转移过程引进的缺陷和杂质难以控制。通过工艺改进可以在硅以及二氧化硅上制备高质量，大面积(几十微米量级)的少层氧化钼晶体。但是生长的温区小，工艺调控难度大，能源的消耗及材料的损耗较大，制备时间较长，同时后期的材料特性调控时材料的空间特性不均匀(wang.y.etal.(2017)."growthoflarge-scale,large-size,few-layeredα-moo3onsio2anditsphotoresponsemechanism."acsappliedmaterials&interfaces9(6):5543-5549)，不利于应用的扩展。

技术实现要素：

为了克服上述现有技术的缺点与不足，本发明的首要目的在于提供一种少层三氧化钼二维原子晶体纳米片的制备方法。该方法工艺过程简单，成本低廉。

本发明另一目的在于提供一种由上述方法制备得到的少层三氧化钼二维原子晶体，该晶体的缺陷可控，可制备不同导电特性的二维三氧化钼原子晶体，可应用于半导体光电转换器件、二维叠层器件的制备等领域。

本发明通过将三氧化钼粉末转换为单晶材料，通过机械剥离法转移到任意不能被碱溶液刻蚀的衬底，通过碱溶液刻蚀，可以获得长、宽尺度在几十到几百微米的少层三氧化钼二维原子晶体。本方法结合机械剥离法和化学刻蚀法的优点，利用衬底对界面层的保护作用，来获得大量大面积的少层氧化钼晶体。

本发明的目的通过下述方案实现：

一种少层三氧化钼二维原子晶体纳米片的制备方法，其包括以下具体步骤：

(1)取三氧化钼粉末若干置于坩埚中，在非还原性气氛中，包括干燥空气环境或/惰性环境或低真空环境加热到580℃～780℃，时间1h以上，获得三氧化钼单晶片；

(2)取三氧化钼单晶片粘到胶带上，将胶带对折，使三氧化钼单晶片夹在胶带具有粘性一侧的中间，压实然后撕下，三氧化钼单晶片一分为二。重复上述过程3～10次；

(3)将所用衬底放入溶剂中超声清洗；

(4)将附有三氧化钼的胶带贴附在所用衬底，挤压胶带，去除胶带和硅片之间的空气，使胶带和衬底完全贴附。慢慢将胶带从衬底上撕下，大量厚度不同的三氧化钼薄片由于静电吸附被转移到衬底上；

(5)将粘附有三氧化钼的衬底浸泡于碱性溶液中，时间8～20s，取出后迅速用氮气吹干即可。

步骤(1)所述的三氧化钼粉末为微米或纳米级别的非晶或多晶粉末。如已经提纯结晶至毫米级单晶，可略过此步骤。

步骤(1)中所述的干燥空气为湿度低于90％的空气气氛。优选的，湿度小于40％。所述的惰性环境为n2或ar等。低真空环境为压强高于10^-4pa的真空环境。

步骤(1)中所述的加热温度和时间视三氧化钼的堆积程度决定。温度过高或者时间过长将使部分三氧化钼升华损失。优选的为580℃，时间1h以上。在此温度氧化钼的升华较弱，可以维持更长的时间使三氧化钼完全转化为晶体而不致材料损失。

步骤(1)所述热处理再结晶法工艺简单，但可不局限于热处理，其他采用化学汽相沉积法，物理汽相沉积法等实现大单晶的制备的方法均可采用。

步骤(2)中所用的三氧化钼为单晶片尺寸需达到亚毫米级，单晶片尺寸决定了后续原子晶体的最大尺寸。

步骤(2)中所用的胶带为任意具有粘性的胶带即可，采用低残留的3m胶带等可以保持衬底干净，不需要进行后续的清洁。

步骤(3)所述的衬底为二氧化硅、硅、ito玻璃或者其他平整且室温下不易溶于强碱的材料。

优选的，步骤(3)中所述的衬底为二氧化硅和硅衬底。

步骤(3)中所述的溶剂为乙醇、丙酮和去离子水中的至少一种。

步骤(5)中所述的碱溶液包括氢氧化钠、氢氧化钾等碱溶液。采用较高浓度、较强的碱所需浸泡时间较少，更有利于形成大面积的少层氧化钼。通过控制碱浓度、碱的强弱和浸泡时间可以获得不同缺陷的三氧化钼。

优选的，如采用2m氢氧化钾溶液，浸泡时间为8～10s，可获得低缺陷的原子晶体。

上述的少层三氧化钼二维原子晶体的长度为50～100μm，厚度小于7nm；纳米片为十层以下；其导电性随衬底浸泡于碱性溶液的时间的增长而增强。可应用在光电传感、光电转换、气敏传感以及二维叠层器件的制备等光电器材领域。

本专利的发明方法利用了两个机制：

1.利用碱性溶液对三氧化钼的刻蚀存在各向异性刻蚀，对晶体平面(010)的刻蚀速率远小于其他晶面。

2.机械剥离转移的三氧化钼晶体与衬底界面存在强烈的相互作用，因此阻挡了碱性溶液的渗入，保证了界面的原子层在浸泡过程中不被刻蚀。

本发明相对于现有技术，具有如下的优点及有益效果：

(1)本发明制备的三氧化钼二维原子晶体尺寸相比于液相法有2个数量级的提高，在衬底的分散性非常好；与单纯的机械剥离法相比尺寸更大，更加高效，产率大幅度提高。

(2)与化学汽相沉积法相比工艺简单，能耗少，材料消耗少，而且可以制备在更多种类的衬底上，同时可以通过控制刻蚀时间产生所需的缺陷来达到材料光电特性的调控。

附图说明

图1为本发明的制备流程图。

图2为实施例1所制备的三氧化钼二维原子晶体的扫描电子显微镜图片，显示制备的样品长度为50～100μm。

图3为实施例1所制备的三氧化钼二维原子晶体的原子力显微镜图片。

图4为图3中三氧化钼边缘轮廓曲线，显示厚度为3.96nm。

图5为少层三氧化钼和体材料拉曼光谱的对比图。其中“*”对应的峰为衬底的si峰。“○”对应的峰为氧化钼的拉曼振动峰，分别为819cm^-1的o-mo2拉伸振动和670cm^-1的o-mo3拉伸振动。

图6为少层三氧化钼的透射电子显微镜图像，可计算(100)晶面间距为0.356nm和(001)面间距为0.402nm。

图7采用微加工技术在纳米片两端制备金电极制备两端端器件，测量得到不同浸泡时间的三氧化钼原子晶体的电压-电流特性曲线。

具体实施方式

下面结合实施例和附图对本发明作进一步详细的描述，但本发明的实施方式不限于此。以下实例所用的三氧化钼粉末均购自阿拉丁公司。

实施例1

(1)取购买的三氧化钼粉末(纯度99.9％)1g置于长5cm宽2cm的方型陶瓷坩埚中。将坩埚放置于管式炉中，两端不封闭，空气湿度为40％。将坩埚加热到580℃，维持1h，获得三氧化钼单晶片。

(2)选取三氧化钼单晶片放置于3m胶带具有粘性的一面，将胶带对折，用橡皮多次沿同一方向挤压摩擦胶带背面，撕下，可以看到部分三氧化钼单晶片被分离带粘性的到另外一半胶带上。重复上过程5次左右。

(3)将表面有300nm二氧化硅层的硅片切割为1×1cm²小片作为衬底，将衬底放入干净的烧杯中依次经过酒精、丙酮、去离子水各超声10min。取出洗好的衬底，用氮气枪吹干。

(4)将粘附有三氧化钼的胶带粘贴到准备好的二氧化硅层上。尺子等硬物轻刮表面，去除胶带和硅片之间的空气，使胶带和衬底完全贴附即可。慢慢将胶带从衬底上撕下，可看到大量厚度不同的三氧化钼薄片由于静电吸附被转移到衬底上。

(5)配制浓度为2m的氢氧化钾溶液，将粘附有三氧化钼的二氧化硅片垂直完全浸泡进入氢氧化钾溶液中，维持时间8s，之后取出迅速用高压氮气枪吹去表面残留液滴。

(6)图2显示制备的少层的三氧化钼二维原子晶体的扫描电子显微镜图片。由于纯三氧化钼导电性较差，在图中呈现黑色。图2显示多片三氧化钼片尺寸普遍达到几十微米的长度，部分可以达到上百微米。图3和图4分别对中间的氧化钼片进行形貌成像，测试得到厚度为3.96nm，5～6层分子层厚度，为少层原子晶体。图5的拉曼光谱显示少层的三氧化钼由于厚度的减小，拉曼共振峰信号明显减弱，并且峰宽增加。少层的拉曼谱线可以明确观察到819cm^-1的o-mo2拉伸振动和670cm^-1的o-mo3拉伸振动，可以确认为三氧化钼。图6的高分辨透射电子显微镜照片显示三氧化钼沿着(100)面和(001)面生长，面间距分别为0.356nm和0.402nm，显示三氧化钼为的晶格有所扭曲，说明该方法可以影响晶格结构，进而用以调控材料的导电特性。制备光电器件。

实施例2

(1)取购买的三氧化钼粉末(纯度99.9％)1g置于长5cm宽2cm的方型陶瓷坩埚中。将坩埚放置于管式炉中，两端不封闭，空气湿度～40％。将坩埚加热到580℃，维持1h，获得三氧化钼单晶片。

(2)选取三氧化钼单晶片放置于3m胶带具有粘性的一面，将胶带对折，用橡皮多次沿同一方向挤压摩擦胶带背面，撕下，可以看到部分三氧化钼单晶片被分离带粘性的到另外一半胶带上。重复上过程5次左右。

(3)将表面有300nm二氧化硅层的硅片切割为1×1cm²小片作为衬底，将衬底放入干净的烧杯中依次经过酒精、丙酮、去离子水各超声10min。取出洗好的衬底，用氮气枪吹干备用。

(4)将粘附有三氧化钼的胶带粘贴到准备好的二氧化硅层上。尺子等硬物轻刮表面，去除胶带和硅片之间的空气，使胶带和衬底完全贴附即可。慢慢将胶带从衬底上撕下，可看到大量厚度不同的三氧化钼薄片由于静电吸附被转移到衬底上。

(5)配制浓度为2m的氢氧化钾溶液，将粘附有三氧化钼的二氧化硅片垂直完全浸泡进入氢氧化钾溶液中，维持时间20s，之后取出迅速用高压氮气枪吹去表面残留液滴。

(6)浸泡20s的三氧化钼原子晶体仍然保持纳米片状结构。图7对比了浸泡时间为8s和20s的电压电流特性曲线。从中可以看出，浸泡时间较短时对样品施加1v电压的电流仅为na量级，电阻较高。浸泡时间增加后电流增加了1个量级。通过原子力显微镜可以确认表面出现纳米颗粒形貌，显示晶体中缺陷增加使得电阻降低。因此通过控制浸泡时间，可以控制纳米片的表面形貌和电学特性。制备的三氧化钼纳米片可制备光电器件。

实施例3

(1)取购买的三氧化钼粉末(纯度99.9％)1g置于长5cm宽2cm的方型陶瓷坩埚中。将坩埚放置于管式炉中，两端不封闭，空气湿度为40％。将坩埚加热到580℃，维持1h，获得三氧化钼单晶片。

(2)选取三氧化钼单晶片放置于3m胶带具有粘性的一面，将胶带对折，用橡皮多次沿同一方向挤压摩擦胶带背面，撕下，可以看到部分三氧化钼单晶片被分离带粘性的到另外一半胶带上。重复上过程5次左右。

(3)将导电的纯硅片切割为1×1cm²小片作为衬底，将衬底放入干净的烧杯中依次经过酒精、丙酮、去离子水各超声10min。取出洗好的衬底，用氮气枪吹干。

(4)将粘附有三氧化钼的胶带粘贴到准备好的硅片上。尺子等硬物轻刮表面，去除胶带和硅片之间的空气，使胶带和衬底完全贴附即可。慢慢将胶带从衬底上撕下，可看到大量厚度不同的三氧化钼薄片由于静电吸附被转移到衬底上。

(5)配制浓度为2m的氢氧化钾溶液，将粘附有三氧化钼的硅片垂直完全浸泡进入氢氧化钾溶液中，维持时间8s，之后取出迅速用高压氮气枪吹去表面残留液滴。

(6)获得的三氧化钼纳米片与在二氧化硅表面制备的三氧化钼纳米片表面形貌和电学特性相同。相比于二氧化硅衬底，硅为导电衬底，因此可以直接制备垂直半导体器件。

上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。