专利名称：高深宽比微结构体的制造方法
技术领域：
本发明涉及一种微结构体的制造方法，特别是涉及一种以集成电路工艺技术制作的高深宽比微结构体的制造方法。
背景技术：
目前有许多微机电组件与集成电路整合在单一芯片上技术被提出。其中一种即是悬浮结构的微机电组件，是在集成电路布局完成后，再以蚀刻的方式，将微机电组件底部的硅基板掏空，以形成一微悬浮结构。
微悬浮结构例如梳状致动器，利用静电力驱动使得悬浮的结构产生位移，以作为其它微机结构的动力来源。另一例如加速度计，因外力使得悬浮的质量块结构产生位移而改变电极闸板间原有的电荷量，进而测得其物体的加速度，这些组件的特征之一是其为高深宽比微机电组件。
高深宽比微结构体应用于弹簧常数K比较大的机械组件，因为弹簧常数K比较大的机械组件若需要比较快的反应时间，就需要以高深宽比微结构体来制作才能达到最佳的效果。
公知的工艺技术中已公开了许多关于制作高深宽比(High AspectRatio)微结构体的方法，例如Kevin A.Shaw、Z.Lisa Zhang、Noel C.MacDonald等人所提出的技术(载于美国专利公告第5719073号、第5846849号、第6051866号中)“Microstructures And Single Mask，Single-crystalProcess For Fabrication Thereof”中所提出的高深宽比微结构体及其制作方法，其主要的技术特征在于利用微影工艺、薄膜沉积工艺、干蚀刻工艺等以制作出微结构。其主要步骤如下先沉积一氧化层薄膜当屏蔽层，再使用光微影定义出屏蔽形状，接着以非等向性蚀刻定义出高深宽比结构，续沉积一氧化层薄膜并以蚀刻移除沟槽底部的薄膜，再以非等向性蚀刻而蚀刻硅基板，再利用等向性干蚀刻将结构体底部掏空使其结构悬浮，最后再沉积一层金属层当作电极。
上述所公开的技术中，存在许多仍可改进的空间。例如在制作高深宽比微结构的部分，需要多道光微影及薄膜沉积的工艺，才能定义出一微结构体，再利用非等向性蚀刻定义出高深宽比的微结构，最后经由一蚀刻信道以进行微结构悬浮的工艺。
另外该蚀刻信道在往硅基板蚀刻前，必须先对复晶硅层以及复晶硅层与硅基板间的二氧化硅介电层进行蚀刻之后，才能对硅基板进行等向性工艺。而在使微结构悬浮的工艺步骤中，倘若以干蚀刻方式，时间需要比较久，若以湿蚀刻方式，则金属电极容易在蚀刻的过程中被破坏。一般说来，光微影步骤的次数是工艺难易程度的主要决定因素，换而言之，上述所公开的方法在工艺上较为繁复。
发明内容
鉴于以上公知技术的问题，本发明的主要目的在于提供一种高深宽比微结构的制造方法，利用集成电路的布局技巧及后续的蚀刻步骤即可形成高深宽比的微悬浮结构。
本发明的上述目的是这样实现的一种高深宽比微结构体的制造方法，其中，其步骤包含有提供一基板；在该基板表面依序沉积多层介电层、多层金属层与多层复晶硅层以形成一微结构体与一接触窗插塞，其中该多层金属层间有多个介层窗插塞相接，该接触窗插塞不填入金属以形成一蚀刻信道；以及经由该蚀刻信道蚀刻该微结构下方的该基板，使该微结构悬空成为一高深宽比悬浮结构。
本发明所述的高深宽比微结构体的制造方法，其中，该基板为一硅基板。
本发明所述的高深宽比微结构体的制造方法，其中，该多层介电层为二氧化硅介电层。
本发明所述的高深宽比微结构体的制造方法，其中，该多层金属层为铝、铜和铜铝合金所组合而成。
本发明所述的高深宽比微结构体的制造方法，其中，该蚀刻信道是以非等向性蚀刻工艺完成。
本发明所述的高深宽比微结构体的制造方法，其中，该经由该蚀刻信道蚀刻该微结构下方的该基板部分的步骤为等向性蚀刻工艺。
本发明所述的高深宽比微结构体的制造方法，其中，该经由该蚀刻信道蚀刻该微结构下方的该基板部分的步骤，其蚀刻方法为湿蚀刻与干蚀刻地其中之一。
本发明所述的高深宽比微结构体的制造方法，其中，该湿蚀刻方法的蚀刻液为适当比例的硫酸蚀刻液。
本发明所述的高深宽比微结构体的制造方法，其中，该干蚀刻方法的蚀刻气体为SF6与XeF2的其中之一。
根据本发明所述的技术是利用连接金属层间的介层窗插塞以及连接第一层金属层与硅基板间的接触窗插塞定义蚀刻硅基板的蚀刻信道，在制作微结构体的同时，就以上述的方法同时形成一蚀刻信道，亦即蚀刻信道会随着微结构体完成，最后再以等向性干蚀刻方式蚀刻硅基板，直到微结构体悬浮为止。
根据本发明所述的高深宽比微悬浮结构的制造方法，其步骤包括有首先，提供一基板；接着，在硅基板表面依序沉积各层薄膜以形成一微结构与一蚀刻信道，其中蚀刻信道是以介层窗插塞与接触窗插塞的方式挖开该各层介电层而成；最后以干蚀刻气体经由蚀刻信道蚀刻微结构下方的该基板部分，使该微结构悬空成为一微悬浮结构。
有关本发明的特征与实作，现配合附图作最佳实施例的详细说明。
图1是公知一层复晶硅三层金属的互补式金氧半导体堆栈示意图；图2是本发明的微结构的结构示意图；图3是本发明的高深宽比悬浮微结构示意图；图4A至图4G是本发明所述的高深宽比悬浮微结构的工艺步骤示意图。
具体实施例方式
为更详细说明本发明，请参考图1，为公知一层复晶硅三层金属(Singleploy three metal，1P3M)的互补式金氧半导体(Complementary Metal-OxideSemiconductor，CMOS)堆栈结构示意图，其堆栈结构是在硅基板100表面形成所需的多层线路结构，包含有复晶硅层110、第一金属层120、第二金属层121、第三金属层122以及间隔于其间的介电层130，第一金属层120、第二金属层121间有第一介层窗插塞(via plug)151，第二金属层121与第三金属层122之间有第二介层窗插塞152，第一金属层120与硅基板100间有接触窗插塞153，第三金属层上覆盖有一保护层(Passivation)140以避免集成电路遭受外来杂质及机械性的伤害，另复晶硅层110与硅硅基板100间尚覆盖有一氧化层131。
接触窗插塞与介层窗插塞是多重金属化工艺中所使用的技术，接触窗插塞是指用以连接MOS晶体管各极与金属层的镶入部分，而介层窗插塞则专指用以联系上下不同金属层，而为了不让金属层相接而造成短路，金属层间会有一层用来隔离的介电层。
观察图1中可以得知，如果将第一介层窗插塞151、第二介层窗插塞152以及接触窗插塞153使用微影将其布局在同一位置，便可以在微结构体一层一层堆积完成时，同时完成一蚀刻信道，使微结构体工艺完成后，可以借助该蚀刻信道对硅基板100进行蚀刻以使微结构体悬浮。在公知技术中，其接触窗并不会直接挖开至硅基板，而只是挖开至复晶硅层，因此在蚀刻至硅基板时，还需要多道的光微影工艺及蚀刻工艺才能达成。
也就是说，以介电层与金属层所堆栈的结构视为一微结构体，再以介层窗插塞与接触窗插塞挖开各层薄膜以定义微结构的形状，挖开介电层薄膜后，介层窗插塞与接触窗插塞将形成一蚀刻信道，再以第三金属层与保护层作为硅基板的屏蔽，向下进行非等向性蚀刻至硅基板，至此完成微结构以及蚀刻信道的工艺，如图2所示。
接着再以干蚀刻方式，以干蚀刻反应气如SF6或XeF2经由蚀刻信道150蚀刻硅基板，直到微结构体悬浮为止，如图3所示。如此，便可形成一高深宽比的微悬浮结构。
续以一层复晶硅三层金属结构的实施例详细说明上述的概念。请参考图4A至图4G，为本发明高深宽比的微结构体的工艺步骤示意图。首先在一硅基板100上，分别以光微影工艺、沉积工艺以及蚀刻工艺依序形成一复晶硅层110与介电层130，如图4A所示，接着在介电层130中以接触窗插塞形成蚀刻信道150，如图4B所示。形成蚀刻信道150的工艺步骤包括有以微影工艺将接触窗插塞位置的图案转移到介电层上方的光阻。接着以干蚀刻的方式，将未被光阻保护的介电层，以非等向性蚀刻的方式加以去除。而这个因蚀刻而在介电层中所留下来的柱状空洞，就是要填入插塞的位置，但本发明不进行填入插塞的工艺，以作为蚀刻硅基板的蚀刻信道。
接着，再继续完成第一介层窗插塞151与第一金属层120，并在继续以相同的工艺形成蚀刻信道150，如图4C所示。接着继续进行第二介层窗插塞152与第二金属层121，第三介层窗插塞154与第三金属层122，分别如图4D与图4E所示，最后再沉积一保护层，以完成微结构体。
完成之后，再以蚀刻工艺蚀刻的保护层，如图4F所示，以形成一完整的蚀刻信道150，如图4F所示。从图中可以发现，其侧壁结构体的金属被介电层130所包覆，因此结构体间不会以金属接触造成短路。
最后，进行微结构体悬浮工艺，以等向性干蚀刻反应气(如SF6与XeF2等)，蚀刻硅基板直到微结构体悬浮为止，如图4G所示。
本发明利用集成电路布局的技巧及一道蚀刻后工艺，就能掏空组件底部的硅基板使其悬浮，因此本发明具有下列优点1、不需额外的黄光工艺以完成微结构体，只需要一道干蚀刻工艺即可完成。
2、使用等向性蚀刻干蚀刻对硅基板进行蚀刻，使结构体悬浮。
3、以介电层保护集成电路与微机电组件，可以避免蚀刻造成伤害。
4、使用保护层及金属层当作蚀刻系基板的屏蔽以提高对硅的蚀刻选择比。
5、侧壁结构体的金属被介电层所包覆，因此结构体彼此间不会有金属接触造成短路。
虽然本发明以前述的较佳实施例揭露如上，然其并非用以限定本发明，任何熟习相关技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的专利保护范围以权利要求范围所界定者为准。
权利要求
1.一种高深宽比微结构体的制造方法的制造方法，其特征在于，其步骤包含有提供一基板；在该基板表面依序沉积多层介电层、多层金属层与多层复晶硅层以形成一微结构体与一接触窗插塞，其中该多层金属层间有多个介层窗插塞相接，该接触窗插塞不填入金属以形成一蚀刻信道；以及经由该蚀刻信道蚀刻该微结构下方的该基板，使该微结构悬空成为一高深宽比悬浮结构。
2.如权利要求1所述的高深宽比微结构体的制造方法，其特征在于，该基板为一硅基板。
3.如权利要求1所述的高深宽比微结构体的制造方法，其特征在于，该多层介电层为二氧化硅介电层。
4.如权利要求1所述的高深宽比微结构体的制造方法，其特征在于，该多层金属层为铝、铜和铜铝合金所组合而成。
5.如权利要求1所述的高深宽比微结构体的制造方法，其特征在于，该蚀刻信道是以非等向性蚀刻工艺完成。
6.如权利要求1所述的高深宽比微结构体的制造方法，其特征在于，该经由该蚀刻信道蚀刻该微结构下方的该基板部分的步骤为等向性蚀刻工艺。
7.如权利要求1所述的高深宽比微结构体的制造方法，其特征在于，该经由该蚀刻信道蚀刻该微结构下方的该基板部分的步骤，其蚀刻方法为湿蚀刻与干蚀刻地其中之一。
8.如权利要求7所述的高深宽比微结构体的制造方法，其特征在于，该湿蚀刻方法的蚀刻液为适当比例的硫酸蚀刻液。
9.如权利要求7所述的高深宽比微结构体的制造方法，其特征在于，该干蚀刻方法的蚀刻气体为SF6与XeF2的其中之一。
全文摘要
本发明涉及一种高深宽比微结构体的制作方法，是利用介层窗插塞(VIA)与接触窗插塞(CONTACT)定义微结构的形状，并且借以形成一蚀刻信道，在微结构形成后，蚀刻信道也随之形成，最后再以等向性的蚀刻工艺经由蚀刻信道掏空微结构下方的硅基板，以制造高深宽比的悬浮微结构体，与公知技术相比较可以节省大量的光微影步骤，且易于整合至现有的工艺，利用现有的集成电路工艺设备即可完成高深宽比微悬浮结构的制造。
文档编号B81C1/00GK1506297SQ0215587
公开日2004年6月23日 申请日期2002年12月12日 优先权日2002年12月12日
发明者郭乃豪, 颜凯翔, 邱景宏, 蔡柏豪, 李裕文 申请人:财团法人工业技术研究院