具有应力减小层的气密性密封封装的制作方法

本发明总体上涉及电子封装并且更具体涉及微机电系统(MEMS)封装。

背景和概述

如现有技术中已知的，微机电系统(MEMS)被集成在结合了电和机械部件的器件或系统中。MEMS器件可例如利用标准的集成电路批处理技术制造。MEMS器件的示例性应用包括微尺度上的感测、控制、和致动。这种MEMS器件可单独或以阵列形式发挥作用用于产生微尺度上的效果。

如现有技术中已知的，许多MEMS器件需要气密性密封环境以获得最大性能。这可以是真空环境、受控的压力环境或受控的气体环境。封装环境还为MEMS器件提供保护和最佳的操作环境。MEMS器件的特殊例子包括红外MEMS、比如测辐射热仪，有时也称为微测辐射热计，某些惯性MEMS、比如陀螺仪和加速计，以及光学机械器件、比如移动镜阵列。先前，在制造和切割MEMS器件晶片之后，MEMS器件已经被单独封装在真空兼容的封装中。然而，通常情况下，将MEMS器件封装在传统的金属或陶瓷封装中的成本可能是器件制造成本的约10至100倍。如果在封装中需要真空的话尤其是这样。

多年来，已经研发出各种类型的红外探测器。许多包括上面具有焦平面阵列的基板，焦平面阵列包括分别对应于相应像素的多个探测器元件(探测器器件)。基板包含集成电路，其被电耦合到探测器元件，并且通常被已知为只读集成电路(ROIC)并且利用适当的信号调节和处理来集成来自每一个探测器元件的信号和多路复用来自芯片的信号。

某些微机电(MEMS)器件就是这样，测辐射热仪可能需要被气密性封装在真空或其它受控的环境条件中，以用于最好的性能。测辐射热仪阵列的封装的示例性要求包括可靠的气密性密封以能够使高真空保持一延长时间段，IR窗口材料与良好的红外传输的集成，以及高产率/低成本封装。MEMS器件的可靠性和成本都取决于所选的包装(封装)技术。对于基于MEMS的测辐射热仪来说，封装可在芯片级或晶片级进行。在这种情况下常用的封装方式是制造保护性、IR-传输用的盖晶片，或窗口盖晶片(WCW)，并且在切割之前将其结合到包含有源IR探测器测辐射热仪区域的半导体基板或器件晶片的暴露表面。盖晶片有时也称为窗口或盖结构，在其中形成有腔，从而当盖晶片被颠倒过来并且结合到器件晶片时，这些腔提供足够的间隙来将MEMS器件容纳于其中并且进行保护，如在发明人为Ray等的、于1997年12月23日授权的、题为“Integrated infrared microlens and gas molecule getter grating in a vacuum package”的美国专利No.5701008中公开的。如在这里描述的，并且参考图1和2，封装组件被示出为具有半导体材料、优选硅的只读集成电路(ROIC)基板2。IR探测器阵列14被定位在基板2上并且包括多个单个的探测器元件，也称为像素6。虽然图2在探测器区域10中只示出了5x6矩形阵列的探测器像素6，但应理解，典型的IR集成电路通常包括具有多达几百个或甚至上千乘以几百或甚至上千个像素6的平面IR探测器阵列。在大多数商业应用中，IR探测器经常被冷却并且通过感测IR辐射施加到探测器上的热而引起的温度升高来检测IR辐射的强度。被冷却的IR探测器的典型例子是氧化钒(VOx)微测热辐射计(MB)，其中多个单个的探测器通常以阵列的形式、通过传统的半导体制造工艺形成在ROIC基板2上。MB阵列通过感测IR产生的热来探测IR辐射，并且也称为焦平面阵列(FPA)或传感器芯片组件(SCA)。基板2是用于处理测辐射热仪产生的信号的集成电路。在本例子中，测辐射热仪是当温度改变时其电阻也改变的微桥电阻。进来的辐射导致微桥的温度改变。虽然其它半导体材料、比如Si可以使用，但VOx是在大多数商业IR探测应用中使用的常规可得到且经济有效的材料。

如在上述美国专利No.5701008中介绍的，真空密封的组件包括围绕着IR探测器阵列的气密性密封件8，用于密封探测器阵列免于大气。密封件8例如可以是铟、金锡、或其它焊料，当密封件被沉积在基板2或优选晶片10上时密封件的高度被精确地控制。密封件8支撑第二基板，盖晶片，这里是IR透明窗口10，例如在这里是硅，使得，利用晶片级的封装，窗口晶片10必须具有与FPA晶片相容的热膨胀系数，FPA晶片也是硅。晶片10可包括吸气材料，图中未示出，其被形成在晶片10的表面上具有预定表面积的表面预定区域中，如在上述美国专利No.5701008中介绍的。

如现有技术中已知的，晶片级封装(WLP)被研发出来，通过消除传统的封装而解决MEMS封装的高成本问题。一个这种WLP封装在于2003年2月18日获得授权的、发明人为Gooch等人、题为“Vacuum package fabrication of integrated circuit components”的美国专利No.6,521,477中介绍了。在一种WLP工艺中，两个晶片可利用连接材料结合到一起，以生成结合的晶片。例如，其中一个晶片是半导体(例如，硅)器件晶片，在该晶片的探测器区域中具有探测器器件，该探测器区域与只读集成电路(ROIC)设置在该器件晶片的中心内部区域中，上述只读集成电路被使用围绕着该器件晶片的探测器区域设置的密封焊料金属环结合到另一个晶片、盖晶片。在半导体晶片中形成器件之后，晶片包括薄的玻璃罩层，比如氮化硅或氮氧化硅(SiON)。密封环金属使用传统的光刻处理形成，用于形成钛底层，其用作至ROIC玻璃罩的基板粘接层，镍中间层，其用作扩散障碍层，接着是金层，用来防止氧化物形成和增强焊料结合，这随后被称为“密封环”。类似的一组层被形成在盖晶片上，提供用于器件和盖晶片之间的焊料密封件的配合表面。形成密封环之后，焊料，例如Au 80％和Sn 20％，被应用到该器件和该盖晶片中任一者或两者。

虽然所介绍的WLP技术提供了有效的封装，但发明人已经认识到，因为在AuSn焊料和半导体器件晶片之间存在热膨胀系数差，所以在如图3中所示的高应力区域处可能产生应力，其中密封环的边缘接触到该器件或ROIC晶片。这些应力可能导致在如图3中所示的、该器件或ROIC晶片的玻璃罩和下层结构中产生不希望的裂缝。这些裂缝可能使中间介电层(ILD)以及ROIC的ILD中的金属互联迹线断开，导致失效。

更特别地，发明人已经认识到，在现有技术中，密封环金属堆积部(约0.5um厚)和焊料(高达11um厚)具有一致的边缘。随着焊料冷却到～280摄氏度熔融温度以下，焊料比下面的密封环和ROIC收缩得快(焊料CTE～16ppm，硅CTE～3ppm)，并且焊料非常坚硬(AuSn焊料具有高杨氏模量)，所以它不能变形来释放应力。焊料层的收缩趋于在焊料连接部的边缘处拉，这是连接部边缘处的应力点和所产生的裂缝的源。简单地增大密封环下面部分的钛(Ti)部分厚度对应力的影响很小，因为焊料仍在密封环的边缘上产生拉力，造成应力点。通过终结(terminate)该金属被粘接到ROIC表面的边缘的焊短以及提供中间层，将应力向下传导至ROIC表面上局部区域的陡变边缘应力释放缓冲层，例如钛应力释放缓冲层，被终止在ROIC的表面上方并且用更加韧性的材料遮盖。发明人还认识到一旦消除了此一致的边缘，在一个实施例中通过加厚应力释放缓冲层来加厚下面的钛层，或在另一实施例中加厚钛结合材料粘接层，都会进一步减小应力，但只有在首先消除此一致的边缘时才行。

根据本发明，提供了一种结构，其具有：基板；围绕着所述基板的一表面区域设置在所述基板的一表面部分上的金属环；设置在所述金属环上的结合材料，所述结合材料具有内边缘和外边缘；其中所述金属环侧向延伸超出所述结合材料的所述内边缘和外边缘中的至少一个。

在一个实施例中，所述金属环的第一层包括设置在所述基板的表面部分上的应力释放缓冲层，所述第一层具有在预定温度下比所述表面部分的韧性高的韧性以及比所述结合材料的宽度大的宽度，所述应力释放缓冲层侧向延伸超出所述结合材料的所述内边缘和外边缘中的至少一个。

在一个实施例中，所述应力释放缓冲层具有比所述基板的表面部分的膨胀系数大并且比所述结合材料的膨胀系数小的热膨胀系数。

在一个实施例中，所述金属环的顶表面的区域包括禁止所述结合材料粘接到所述顶表面的材料，并且其中所述金属环的部分侧向延伸超出所述结合材料的所述内边缘和外边缘中的至少一个。

在一个实施例中，所述金属环的顶表面上的结合材料掩膜层，所述结合材料穿过所述掩膜层上的暴露所述金属层的顶表面的一部分的窗口，并且其中所述结合材料的一部分穿过所述窗口到达所述金属层的顶表面的暴露部分上。

在一个实施例中，所述金属环的部分侧向延伸超出所述结合材料的所述内边缘和外边缘中的至少一个。

在一个实施例中，包括盖，所述结合材料使所述基板结合到所述盖。

应力释放缓冲层有效地粘接到基板并且不被结合材料弄湿。此外，应力释放缓冲层的热膨胀系数(CTE)优选在被结合到该应力释放缓冲层的基板的表面部分的CTE和焊料或结合材料的CTE之间的中间，并且具有韧性材料的多孔性以在高应力区域中局部屈服，而不是像诸如SiON和硅的材料那样破碎。示例性应力释放缓冲层材料是钛。

利用这种结构，在基板、例如半导体晶片和粘接层之间产生的应力被从结合材料的边缘与半导体晶片接触的位置点移位到结合材料的边缘与应力释放缓冲层接触的位置点，因此被远离半导体晶片和任何相关联的玻璃罩或脆性基板材料转移。这样，应力释放缓冲层用作应力减小层，将高应力区域从脆性玻璃罩移位到更加脆性的下面层。

更特别地，当使用具有高热收缩率的焊料结合和气密性密封两个晶片以形成本封装时，随着焊料从其熔融温度冷却，它会收缩，从而在焊料连接部的边缘处在下面的半导体晶片中诱导高水平应力。使用应力释放缓冲层1隔离位于焊料连接部的边缘处的高应力区域与下面的脆性半导体晶片，插入韧性水平比半导体晶片的韧性水平高的应力释放缓冲层材料，其热收缩率小于焊料但高于下面的晶片。应力释放缓冲层的热膨胀在焊料层和晶片的表面之间，减小了在更加脆性的晶片中的应力。因此，本发明使得高CTE焊料或其它结合材料能够实现与半导体结构上的脆性玻璃罩层集成。此外，该过程可在器件晶片、盖或两者上使用。

应理解，术语环状是指并且包括封装一空间的形状；它可以是圆形，矩形，正方形，椭圆形或可具有不规则形状，比如弯弯曲曲或蜿蜒的形状。

本发明的一个或多个实施例的细节在附图中以及在下面的介绍中阐述了。本发明的其它特征、对象和优势从说明书和附图中以及从权利要求中是很显然的。

附图说明

图1是根据现有技术的用于IR探测器阵列的真空封装的部分被切除的简化立体图；

图2是根据现有技术的在图1的组件中使用的IR探测器阵列的简化平面图；

图3是图2的IR探测器阵列的断面图，该断面图是根据现有技术沿着图2中的线3-3截取的；

图4是根据本公开的气密性密封封装的平面剖视图，该剖视图是沿着图5中的线4-4截取的；

图5是图4的封装的断面图，该断面图是沿着图4中的线5-5截取的；

图5A是图5的断面图的放大部分，该放大部分在图5中用箭头5A-5A包围起来；

图6是根据本发明的另一实施例的气密性密封封装的断面图；

图6A是图6的断面图的放大部分，该放大部分在图6中用箭头6A-6A包围起来。

在各附图中类似的参考标记表示类似的元件。

具体实施方式

现在参考图4和5，气密性密封封装100被示出用于气密性密封器件102。封装100包括：基板104，其在其中心区域106中具有器件102；盖晶片108(图5)；和一对金属环，例如在这里为多层金属环，107DW金属环，107CW；金属环107DW设置在基板104的、环绕出基板104的表面区域106的那个表面上，另一个金属环107CW设置在盖晶片108的环绕着中心区域106的表面上。应理解，在一些应用中可能不需要金属环107CW。金属环107DW包括：环状应力释放缓冲层109DW，其被设置于基板104的上述表面上并且与其直接接触(更具体地设置在基板104的玻璃罩层(overglass)116上并且与其直接接触)，这在图5A更清楚地示出了；以及密封环结构110DW(图5)，其位于环状应力释放缓冲层109DW的上表面上。金属环107CW包括：位于盖晶片108的环绕着中心区域106的那个表面上的环状应力释放缓冲层109CW；和密封环结构110CW，其位于环状应力释放缓冲层109CW的上表面上。结合材料118设置在两个密封环结构110DW，110CW之间，如图5中所示。因此，如在下面更详细描述的，环状应力释放缓冲层109CW是环密封结构110CW的表面下层的材料而环状应力释放缓冲层109DW是环密封结构110DW的表面下层的材料。应力释放缓冲层109CW和109DW中的每一个分别用作盖晶片108和器件晶片(或基板104)的环状结合材料应力释放缓冲层。

更特别地，基板104包括：提供只读集成电路ROIC的半导体器件晶片112，例如在这里是硅；器件晶片112的上表面上的层间介电层(ILD)114，其具有用于ROIC部件的金属互连的导电迹线；和设置在层114上的玻璃罩层116，如图所示。器件102例如在这里是红外线(IR)探测器阵列，例如在这里是测辐射热仪，其设置在玻璃罩116的中心区域106中，如图所示。盖晶片108是任何IR透明材料并且具有设置于器件102之上的腔，如图所示，并且可以包括吸气材料，未示出。

由于在下面将要介绍的原因，所述一对环状应力释放缓冲层109DW，CW中的每一个是高韧性材料，例如在这里是钛。环状应力释放缓冲层109DW设置在玻璃罩层116上，如上所述。两个密封环结构110DW和110CW中的每一个包括分别在玻璃罩116和盖晶片108上的应力释放缓冲层109上设置的基板粘接层122、例如在这里是钛，在图5A中更清楚地示出用于密封环结构110DW的下基板粘接层122；设置在基板粘接层122上的扩散阻挡层124，例如在这里是Ni或Pt，如图所示，用于防止结合材料118扩散到基板粘接层122内(或与其相互作用)；和设置在扩散阻挡层124上的氧化物阻挡/结合材料粘接层126，例如在这里是金(AU)，如图所示，用于防止氧化物形成和促进焊料弄湿。

应注意所述一对环状应力释放缓冲层109CW，109DW中的每一个分别比密封环结构110CW，110DW和结合材料118宽。应注意，在本实施例中，环状应力释放缓冲层109CW，109DW的内和外边缘109a，109b，分别延伸超出密封环结构110CW，110DW的内和外边缘110a，110b中的至少一个，在这里为超出密封环结构110CW，110DW的内和外边缘110a，110b两者，超出长度L用于形成密封环结构110CW，110DW任一侧上的台阶224，在图5A中更加清楚地示出了用于应力释放缓冲层109DW和密封环结构110DW的台阶224。

更特别地，在本实施例中，玻璃罩层116例如在这里是2000埃厚度的氮氧化硅(SiON)层，所述一对环状应力释放缓冲层109CW，109DW中的每一个例如在这里是厚度大于500埃的钛层，例如在此处厚度是2500埃。例如在这里，环状应力释放缓冲层109CW，109DW中的每一个利用光刻剥离工艺形成。考虑应力释放层109DW的形成并且认识到应力释放层109CW以类似方式形成，环状应力释放缓冲层109DW例如在这里通过首先在玻璃罩层116上形成光致抗蚀剂层而形成，光致抗蚀剂层在图中未示出。光致抗蚀剂层的区域是位于该器件上保留环状应力释放缓冲层109DW的区域内侧和外侧，留下晶片表面的环状区域，在该环状区域中环状应力释放缓冲层109DW被形成为被暴露。下面，利用蒸发或物理气相沉积(PVD)过程用钛涂覆晶片的整个表面；应注意，钛的一部分被沉积在图案化的光致抗蚀剂上而其他部分被沉积在晶片的暴露环状部分上。随后，光致抗蚀剂被剥离晶片，除去光致抗蚀剂上的钛的那些部分，在晶片上留下环状应力释放缓冲层109DW。该材料也可以通过机械掩膜制造，而不需要光刻过程。然后，使用另一剥离过程来形成密封环结构110DW，在这里利用蒸发或物理气相沉积(PVD)过程沉积厚度例如是2000埃的钛，然后利用蒸发或物理气相沉积(PVD)过程沉积厚度为2500埃的镍，以及利用蒸发或物理气相沉积(PVD)过程沉积厚度为2500埃的金。应注意，此时环状应力释放缓冲层109DW的宽度在300微米范围内，例如环状密封环结构110DW的宽度此时比环状应力释放缓冲层109DW的宽度窄(200微米)并且分别从环状应力释放缓冲层109DW的内和外边缘109a，109b内缩(图5A)。此时，例如，密封环结构110DW的内和外边缘110a，110b分别从环状应力释放缓冲层109DW的内和外边缘109a，109b缩回长度L，例如是50微米，以形成如图5A中所示的台阶224。例如此时形成了50微米宽的台阶224。因而，结合材料118，例如焊料(例如在这里是金/锡(例如在这里，Au 80％SN 20％))，的陡变边缘被从环状应力释放缓冲层109DW的边缘缩回并且分别被提升到基板104和盖晶片108的表面上方。这样，在图3中介绍的高应力点被移位(远离玻璃罩层116升高)；并且应力释放缓冲层109DW被有效地插入高应力点路径中，从而减小了脆性SiON玻璃罩层116中的应力。应注意，在预定温度下，比如室温(20-23摄氏度)下或将盖108结合到基板118时封装100的温度下，应力释放缓冲层109DW的韧性比SiON玻璃罩层116的韧性高，并且被插入焊料118和基板118之间的应力释放缓冲层109DW的热膨胀系数(CTE)的值在焊料的CTE值和玻璃罩层116的CTE值之间。相对于SiON玻璃罩层116具有更高韧性的应力释放缓冲层109DW允许小级别的局部变形，进一步降低了脆性SiON玻璃罩层116中的应力。

如此，高应力点SP被移出脆性SiON层116(在图3中定位的地方)进入更加脆性的应力释放缓冲层109DW。与应力释放缓冲层109DW的陡变端部相关联的应力点被降低到不太重要的点，由于应力释放缓冲层109DW的CTE更接近下面的基板104的CTE，与应力释放缓冲层109DW相对较薄(例如在这里是2500埃)增加了其韧性相结合。另外，因为由于空气暴露、小台阶224(图5A)被表面处理有氧化钛，这是焊料不喜欢的并且因此用作焊坝，来抵御熔融焊料118从连接部扩散。也就是说，109CW和109DW的表面是快速氧化成氧化钛的钛并且氧化钛是禁止结合材料118粘到上面的材料。

应注意AuSn焊料的热膨胀系数(CTE)＝16ppm/K；Ti的CTE8.5ppm/开氏度；硅的CTE2.6ppm/开氏度；而SiON的CTE2ppm/开氏度。应注意环状应力释放缓冲层109DW的热膨胀系数(CTE)(8.5ppm/开氏度)是基板被结合到应力释放缓冲层109DW的表面部分(即玻璃罩层116)的CTE，(2ppm/开氏度)，和密封环结构110DW上的结合材料118的CTE(16ppm/K)之间(大约在它们中间)。

因此，应注意AuSn焊料118和Si之间的CTE差很大(因子为6)。这些是引起应力问题的两个主要关键。当焊料从焊料的熔融状态冷却时，焊料要收缩比附接着所述焊料的硅大>6的因子。应注意，应力释放缓冲层109DW的热膨胀系数(CTE)优选在玻璃罩层116的CTE和焊料或结合材料118的CTE的中间，这样韧性的应力释放缓冲层109DW在高应力区域中可以局部屈服，而不是像诸如SiON和硅的脆性材料那样破裂。还应注意，应力释放缓冲层109CW具有比硅盖晶片108的韧性高的韧性，并且被插入焊料118和硅盖晶片108之间的应力释放缓冲层109CW的热膨胀系数(CTE)。

现在参考图6，示出了根据本发明的另一实施例的气密性密封封装100’。这里，密封环结构110DW’具有钛基板粘接/扩散阻挡层122’(图6A)(实际上，层122’由扩散阻挡层122和应力释放层109DW构成)。因此基板粘接/扩散阻挡层122’是被加厚到约4000埃厚的层的钛，以用于基板粘接层122和应力释放层109DW的双作用。焊料掩膜150，例如在这里钛或氮化钛，具有利用光刻蚀刻技术或剥离光刻术在其中形成的窗口，用于暴露下面的结合材料粘接层126的那一部分。应注意如果钛被用于焊料掩膜150，则钛快速氧化成氧化钛并且氧化钛是禁止结合材料118粘到上面的材料。同样氮化钛是禁止结合材料粘到上面的材料。

结合材料118，例如在这里是焊料，被沉积在结合材料粘接层126的暴露部分上的窗口内。应注意密封材料118比金属环107DW’窄，金属环107DW’包括：密封环结构110DW’和焊料掩膜150，如图所示，以从金属环107DW’的边缘缩回结合材料118的边缘。还应注意，此缩回形成了等效于在上面关于图5和5A所述的台阶224的焊坝。应理解，在本例子中，类似的结构被用于盖晶片108上的金属环。

现在应了解根据本公开的结构包括：基板；围绕着基板的表面区域设置在基板的表面部分上的金属环；设置在金属环上的结合材料，结合材料具有内和外边缘；其中金属环侧向延伸超出结合材料的内和外边缘中的至少一个。下述特征中的一个或多个可单独包括或与包括下述的其它特征相结合：所述金属环的第一层包括设置在所述基板的表面部分上的应力释放缓冲层，所述第一层具有在预定温度下比所述表面部分的韧性高的韧性以及比所述结合材料的宽度大的宽度，所述应力释放缓冲层侧向延伸超出所述结合材料的所述内边缘和外边缘中的至少一个；其中所述应力释放缓冲层具有比所述基板的表面部分的膨胀系数大并且比所述结合材料的膨胀系数小的热膨胀系数；其中所述金属环的顶表面的区域包括禁止所述结合材料粘接到所述顶表面的材料，并且其中所述金属环的部分侧向延伸超出所述结合材料的所述内边缘和外边缘中的至少一个；该结构包括所述金属环的顶表面上的结合材料掩膜层，所述结合材料穿过所述掩膜层上的暴露所述金属层的顶表面的一部分的窗口，并且其中所述结合材料的一部分穿过所述窗口到达所述金属层的顶表面的暴露部分上；其中所述金属环的部分侧向延伸超出所述结合材料的所述内边缘和外边缘中的至少一个；该结构包括：盖；和设置在所述基板上的器件；其中，所述结合材料使所述基板结合到所述盖；其中所述应力释放缓冲层具有比所述基板的表面部分的热膨胀系数大并且比所述结合材料的热膨胀系数小的热膨胀系数；该结构包括所述金属环的顶表面上的结合材料掩膜层，所述结合材料穿过所述掩膜层上的暴露所述金属层的顶表面的一部分的窗口，并且其中所述结合材料的一部分穿过所述窗口到达所述金属层的顶表面的暴露部分上；其中所述应力释放缓冲层被设置在所述基板的表面部分上并且与其直接接触；其中所述金属环的第一层包括设置在所述基板的表面部分上的应力释放缓冲层；其中，所述金属环的第一金属是钛；其中，所述金属环的第一金属是铜或铝；其中所述基板的上表面是氮氧化硅；其中，所述基板包括硅；其中，所述金属环的第一层是厚度大于500埃的钛。

还应了解根据本公开的结构包括：基板；应力释放缓冲层；密封环，其被设置在应力释放缓冲层上并且围绕着所述基板的表面区域；其中所述应力释放缓冲层具有在预定温度下比所述基板的表面部分的韧性高的韧性；设置在密封环上的结合材料，所述结合材料具有内边缘和外边缘；并且其中所述应力释放缓冲层侧向延伸超出所述结合材料的所述内边缘和外边缘中的至少一个。此外，所述环状应力释放层的热膨胀系数(CTE)在所述基板的表面部分的CTE和密封环上的结合材料的CTE之间。

还应了解根据本公开的结构包括：基板；设置在基板上的器件；围绕着所述器件设置在基板上的密封环；设置在密封环上的结合材料；设置在结合材料和基板之间的层；和其中所述层侧向延伸超出所述结合材料的所述内边缘和外边缘中的至少一个；盖；并且其中所述结合材料将所述基板结合到所述盖。此外，所述层的热膨胀系数(CTE)在所述基板的表面部分的CTE和密封环上的结合材料的CTE之间。

还应了解根据本公开的封装包括：基板；所述封装的表面上的器件；围绕着所述器件设置在所述基板的表面部分上的金属环；盖；设置在所述金属环的相反两端的结合材料；其中所述金属环侧向延伸超出所述结合材料的所述内边缘和外边缘中的至少一个；并且其中所述结合材料将所述盖结合到所述基板。下述特征中的一个或多个可单独包括或与包括下述的其它特征结合：其中所述金属环的第一层包括设置在所述基板的表面部分上的应力释放缓冲层，所述第一层具有在预定温度下比所述表面部分的韧性高的韧性以及比所述结合材料的宽度大的宽度，所述应力释放缓冲层侧向延伸超出所述结合材料的所述内边缘和外边缘中的至少一个；其中，所述应力释放缓冲层具有比所述基板的表面部分的膨胀系数大并且比所述结合材料的膨胀系数小的热膨胀系数；其中所述金属环的顶表面的区域包括禁止所述结合材料粘接到所述顶表面的材料，并且其中所述金属环的部分侧向延伸超出所述结合材料的所述内边缘和外边缘中的至少一个；所述金属环的顶表面上的结合材料掩膜层，所述结合材料穿过所述掩膜层上的暴露所述金属层的顶表面的一部分的窗口，并且其中所述结合材料的一部分穿过所述窗口到达所述金属层的顶表面的暴露部分上。

已经介绍了本发明的许多实施例。然而，应理解在不偏离本发明的实质和范围的情况下可以进行多种修改。例如，气密性密封封装可被用于各种各样的器件，包括、但不限制于红外MEMS，诸如测辐射热仪、有时也称为微测热辐射计，和比如陀螺仪和加速计的某些惯性MEMS，将离散的器件结合到封装，晶片在非真空应用(比如DLP)或真空封装中结合MEMS。此外，其它材料可用于应力释放缓冲层109DW和/或109CW，比如，例如铜或铝。此外，其它材料可用于基板粘接层122，比如，例如TiN。对于这种情况，Ti和Ni两者都用作本制造过程的不同阶段的扩散障碍。此外，其它材料可用于扩散障碍，比如Pt。此外，其它材料可用于结合材料，比如例如CuSn。还具有其它的玻璃罩材料可使用，比如，例如SiN。因而，其它实施例落在下述权利要求的范围内。