本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法。
背景技术：
随着半导体技术的不断发展，在传感器(motionsensor)类产品的市场上，智能手机、集成cmos和微机电系统(mems)器件日益成为最主流、最先进的技术，并且随着技术的更新，这类传动传感器产品的发展方向是规模更小的尺寸，高质量的电学性能和更低的损耗。其中，微电子机械系统(mems)在体积、功耗、重量以及价格方面具有十分明显的优势，至今已经开发出多种不同的传感器，例如压力传感器、加速度传感器、惯性传感器以及其他的传感器。
由于传统的压力传感器存在尺寸较大、制作工艺较繁和操作不方便等因素的限制。mems(micro-electro-mechanicalsystems，mems)技术被广泛的应用在压力传感器的制作。mems技术制作的压力传感器具有微小化、可批量制作、成本低、精度高等优点，且可将压力传感器和控制电路集成在同一基底上，使得传感器的微弱的输出信号可以就近进行放大处理，避免了外界的电磁干扰，提高传输信号的可靠性。
压力传感器中的mems芯片在完成之后需要进行封装。也就是把芯片上的电路管脚，用导线接引到外部接头处，以便与其它器件连接。通常在器件的某些区域形成球形凸点用以代替引脚，并在另一些区域形成用于支撑或隔离的氮化硅。为了避免在对氮化硅进行刻蚀的过程中损伤到器件表面，需要在器件表面形成保护层，在保护层中形成有用以形成凸点的开口。而在刻蚀氮化硅时，容易在上述开口的拐角处形成残留，影响器件的性能。
因此，有必要提出一种半导体器件及其制造方法，以解决上述问题。
技术实现要素：
针对现有技术的不足，本发明提供一种半导体器件的制作方法，包括：
提供基底，所述基底包括半导体衬底，形成于所述半导体衬底上的介质层，以及形成于所述介质层上的振动膜层；
在所述基底上形成保护层，所述保护层中形成有暴露所述基底表面的开口；
沉积覆盖所述基底及保护层的覆盖层，所述覆盖层的材料与所述保护层相同；
刻蚀所述覆盖层，以在所述开口的拐角处形成间隙壁。
示例性地，刻蚀所述覆盖层之后还包括执行湿法刻蚀，以去除所述介质层的步骤。
示例性地，所述湿法刻蚀步骤还去除所述保护层及所述间隙壁。
示例性地，所述介质层的材料与所述覆盖层及所述保护层相同。
示例性地，所述介质层与所述覆盖层及所述保护层均为氧化物层。
示例性地，在所述基底第一区域上的保护层中形成有第一开口，在所述基底第二区域上的保护层中形成有第二开口。
示例性地，在所述开口的拐角处形成间隙壁之后还包括执行刻蚀，以在所述第二开口下方的基底中形成通孔的步骤。
示例性地，还包括在所述通孔中以及所述保护层和基底上沉积氮化硅层，以及执行刻蚀，以去除位于所述第一区域的氮化硅层的步骤。
示例性地，所述覆盖层为以正硅酸乙酯为原料所沉积的等离子体增强氧化层。
示例性地，所述覆盖层的厚度为2500-3500埃。
示例性地，刻蚀所述覆盖层所采用的方法为干法刻蚀，刻蚀气体包括cf4、ar及chf3。
示例性地，刻蚀所述保护层所采用的方法为干法刻蚀，刻蚀气体包括cf4、ar及chf3。
本发明还提供一种半导体器件，其特征在于，所述半导体器件采用上述的方法制成。
与现有工艺相比，本发明提出的半导体器件的制造方法，可避免在刻蚀氮化硅的过程中在保护层开口中产生氮化硅残留物。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1a-图1d为现有技术中一种半导体器件的制造方法的相关步骤形成的结构的剖视图；
图2为本发明的一个实施例的一种半导体器件的制造方法的示意性流程图；
图3a-图3f为本发明的一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
如图1a～1d所示，现有技术中一种半导体器件的制作方法包括：在包括半导体衬底101、介质层102以及振动膜层103的基底上沉积保护层104，并刻蚀所述保护层104，以形成开口，如图1a所示；接着，在所述保护层上形成图案化的光刻胶层105，并以所述图案化的光刻胶层为掩膜刻蚀所述基底以形成通孔，如图1b所示；接着，在所述通孔中及保护层上沉积氮化硅层106，如图1c所示；接着，在所述氮化硅层106上形成图案化的光刻胶层107，并以所述图案化的光刻胶层107为掩膜刻蚀所述氮化硅层106。在刻蚀所述氮化硅层的过程中，容易在所述开口侧壁上形成残留物108，该残留物108在boe(bufferoxideetch，缓冲氧化层刻蚀)过程中形成氮化硅微粒，通过刻蚀液附着在振动膜层上，堵住振动膜上的通孔，从而影响器件的性能。而若增加刻蚀时间以避免氮化硅残留，则容易损伤下层基底。
针对现有技术的不足，本发明提供一种半导体器件的制作方法，包括：
提供基底，所述基底包括半导体衬底，形成于所述半导体衬底上的介质层，以及形成于所述介质层上的振动膜层；在所述基底上形成保护层，所述保护层中形成有暴露所述基底表面的开口；
沉积覆盖所述基底及保护层的覆盖层，所述覆盖层的材料与所述保护层相同；
刻蚀所述覆盖层，以在所述开口的拐角处形成间隙壁。
刻蚀所述覆盖层之后还包括执行湿法刻蚀，以去除所述介质层的步骤。所述湿法刻蚀步骤还去除所述保护层及所述间隙壁。
所述介质层的材料与所述覆盖层及所述保护层相同。所述介质层与所述覆盖层及所述保护层均为氧化物层。
在所述基底第一区域上的保护层中形成有第一开口，在所述基底第二区域上的保护层中形成有第二开口。在所述开口的拐角处形成间隙壁之后还包括执行刻蚀，以在所述第二开口下方的基底中形成通孔的步骤。还包括在所述通孔中以及所述保护层和基底上沉积氮化硅层，以及执行刻蚀，以去除位于所述第一区域的氮化硅层的步骤。
所述覆盖层为以正硅酸乙酯为原料所沉积的等离子体增强氧化层。所述覆盖层的厚度为2500-3500埃。刻蚀所述覆盖层所采用的方法为干法刻蚀，刻蚀气体包括cf4、ar及chf3。
刻蚀所述保护层所采用的方法为干法刻蚀，刻蚀气体包括cf4、ar及chf3。
与现有工艺相比，本发明提出的半导体器件的制造方法，可避免在刻蚀氮化硅的过程中在保护层开口中产生氮化硅残留物。
为了彻底理解本发明，将在下列的描述中提出详细的结构及/或步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[示例性实施例一]
下面将参照图2以及图3a～图3f对本发明一实施方式的半导体器件的制作方法做详细描述。
首先，执行步骤201，提供基底300，所述基底包括半导体衬底301，形成于所述半导体衬底301上的介质层302，以及形成于所述介质层302上的振动膜层303，如图3a所示。
具体地，所述半导体衬底301可以为以下所提到的材料中的至少一种：硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。在本实施例中半导体衬底选用硅衬底。在所述半导体衬底301上可以形成cmos器件以及各种mems元件，其中mems元件是指所述mems传感器中必要的各种元器件。作为优选，所述半导体衬底的厚度为725um。介质层302的材料为氧化硅或其他可行材料，使用化学气相沉积形成，所述介质层具有隔离和支撑作用。作为优选，所述介质层的厚度为30000埃。所述振动膜层303为硅或多晶硅，其作用为将压力直接转换成电能讯号。本实施例中，所述振动膜层303的厚度优选为30000埃。在本发明中所述振动膜层303的沉积方法可以为化学气相沉积(cvd)法、物理气相沉积(pvd)法或原子层沉积(ald)法等形成的低压化学气相沉积(lpcvd)、激光烧蚀沉积(lad)以及外延生长中的一种。
接着，执行步骤202，在所述基底上形成保护层304，在所述基底第一区域上的保护层中形成有第一开口305，在所述基底第二区域上的保护层中形成有第二开口306。所述第一开口305为形成凸点的位置，而基底的第二区域为形成氮化硅层的位置。所述保护层304的厚度为5500-6500埃，优选为6000埃。首先在所述基底300上沉积一层保护层材料层，保护层304的材料可为聚酰亚胺、二氧化硅、其他绝缘的聚合物、氧化物、氧化物(例如氮化硅、氮氧化硅)或碳化物(例如碳化硅、碳氧化硅)。本实施例中，保护层304为氧化物。接着，刻蚀所述保护层，以形成第一开口305和第二开口306。所述刻蚀方法为干法刻蚀，在刻蚀过程使用的刻蚀气体包括含氟气体，所述含氟气体为含氟量较高的气体，较佳地为cf4及chf3气体。刻蚀过程中还采用ar气作为隔离气体。示例性地，射频功率范围为1500～1900w，压强范围为130～210mtorr，偏置功率范围为90～110w，刻蚀气体的流量范围为20～45sccm。
接着，执行步骤203，如图3b所示，沉积覆盖所述基底及保护层的覆盖层307，所述覆盖层307的材料与所述保护层304相同。较佳地，所述介质层302的材料与所述覆盖层307及所述保护层304相同，所述介质层302与所述覆盖层307及所述保护层304均为氧化物层。
示例性地，以正硅酸乙酯(teos)为原料沉积等离子体增强氧化层作为覆盖层307，所述覆盖层307的厚度为2500-3500埃，较佳地为3000埃。具体地，将包括teos、氧气以及氦气、氩气等惰性气体的前驱物供给到含有上述器件的腔室中，并利用等离子体增强化学气相沉积方法在200-350℃之间的温度下沉积覆盖所述基底及保护层的二氧化硅覆盖层。由于teos的表面迁移率很大，因而具有良好的台阶覆盖率，可避免低密度区域或空洞的产生。
接着，执行步骤204，刻蚀所述覆盖层307，以在所述开口的拐角处形成间隙壁308，如图3c所示。具体地，所述刻蚀为无图形刻蚀，所述刻蚀方法为干法刻蚀，在刻蚀过程使用的刻蚀气体包括含氟气体，所述含氟气体为含氟量较高的气体，较佳地为cf4及chf3气体。刻蚀过程中还采用ar气作为隔离气体。示例性地，射频功率范围为1500～1900w，压强范围为130～210mtorr，偏置功率范围为90～110w，刻蚀气体的流量范围为20～45sccm。本实施例中，执行本步骤使保护层304的厚度减薄至5000埃。
接着，执行步骤205，如图3d所示，执行刻蚀，以在所述第二开口下方的基底中形成通孔。首先，在器件表面形成图案化的掩膜层309。所述图案化的掩膜层309的窗口定义所述通孔的位置，所述通孔的位置位于所述第二开口306内部。所述图案化的掩膜层309可以为本领域技术人员熟知的任何适合的掩膜材料，包括但不限于光刻胶材料或者硬掩膜材料，本实施例中，所述掩膜层309为光刻胶。示例性地，在所述基底及保护层上旋涂一层光刻胶层，并经过曝光、显影等光刻工艺图案化所述光刻胶，使其窗口定义出通孔的位置。接着，以所述光刻胶层为掩膜执行刻蚀，以在所述基底中形成通孔。刻蚀方法为各向异性的干法刻蚀，例如等离子干法刻蚀或者反应离子刻蚀。之后，可利用氧气等离子灰化等常规工艺去除所述光刻胶层。
接着，执行步骤206，如图3e所示，在所述通孔中以及所述保护层和基底上沉积氮化硅层310。所述沉积方法可以采用本领域技术人员所熟习的各种适宜的工艺技术，例如，化学气相沉积(cvd)法、物理气相沉积(pvd)法、原子层沉积(ald)法、低压化学气相沉积(lpcvd)、激光烧蚀沉积(lad)以及选择外延生长(seg)中的一种，本实施例中为化学气相沉积法。所述沉积的氮化硅层310的厚度为9000-11000埃，较佳地为10000埃。所述氮化硅层填充所述通孔并覆盖保护层及基底的表面。
接着，执行步骤207，执行刻蚀，以去除位于所述第一区域的氮化硅层，如图3f所示。首先，在器件表面形成图案化的掩膜层309。所述图案化的掩膜层覆盖基底第二区域上方的氮化硅层310。所述图案化的掩膜层311可以为本领域技术人员熟知的任何适合的掩膜材料，包括但不限于光刻胶材料或者硬掩膜材料，本实施例中，所述掩膜层311为光刻胶。接着，以所述光刻胶层为掩膜执行刻蚀，去除基底第一区域上的氮化硅层。刻蚀方法为各向异性的干法刻蚀，例如等离子干法刻蚀或者反应离子刻蚀。示例性地，在刻蚀所述氮化硅层所使用的刻蚀气体包括含氟气体，例如cf4、chf3、sf6等。在使用含氟气体的刻蚀条件下，氟与氮化硅反应生成挥发性物质而被排出，而且氮化硅层具有很高的刻蚀速率。刻蚀层过程中可以采用ar气作为隔离气体。由于所述第一开口305拐角处已经形成有间隙壁308，因此对氮化硅层310执行刻蚀后将不会在拐角处形成氮化硅残留物。之后，可利用氧气等离子灰化等常规工艺去除所述光刻胶层。本实施例中，本步骤中的刻蚀过程还使所述第一区域的保护层与间隙壁308的上边缘持平。
在执行上述步骤之后，还在所述第一开口中形成凸点，以及执行湿法刻蚀去除所述介质层302，以释放所述振动膜层303的步骤。由于所述介质层302的材料与所述覆盖层307及所述保护层304相同，均为氧化物层，因此所述湿法刻蚀步骤还同时去除所述保护层304及所述间隙壁308，而不会产生sin残留物所形成的微粒，从而提高了器件的性能。
至此，完成了根据本发明示例性实施例一的方法实施的工艺步骤。可以理解的是，本实施例半导体器件制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，其都包括在本实施制作方法的范围内。
与现有工艺相比，本发明提出的半导体器件的制造方法，可避免在刻蚀氮化硅的过程中在保护层开口中产生氮化硅残留物。
[示例性实施例二]
参照图3f，其中示出了根据本发明提供的制造方法获得的半导体器件的示意性剖面图。所述半导体器件包括：基底300，所述基底包括半导体衬底301，形成于所述半导体衬底301上的介质层302，以及形成于所述介质层302上的振动膜层303；形成于所述基底上的保护层304，所述保护层304中形成有暴露所述基底表面的开口，在所述开口的拐角处形成有间隙壁308，所述间隙壁308的材料与所述保护层304相同。
具体地，所述基底300包括半导体衬底301、介质层302以及振动膜层303。所述半导体衬底301可以为以下所提到的材料中的至少一种：硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。在本实施例中半导体衬底选用硅衬底。在所述半导体衬底301上可以形成cmos器件以及各种mems元件，其中mems元件是指所述mems传感器中必要的各种元器件。作为优选，所述半导体衬底的厚度为725um。介质层302的材料为氧化硅或其他可行材料，使用化学气相沉积形成，所述介质层具有隔离和支撑作用。作为优选，所述介质层的厚度为30000埃。所述振动膜层303为硅或多晶硅，作为优选，所述振动膜层303的厚度优选为30000埃。
所述基底上形成有保护层304，所述保护层304中形成有暴露所述基底表面的开口。具体地，在所述基底第一区域上的保护层中形成有第一开口305，在所述基底第二区域上的保护层中形成有第二开口306，所述第一开口305为形成凸点的位置，而基底的第二区域为形成氮化硅层的位置。保护层304可为聚酰亚胺、二氧化硅、其他绝缘的聚合物、氧化物、氧化物(例如氮化硅、氮氧化硅)或碳化物(例如碳化硅、碳氧化硅)。所述保护层304的厚度为4500-5500埃，优选为5000埃。本实施例中，保护层304为氧化物。所述保护层的第一开口及第二开口的拐角处形成有间隙壁308。具体地，首先在所述基底及保护层上形成覆盖层，所述覆盖层的材料与所述保护层相同，所述覆盖层为以正硅酸乙酯(teos)为原料沉积的等离子体增强氧化层，所述覆盖层307的厚度为2500-3500埃，较佳地为3000埃。接着刻蚀所述覆盖层，以在所述开口的拐角处形成间隙壁308。
所述基底的第二区域中形成有通孔。所述通孔形成于所述第二开口306下方的基底中。所述通孔中以及所述基底的第二区域上形成有氮化硅层310。示例性地，位于基底上方的氮化硅层的厚度为10000埃。
与现有工艺相比，本发明提出的半导体器件，在保护层的开口中没有氮化硅残留物。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。