专利名称：具有改进的可靠性的集成电路测试装置的制作方法
技术领域：
本发明涉及一种集成电路测试装置。更具体地说，但并非排他地，这种装置适用于旨在用于处理大容量数据的集成电路，例如按照MPEG类型的标准编码的数字信号的译码器电路。
本发明还涉及用于测试集成电路的方法。
需要使投放市场的集成电路具有尽量少的缺陷。常规的测试装置产生一些刺激源，并把它们施加于被测集成电路的各个输入脚，收集出现在集成电路的输出脚上的输出信号，并和预定的输出信号比较，按照比较结果，确定集成电路是好的或者是有缺陷的。
集成电路变得越来越复杂，它们具有越来越多的大量的输入和输出脚，并且变得越来越快。
利用这种测试装置，集成电路不能得到充分的检查。只能发现它们的结构缺陷。它们的功能缺陷不能被检测出。所述功能缺陷只有在集成电路实际操作时，这就是说，只有在交付用户之后才能暴露出来。折中缺陷可以极大地破坏集成电路制造者的声誉，因而也有损于其经济利益，因为具有缺陷的集成电路制造者面临着失去用户的危险。
还需要一个大的存储空间，以便使所述测试更全面和更可靠。
美国专利US6055661披露了一种测试装置，其中使用一个参考集成电路，所述参考集成电路和要被测试的集成电路的类型相同，并被认为是合格的。
所述参考集成电路被安装在一个用于执行一个执行程序的执行电路中。所述执行程序产生要被提供给参考集成电路的输入信号。参考集成电路提供要被收集和存储的输出信号。输入信号也被施加于被测试的集成电路，并被存储。然后，在考虑到引入的延迟的情况下，比较由参考集成电路提供的输出信号和由被测试的集成电路提供的输出信号。利用比较结果，可以确定被测集成电路是合格的还是有缺陷的。
这种装置不需要产生输入刺激源，并将其存储在存储器中，这是因为，输入信号是由执行电路产生的。执行电路提供了关于要施加于被测集成电路的输入信号的附加的灵活性。
然而这种装置需要许多存储器空间，用于存储出现在参考集成电路的输出端的输出信号，与此同时，在和被测集成电路的输出信号比较之前，还需要存储被测集成电路的输出信号。此外，延迟的引入大大增加了操作测试装置的复杂性。事实上，在对输出信号进行比较的时刻，它们必须精确地同步。测试时间被增加了，这是因为，实际上，在对被测集成电路测试之前，要对参考集成电路进行测试。
本发明是一种具有改进的可靠性的集成电路测试装置，该装置没有上述的存储容量和同步问题。
为实现上述目的，按照本发明的的测试装置包括输入装置，用于产生输入信号，并把所述输入信号提供给被测集成电路的输入端和被认为是合格的参考集成电路的输入端，以及比较装置，用于响应所述输入信号实时地比较在被测集成电路的输出端提供的输出信号和在参考集成电路的输出端提供的输出信号，以便根据比较结果确定所述被测集成电路是合格的还是有缺陷的。所述集成电路被并联地安装，并同时接收输入信号，利用这些输入信号模拟集成电路在实用的操作情况下应当接收的信号。
所述输入装置可以包括中央处理单元，用于产生所述输入信号，并和接口模块协同工作，所述接口模块在一方面和被测集成电路的输入端相连，在另一方面和参考集成电路的输入端相连。所述接口模块复制由所述中央处理单元产生的并用于所述集成电路的所述输入信号。
所述测试装置包括连接装置，用于接收被测集成电路，当所述被测集成电路被安装时，所述接口模块能够切断所述连接装置的电源，以便避免短路和在不同接口之间的电冲突。
所述接口模块可以在所述中央处理单元和所述集成电路之间进行数据交换。
所述接口模块可以产生要被发送给所述集成电路和所述比较装置的时钟信号，以便当进行测试时确保正确的同步。
所述输入装置可以包括和所述中央处理单元协同操作的数据存储器，所述数据构成所述输入信号的基础。
所述输入装置还可以包括和所述中央处理单元协同操作的程序存储器。此时所述存储器被用于存储特别是用于控制所述中央处理单元的操作的系统程序。
所述中央处理单元可以和一个接口相连，所述接口用于通过微机和用户通信，因而用户可以跟随测试的执行，并产生统计数据，例如测试效率，或者对检测到的缺陷的类型的细分类。
在生产环境下，所述中央处理单元可以和用于管理所述被测集成电路的机器人相连。
所述比较装置可以包括一个异或端口。
所述测试装置可以包括一个电源，所述电源具有用于提供供给所述被测集成电路或者所述参考集成电路的可调电压的部分。
所述测试装置可以构成测试仪的一部分。
本发明还涉及一种集成电路测试方法，所述方法包括以下步骤产生被同时提供给被测集成电路的输入端和被认为是合格的参考集成电路的输入端的输入信号，所述输入信号模拟所述被测集成电路和所述参考集成电路在实用情况下接收的输入信号；响应所述输入信号实时地比较在被测集成电路的输出端和在参考集成电路的输出端出现的输出信号；根据比较结果确定所述被测集成电路是合格的还是有缺陷的。
本发明的其它特征和优点通过结合附图参阅下面的说明将会更加清楚地看出，其中
图1是按照本发明的测试装置的原理示意图；图2是按照本发明的尤其适用于测试数字电视信号译码集成电路的测试装置的原理图；以及图3表示按照本发明的测试装置的比较装置的功能。
参见图1，其中表示按照本发明的集成电路测试装置的方块图。
所述测试装置旨在用于测试集成电路1。被测试的集成电路1将和参考集成电路2同时被测试，所述参考集成电路2被认为是合格的，并和被测集成电路1的类型相同。所述参考集成电路2已经被成功地测试过。两个集成电路1，2被并联地安装在输入装置3和比较装置4之间，所述输入装置3用于产生输入信号，并将所述输入信号提供给集成电路1，2，所述比较装置4用于比较响应所述输入信号而出现在集成电路的输出端上的输出信号，所述比较实时地进行，即只要所述输出信号一出现，便对其进行比较。
输入装置3向两个集成电路1，2提供输入信号，同时，比较装置4接收集成电路1，2响应接收的输入信号而在输出端上提供的输出信号。
测试的结果取决于比较的结果。如果被测集成电路1的输出信号和参考集成电路2的输出信号相同，则被测集成电路1被认为是合格的。否则，被测集成电路1便被认为是有缺陷的，因而被丢弃。
按照本发明的特征，施加于两个集成电路1，2的输入信号对于在操作条件下它们接收的输入信号是相同的。集成电路1，2不再经受使得不能进行可靠测试的输入刺激。不像现有技术中那样，按照本发明的测试装置检查被测集成电路的真实的功能，而不是检查其对于人为规定的刺激的响应。
两个集成电路1，2被同时提供给输入信号，并直接地、实时地把输出信号收集和传递到比较装置4。不再需要在对输出信号比较之前存储所述输出信号的存储器。
输入装置3和输出信号比较装置4可被包括在一个测试仪中。所述测试仪可以模拟集成电路的操作条件。
下面参照图2以尤其适用于测试用于译码数字电视信号的集成电路的按照本发明的测试装置为例进行详细说明。
输入装置3包括中央处理单元30，其产生要施加于被测集成电路1和参考集成电路2的输入信号。这些输入信号可以是用于控制所述集成电路的功能的数据或地址，也可以是压缩的音频和视频数字数据，所述输入信号的类型和所述集成电路在译码数字电视图像时接收的输入信号的类型相同。
中央处理单元30和至少一个数据存储器31，例如闪存类型的存储器相连。其含有能够使中央处理单元30产生被施加于集成电路1，2的输入信号的数据。这些数据占据的存储空间比输入信号本身占据的存储空间小得多。
中央处理单元30和至少一个程序存储器35，例如只读存储器相连。其含有用于使中央处理单元执行测试的控制程序。
中央处理单元30还和构成中央处理单元30与两个集成电路1，2之间的接口的接口模块32相连。在中央处理单元30和接口模块32之间，通过标号为301的总线传递数据，通过总线302传递地址，通过总线303传递音频和视频数据。
中央处理单元30可以和接口33相连，以便通过微机(未示出)和用户通信。因而用户可以跟随测试的执行，并且在需要时，进行干预。
在生产环境中，中央处理单元30可以和接口34相连，以便和用于管理被测集成电路1的机器人(未示出)通信。所述机器人管理要被测试的电路流，并且根据测试结果，把集成电路导向可用的电路组或者导向被丢弃的电路组。
接口模块32和每个集成电路1，2的输入端相连。在接口模块32和被测集成电路1之间，具有数据总线311，地址总线312和音频与视频数据总线313。
以同样方式，在接口模块32和参考集成电路2之间，具有数据总线321，地址总线322和音频与视频数据总线323。
当集成电路1，2被设置在测试位置时，其管脚(未示出)和用于被测集成电路1的连接装置13以及用于参考集成电路2的连接装置14相连。这些连接装置13和14构成测试装置的一部分，用于接收集成电路。
总线311，312，313，321，322，323从集成电路的侧面引向所述连接装置13和14。
接口模块复制其从中央处理单元30接收的输入信号，以便把这些信号传递给两个集成电路1，2。
但是，其也可以具有其它功能，特别是地址译码功能。在传递用于模拟集成电路1，2在功能状态下接收的信号之前，测试从在中央处理单元30和集成电路1，2之间的通信步骤开始。因此，在这个阶段，允许中央处理单元30和集成电路交换数据。
接口模块32产生分别通过总线314，324输入给被测集成电路1和参考集成电路2的时钟信号。因而，两个集成电路是同步的。
接口模块32还产生同步信号，用于使译码处理以及输出数据同步。这些信号通过总线315输入给被测集成电路1，并通过总线325输入给参考集成电路2。
测试装置包括电源5。优选地，所述电源包括用于提供设置电压的部分5.1，和用于提供可调节的电压的可编程的部分5.2。第一部分5.1向输入装置3、参考集成电路2以及比较装置4提供设置电压。可编程部分5.2用于向被测集成电路1提供可调电压，以便在不同的电压下对其进行测试。用这种方式，能够检测如果在一个电源电压下检测时则不能发现缺陷的有缺陷的集成电路。在测试期间被认为是有缺陷的集成电路的数量的增加，将导致在操作期间被丢弃的集成电路的数量的减少。因而提高测试的覆盖率和可靠性。
在这种数字集成电路测试应用中，不需要对参考集成电路施加电源而使其在不同的电压下进行测试。
但是这种可能性在模拟应用中是可用想到的。
当被测集成电路被安装时，接口模块32也能切断连接装置13的电源。用这种方式，可以避免在建立连接时出现短路与/或电冲突的危险。
在图2中，集成电路1，2中的每一个分别和存储器10和20相连。所述存储器可以是同步动态随机存取存储器SDRAM。在这种应用中，这种存储器是需要的，以便使所述集成电路能够操作。在其它的应用中，可以不需要所述存储器。
然后，出现在集成电路1，2的输出端的信号在比较器4中实时地进行比较，只要信号一出现，便进行比较。在这种应用中，利用逐位比较器，其包括至少一个异或端口。
所述比较装置4通过至少一个总线和被测集成电路1的输出以及参考集成电路2的输出相连。在图2中，提供有一个用于视频信号的总线和一个用于音频信号的总线。在被测集成电路1的输出端这些总线的标号分别是11和12，在参考集成电路2的输出端，分别是21和22。这些总线11，12，21，22在集成电路的一侧和连接装置13，14相连。
比较装置4输出表示测试结果的信号，所述信号通过总线41被送到中央处理单元。
图3表示比较装置4对于视频信号的功能。其中示出了出现在集成电路的输出端的视频信号的时序表示。时序图A相应于在被测集成电路1的输出端收集的输出信号。时序图B相应于在参考集成电路2的输出端收集的输出信号。这些信号作为连续的位出现。只要这些信号出现，它们便被输入到比较装置4。所述比较装置4包括两个D型触发器，其中一个触发器42.1在其输入端接收来自被测集成电路1的信号A，另一个触发器42.2在其输入端B接收来自参考集成电路2的信号B。这些D型触发器42.1，42.2还接收来自接口模块32的时钟信号h。触发器的输出和提供表示测试结果的信号的异或端口43的输入端相连。D型触发器通过进行和实时比较的原理不矛盾的瞬时存储操作，使得相互之间略微有些相位差的信号能够进行逐位比较。
在这个例子中，信号A的位300相应于一个缺陷，其在信号B中未出现。
异或端口当其收到的位相同时，则输出逻辑值为“0”的位。只要在其两个输入端收到两个不同值的位时，其便输出具有逻辑值“1”的位。
出现在异或端口43的输出端的信号具有一个其逻辑值为“1”的位301，这表示被测集成电路1有缺陷。
在按照本发明的测试装置中，不再需要具有存储空间用于存储集成电路的输出信号。可以在足够长的时间内对电路施加输入信号，以便获得非常可靠的测试结果。如果需要利用现有技术的测试装置测试这种类型的集成电路，则测试只能集中在少数的几个视频图像上，因而这不足以保证所述集成电路没有缺陷。例如，720×520个象素的视频图像便需要大约900kb的存储器。
这种测试装置能够测试用于产生多个输出数据的在自然环境中的集成电路，其使用方法特别简单，并且成本低。因为通过实时地比较集成电路的输出信号进行测试，所以不需要为进行所述测试而存储输出信号。这种存储将限制在测试期间使用的数据量，这是因为对于这种存储所提供的存储空间具有不能扩展的性质。因此，本发明在其应用中具有大的灵活性，并且使得不必对测试装置进行大的改变，例如扩展存储空间，便可以修改测试条件。
此外，按照本发明，只要检测到两个集成电路的输出信号之间的不同，便中断测试，这通过减少测试阶段的总的持续时间，使得能够减少集成电路的总的生产成本。
权利要求
1.一种集成电路测试装置，所述测试装置包括输入装置(3)，用于产生输入信号，并把所述输入信号提供给被测集成电路(1)的输入端和被认为是合格的参考集成电路(2)的输入端，以及比较装置(4)，用于响应所述输入信号实时地比较在被测集成电路(1)的输出端提供的输出信号和在参考集成电路(2)的输出端提供的输出信号，以便根据比较结果确定所述被测集成电路(1)是合格的还是有缺陷的，其特征在于，所述集成电路(1，2)被并联地安装，并同时接收所述输入信号，所述输入信号模拟所述集成电路(1，2)在实用的操作情况下应当接收的信号。
2.如权利要求1所述的测试装置，其特征在于，所述输入装置(3)可以包括中央处理单元(30)，用于产生所述输入信号，并和一个接口模块(32)协同工作，所述接口模块(32)在一方面和被测集成电路(1)的输入端相连，在另一方面和参考集成电路(2)的输入端相连，用于复制由所述中央处理单元(30)产生的并用于所述集成电路(1，2)的所述输入信号。
3.如权利要求2所述的测试装置，其特征在于，所述测试装置包括连接装置(13)，用于接收所述被测集成电路(1)，当所述被测集成电路(1)被安装时，所述接口模块(32)使所述连接装置(13)的电源被切断。
4.如权利要求2所述的测试装置，其特征在于，所述接口模块(32)还用于向所述集成电路(1，2)和所述比较装置(4)提供时钟信号，从而提供所述集成电路(1，2)的同步。
5.如权利要求2所述的测试装置，其特征在于，所述输入装置(3)可以包括和所述中央处理单元(30)协同操作的数据存储器(31)，所述数据是所述输入信号的基础。
6.如权利要求2所述的测试装置，其特征在于，所述输入装置(3)包括和所述中央处理单元(30)协同操作的程序存储器(35)。
7.如权利要求2所述的测试装置，其特征在于，所述中央处理单元(30)和一个接口(33)相连，所述接口用于通过微机和用户通信。
8.如权利要求1所述的测试装置，其特征在于，所述比较装置(4)用于对输出信号逐位地进行比较。
9.如权利要求8所述的测试装置，其特征在于，所述比较装置(4)包括一个异或端口(43)。
10.一种集成电路测试方法，所述方法包括以下步骤产生被同时提供给被测集成电路(1)的输入端和被认为是合格的参考集成电路(2)的输入端的输入信号，所述输入信号模拟所述被测集成电路(1)和所述参考集成电路(2)在实用情况下接收的输入信号；响应所述输入信号实时地比较在所述被测集成电路(1)的输出端和在所述参考集成电路(2)的输出端出现的输出信号；根据比较结果确定所述被测集成电路(1)是合格的还是有缺陷的。
全文摘要
本发明涉及一种集成电路测试装置。所述测试装置包括输入装置(3)，用于产生输入信号，并把所述输入信号提供给被测集成电路(1)的输入端和被认为是合格的参考集成电路(2)的输入端，以及比较装置(4)，用于响应所述输入信号实时地比较在被测集成电路(1)的输出端提供的输出信号和在参考集成电路(2)的输出端提供的输出信号，以便根据比较结果确定所述被测集成电路(1)是合格的还是有缺陷的。所述集成电路(1，2)被并联地安装，并同时接收所述输入信号，所述输入信号模拟所述集成电路(1，2)在实用的操作情况下应当接收的信号。这种集成电路装置尤其适用于测试用于译码数字电视信号的集成电路。
文档编号G01R31/28GK1459027SQ02800632
公开日2003年11月26日 申请日期2002年3月12日 优先权日2001年3月13日
发明者S·布里雷 申请人:皇家菲利浦电子有限公司