专利名称：测试装置以及测试方法
技术领域：
本发明是有关于一种测试装置以及测试方法，且特别是有关于一种具 备可分别测试数个受测元件的控制装置，且可分别并行测试数个受测元件 的测试装置以及测试方法。本发明与美国专利申请号10/403, 817 (申请日西元2003年3月31日) 相关。对于认可美国优先权的国家，该美国申请案的内容并入本发明而视 为本发明一部分。
背景技术：
习知的测试装置是由一个控制装置，通过控制总线(总线即为汇流排， 以下皆称为总线)(bus)提供数个测试模组(test module)的控制数据(数 据即为资料，以下皆称为数据)，以控制数个测试模组，并且并行(parallel) 进行已连接上测试;漠组的 一个或数个受测元件的测试。这样的测试装置， 例如曰本专利第2583055号说明书、曰本专利第2583056号说明书、曰本 专利第2583057号说明书、曰本专利第2587940号说明书、曰本专利第 2587941号说明书、日本专利第2627751号说明书中所揭露的。当测试CPU等复杂的逻辑回路时，不但测试项目多，而且根据测试的 结果，每一个受测元件必须测试不同的测试顺序(sequence)。因此，希望叶吏 数个受测元件并行且独立的进行测试。然而习知的装置中，是以一个控制 装置并行进行数个受测元件，当每一个受测元件要进行不同测试顺序时，各 测试顺序需循序(sequential)处理，因此无法有效率地进行测试。再者，即使有以数个控制装置测试数个受测元件的测试装置，数个测 试模组和数个受测元件的连接是固定的话，很难让接脚(pin)数等不同的各 种受测元件和控制装置能 一 直对应而测试。发明内容本发明的目的是提供能解决上述问题的测试装置及测试方法。此目的 利用组合申请范围中独立项所记载的特征而达成。而依附项是规定本发明的更佳具体范例。为了达成上述目的，依照本发明的一观点，本发明提供一种测试装置，适 用于测试数个受测元件，此测试装置具备有数个测试模组、数个控制装置 以及连接设定装置。其中数个控制模组与数个受测元件的任何一个连接，并 供给测试信号给受测元件。控制装置控制数个测试模组，且分别并行测试 数个受测元件。连接设定装置以数个控制装置分别连接于各个受测元件的 方式，设定数个控制装置与数个测试模组的连接形式。每一个控制装置根据各个受测元件的测试结果以控制数个测试模组，并可 对数个受测元件并行执行不同的试验顺序。连接设定装置亦可在以数个控制装置进行数个受测元件的测试之前，根据 数个控制装置中的一个控制装置的指示，在测试中，设定数个控制装置与 数个受测元件的连接形式。连接设定装置亦可具有串列介面(serial intersurface)以及闲置封包 (IDLE pocket)产生部，其中串列介面将来自测试模组的数据封包(data pocket) 传送给控制装置，而当串列介面未接受来自测试模组的数据封包时，为了不 使串列介面传送空的串列数据，会由闲置封包产生部提供一 闲置封包。各个控制装置亦可具备有性能判定测试执行部、动作规格决定部、良 劣判定测试执行部以及良劣判定部。其中性能判定测试执行部对受测元件 执行判定其性能的性能判定测试。动作规格决定部根据该性能判定测试的 结果，以决定受测元件的动作规格。良劣判定测试执行部根据动作规格决 定部所决定的动作规格，对受测元件执行良劣判定测试。良劣判定部根据 良劣判定测试的结果，依据动作规格决定部所决定的动作规格，判定受测 元件的良劣。而且，依照本发明的一观点，本发明更提供一种测试装置，适用于测 试受测元件，该测试装置配备有控制装置，而控制装置具有性能判定测试 执行部、动作规格决定部、良劣判定测试执行部以及良劣判定部。其中性 能判定测试执行部对该受测元件执行判定其性能的性能判定测试。动作规 格决定部根据该性能判定测试的结果，以决定该受测元件的动作规格。良 劣判定测试执行部根据该动作规4各决定部所决定的该动作规j格，对该受测 元件执行良劣判定测试。良劣判定部根据良劣判定测试的结果，依据动作 规格决定部所决定的动作规格，判定受测元件的良劣。性能判定测试执行部，对受测元件执行判定其记忆体性能的性能判定 测试。当记忆体的一部分没有动作的情况，该动作规格决定部，亦可将受 测元件的动作规格之一的记忆体容量，决定成小于记忆体中有动作的部分 的记忆体容量。良劣判定测试执行部是把受测元件当作具有动作规格决定 部所决定的记忆体容量的元件，对受测元件执行良劣判定测试亦佳。良劣判定部是把受测元件当作具有规格决定部所决定的记忆体容量的元件，判 定受测元件的良劣亦佳。再者，依照本发明的一观点，本发明再提供一种测试方法，适用于以 数个控制装置分别并行测试数个受测元件，其中各个控制装置的特征为分 别执行判定测试执行阶段、动作规格决定阶段、良劣判定测试执行阶段以 及良劣判定阶段。其中判定测试执行阶段对受测元件执行判定其性能的性 能判定测试。动作规格决定阶段根据性能判定测试的结果，而决定该受测 元件的动作规格。良劣判定测试执行阶段依据已经决定的动作规格，对受 测元件执行良劣判定测试。良劣判定阶段根据良劣判定测试的结果，判定 已决定动作规格的受测元件的良劣。另外，依照本发明的一观点，本发明更再提供一种测试方法，由具备有 数个测试模组与数个控制装置的测试装置所执行，数个测试模组连接任何 一个受测元件并将测试信号供给连接的受测元件，而数个控制装置控制数 个测试模组并测试数个受测元件。其中测试方法具有连接切换设定lt据取 得阶段、连接形式设定阶段以及测试阶段。连接切换设定数据取得阶段取 得表示数个控制装置与数个测试模组的连接形式的连接切换设定数据。连 接形式设定阶段根据连接切换设定数据，以将各个控制装置分别与各个受 测元件连接的方式，而设定数个控制装置与数个测试模组的连接形式。测 试阶段由数个控制装置控制数个测试模组且分别并行测试数个受测元件。为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举 较佳实施例，并配合所附图式，作详细说明如下。
图1是测试装置10的一例的组成表示图。图2是测试装置10的一例的组成表示图。图3是分站控制装置130的一例的机能组成表示图。图4是连接设定装置140的硬体组成的一例表示图。图5是连接设定装置140的硬体组成的一例表示图。图6是组态暂存器250的数据组成的一例表示图。图7是连接切换设定数据的一例表示图。10:测试装置 1Q0a-d:受测元件110:系统控制装置 120:通讯网路130a h:分站控制装置 140:连接设定装置150a g:测试才莫组 160a~d:载斗反170:性能判定测试执行部 180:动作规4各决定部190:测试条件储存部 200:良劣判定测试执行部205:良劣判定部220a ~h: FIFO暂存器记忆体210a ~h: 0/E解码器 230a ~h: FIFO控制器 250:组态暂存器240:组态控制器 260a~g:多工器270a ~g: 0/E解码器 290a ~g: FIFO控制器 310a ~h:仲裁器280a ~g: FIFO暂存器记忆体 300a ~h:多工器320 a~h:闲置封包产生部具体实施方式
以下虽通过本发明的实施例说明本发明，但本发明的申请专利范围并 非限定为本实施例。本发明对于解决课题所采用的手段，亦不限定须为实 施例中所说明的所有特征的组合。图1及图2表示关于本发明实施例测试装置10的组成图。测试装置10 产生测试信号并将此信号供给DUT100(受测元件，Device Under Test)，DUTlOO依测试信号作动的结果而输出结果信号，冲艮据该结果信号是 否与期待值一致，以判断DUT100的良劣。本实施例的测试装置10根据开 放架构(open architecture)而实现，作为供《合测试信号^合DUT100的测试 模组150 a~g，可以根据开放架构以使用模組。于是，连接设定装置140 按照DUT100的接脚数、载板(load board) 160a ~d的配线形式、测试模 组150 a~g的种类等，以设定分站控制装置(site controller) 130与测试才莫 组150 a ~ g的连接形式。因此，测试装置10中,分站控制装置130与DUT100 是以一对一的对应方式连接，一个分站控制装置测试一个DUTIOO。因此，数 个分站控制装置130a h可并行测试数个DUT10(),而且，数个分站控制装 置a ~ h可以按照个别DUT100的性能以执行不同的测试顺序。测试装置10具备系统控制装置110、通讯网路120、分站控制装置 130a ~h、连接设定装置140、测试模组150a-f、以及载板160a d,并且 连接在DUT100a ~d上。测试装置10通过使用于DUT100的测试控制程式(program)、测试程式 以及测试数据(data)等外部网路等接受信号，并由系统控制装置IIO储存这 些信号。通讯网路120连接系统控制装置110与分站控制装置130a ~h，以 传递其间的通i凡。分站控制装置130a~h是关于本发明控制装置的一个例子，控制数个 测试模组，且分别并行测试数个DUTIOO。以此方式，数个分站控制装置 130a h个别控制每一个DUT100的测试。例如，在图1中，分站控制装置 130a与连接在DUT100a上的测试模组150a ~ f相连接，以控制DUT100a的 测试。而在图2中，分站控制装置130a与连接在DUTlOOb上的测试模组150a ~b相连接，以控制DUT100b的测试。分站控制装置130b与连接在 DUT100c上的测试才莫组150c ~ d相连接，以控制DUT100c的测试。更具体而言，分站控制装置130a~h通过通讯网路120从系统控制装 置110取得并执行测试控制程式。然后，分站控制装置130a~h根据测试 控制程式，从系统控制装置110取得使用于DUT100a ~ d的测试程式及测试 数据，并通过连接设定装置140将应使用于DUTIOO的测试储存于测试模组 150a~f。然后，分站控制装置130a h通过连接设定装置14Q，根据测试 程式及测试数据对测试模组150a ~f下达测试开始的指令。然后，分站控 制装置130a~h会产生测试结束的中断指令等，例如从测试模组150a~f 接受信号，根据测试结果使各个模组进行下一个测试。也就是说，数个分 站控制装置130a ~ h "J安照个别的测试结果以控制测试^^组150a ~ f,并且对 数个DUTIOO并行执行不同的测试顺序。连接设定装置140是用以个别连接数个分站控制装置130a ~h与数个 DUTIOO,而设定数个分站控制装置130a ~h与数个测试模组150a ~f的连 接形式。意即，数个分站控制装置130a~h，分别与分站控制装置130a~h 所分别控制的测试模组150a ~ f的任何一个相连接，以传递其间的通讯。连接设定装置140，在以数个分站控制装置13Oa ~ h测试数个DUTIOO 之前，根据数个分站控制装置130a ~h中的一个分站控制装置130的指 示，设定以数个分站控制装置130a ~h的DUTIOO测试中，数个分站控制装 置130a h与数个测试模组150a f的连接形式。例如图2中，分站控制装 置130a :没定成连4妄凄t个测试才莫组150a ~ b,并以此寺丸4于DUT100b的测试。而 且，分站控制装置130b设定成连接数个测试模组150c ~d,并以此执行 DUT100c的测试。数个DUTIOO装载于载板16Ga ~ d上，且数个测试才莫组150a ~ f与所对 应的DUTIOO端子连接。图2中所示的分站控制装置130a~h使用数个测试模组150a ~f以测 试DUT100b d的组成及动作，与图l中表示的，分站控制装置130a使用数个 测试;漠组150a ~ f以测试DUT100a的组成及动作大致相同，因此，以下，除 去图l与图2的相异点，在图1中说明分站控制装置130a用以测试DUT100a 的中心组成及动作。数个测试模组150a ~ f与DUT100a的数个端子的各部分别连接，并根据 分站控制装置130a储存的测试程式及测试数据，进行DUT100a的测试。于 DUT100a的测试中，测试模组150a ~ f是根据由测试程式所决定的顺序，从 测试数据中产生测试信号，并将信号供给予分别与测试模组150a ~f连接 的DUT100a的端子。取得DUT100a才艮据测试信号作动的结果而输出的信号 后与期待值做比较，并储存比较的结果。而且，测试模组150a~f在测试程式处理终了的时候，或者是测试程 式执行中发生异常的时候等等，会对分站控制装置130a发生中断讯息，这 个中断讯息，通过连接设定装置140通知与测试模组150a ~f对应的分站 控制装置130a,由具有处理器(processor)的分站控制装置执行中断。根据以上叙述，测试装置10以开放架构而实现并可使用满足开放架构 Mi各的各种模组。因此,测试装置10可在连接设定装置140所具有的任意连接 槽(slot)中插入并使用测试模组150a ~ f 。此时，测试装置的使用者等，例如 通过分站控制装置130a，变更连接设定装置140的连接形式，可将用于 DUTIOO的数个测试模组150a ~f连接上控制DUTIOO测试的分站控制装置 130a ~h中任何一个。以此方式，测试装置10的使用者按照数个DUTIOO的 任一个端子数、端子的配置、端子的种类或测试的种类等，数个分站控制 装置130a ~ h与测试模组150a ~ f适当地连接，并且使分站控制装置130与 DUTIOO —对一的对应，可以独立的并行进行数个DUT100的测试。因此，对 数个DUTIOO而言，不但以不同的测试顺序测试，且藉由数个DUTIOO并行 进行测试的方式，可缩短测试进行的时间。图3表示的是关于本实施例分站控制装置130的机能组成的一个例子。每 一个分站控制装置130a ~h皆具有性能判定测试^Vf于部170、动作身见格决定部 180、测试^f牛储存部190、良劣判定测试执行部200以及良劣判定部205。其 中，性能判定测试^Vf于部170对DUTIOO扭^于性能判定测试并判定其性能。动作 规格决定部180决定DUTIOO的动作规格。测试条件储存部190是对应于 DUTIOO的动作规格储存良劣判定测试的测试条件的种类。良劣判定测试执 行部2 00对DUT100执行良劣判定测试。良劣判定部2 05以动作规格决定部 180决定的动作判定DUTIOO的良劣。性能判定测试执行部170使测试模组150 a ~ g执行判定DUTIOO性能 的性能判定测试，如DUTIOO的记忆体(memory)性能的记忆体容量(例如快 取记忆体的大小(cache size))、动作频率、系统总线频率、容许电压、消 耗电力、对系统总线的驱动(drive)能力等。而动作规格决定部180，根据 由性能判定测试执行部170的性能判定测试的结果，决定作为DUTIOO动作 规格的记忆体容量、动作频率、系统总线频率、容许电压、消耗电力，驱动 (drive)能力等。例如，当DUTIOO—部分的记忆体没有动作时，属于DUTIOO 动作规格其中之一的记忆体容量，会决定成小于DUTIOO的记忆体中有动作 的部分的记忆体容量。良劣判定测试执行部200从测试条件储存部190,按照动作规格决定部 180所决定的动作规格，选择良劣判定测试的测试条件，并按照动作规格决 定部180所决定的动作规格，使测试模组150 a ~ g执行良劣判定测试。具 体而言，把DUTIOO当作具有动作规格决定部180所决定的记忆体容量，并且以动作规J各决定部180所决定的动作频率、系统总线频率、容许电压、消 耗电力以及/或驱动能力动作的元件，对DUT100执行良劣判定测试。然后， 良劣判定部205，根据良劣判定测试执行部200良劣判定测试的结果，把 DUT100当作具有动作规格决定部180所决定的记忆体容量，并且以动作规 格决定部180所决定的动作频率、系统总线频率、容许电压、消耗电力以 及/或驱动能力动作的元件，判定DUT100的良劣。依照本实施例的分站控制装置130，根据DUT100性能的测试结果，选别 决定的动作规格，之后，按照被选出的动作规格依测试顺序执行测试，可判 定是否满足所选出动作规格的条件。再者，藉由数个分站控制装置130a~h 与数个DUTIOO—对一的对应，可并行数个分站控制装置130a~h，并对数 个DUTIOO个别不同的测试顺序做动作，可使动作规格的选别以及测试的进 行更有效率。图4表示关于本实施例中连接装置140的硬体(hardware)组成的一 例。图4所示为连接设定装置140的硬体组成中，用以将数据由分站控制 装置130传送到测试^f莫组150 a g的部分。连接设定装置140具有数个0/E (output enable)解码器 (decoder) 210a ~ h、数个FIFO (fist in first out)暂存器记忆体(regi s ter memory) 220a ~ h、数个FIFO控制器(controller) 230a ~ h、组态控制器 (configuration controller)240 、 组态暂存器 (configuration register) 250 、 lt个多工器(mul t iplexer) 260a ~ g及数个0/E解码器 270a ~g。数个0/E解码器210a~h从数个分站控制装置130a ~h各自将命令及 数据写入对应的测试模组150a ~f内的记录区，或接受读出命令等的控制 数据以进行光电转换，并各自供给予数个FIFO暂存器记忆体220a ~ h。数 个FIFO暂存器记忆体220a ~ h取得并暂时保存由各个0/E解码器210a ~ h 经过光电转换的控制数据。数个FIFO控制器230a-h将来自各个FIFO暂 存器记忆体220a ~ h的控制数据读出，并供给予各个多工器260a ~ g。组态控制器240取得FIFO控制器230a读出的控制数据中，含有连接 设定装置140的连接切换设定数据。而连接切换设定数据是表示出分站控 制装置130a ~ h与测试才莫组150a ~ g连接形式的数据。组态暂存器250保存 由组态控制器240取得的连接切换设定数据，并设定数个多工器260a g。数 个多工器260a g，根据组态暂存器250保存的连接切换设定数据，从FIFO 控制器230a ~h所读出的控制数据中选出任一个控制数据，并个别供给予 数个0/E解码器270a ~ g。数个0/E解码器270a ~ g将数个多工器各自选择 的控制数据进行光电转换，并将讯号传送给各自的测试模组150a ~ g。如上所述，由组态暂存器250保存从分站控制装置130a供给的连接切换设定数据，以设定多工器260a~g,以数个分站控制装置130a-h与数个 DUT100 —对一对应的方式，可使分站控制装置130a ~ h与测试模组150a ~ g 连接。图5表示关于本实施例的连接设定装置140的硬体组成的一例。图5 所示为连接设定装置140的硬体组成中，用以将数据由测试模组150 a~g 传送到分站控制装置130的部分，而该数据为对写入命令的应答(response) 或对读出命令的读出数据等。连接设定装置140另外还具有数个FIFO暂存器记忆体280a ~ g、数个 FIFO控制器290a ~g、数个多工器300a ~h、数个仲裁器(arbitor) 310a ~ h 及数个闲置封包(idle pocket)产生部320a ~h。且，0/E解码器210a ~h 是本发明的串列介面(serial interface)的一个例子，把接受来自于测试 模组150a ~ g的数据封包传送至分站控制装置130a ~ h。数个0/E解码器270a ~ g接受读出数据以做光电转换，并各别供给予 数个FIFO暂存器记忆体。而前述读出数据是各个测试模组根据数个分站控 制装置130a~h的要求，而输出表示DUT100测试结果的读出数据。然后数 个FIFO暂存器记忆体280a ~ g取得并暂存各个0/E解码器270a ~ g经光电 转换后的读出数据。再由数个FIFO控制器290a~g读出来自各个FIFO暂 存器记忆体280a g的读出数据。各个FIFO控制器290a ~ g具有用以对各个多工器300a ~ h要求传送数 据的数个REQ输出端子，并对要求传送数据的仲裁器310输出要求命令 (request command, REQ)。而且，各个FIFO控制器290a ~ g都有GNT输入 端子，该端子用以接受来自与REQ对应的数个仲裁器(arbiter) 310a ~h的 应答，以从要求数据传送的多工器300接受核可命令(grant command, GNT)。数个FIFO控制器290a ~ g供给读出数据(R-DATA)给任何一个分站控制 装置130a ~h时，会先供给REQ给对应于供给该读出数据的分站控制装置 130的任一仲裁器310a ~h。仲裁器310a h从任一个FIFO控制器290a ~ g 接受REQ后，根据组态暂存器250保存的连接切换设定数据，供给核可命 令(GNT)给FIFO控制器290a ~ g之中允许输出R—DATA者。然后，已接受GNT 的FIFO控制器290再将R—DATA供给多工器300a ~h。数个多工器300a h根据仲裁器310a ~h的控制，分别选出来自FIFO 控制器290的R—DATA,并供给予每一个0/E解码器210a ~ h。前述FIFO控 制器290是已经由仲裁器310a ~ h供给GNT者。数个0/E解码器210a ~ h,对每 一个多工器所选择的R_DATA进行电光转换，并将讯息传送给每一个对应的 分站控制装置。当数个解码器210a ~ h未接受来自测试模组150a ~ g的数据封包时，意 即，当仲裁器310a~h未选择任何一个FIFO控制器2S*0a~g时，为了不产生数个解码器210a ~ h传送空的串列数据给测试模组150a ~ g的状况，闲置 封包产生部320a ~ h会在数个0/E解码器210a ~ h所传送的串列数据中插 入闲置封包。而且，多工器300a会取得组态控制器240从组态暂存器250 读出的设定数据，并供给分站控制装置130a。利用上述方式，仲裁器310a~h根据组态暂存器250保存的连接切换 设定数据，选择多工器300a ~ h要取得读出数据的FIFO控制器290a ~ g,藉 此，分站控制装置130可从已送出控制数据的测^f莫组150 a ~g取得读出数 据。而且，利用闲置封包产生部320a ~h，防止传送空的串列数据给测试才莫 组150a ~ g的方式，可一直维持测试模组150a ~ g的锁相回路(phase locked loop, PLL)内部时月永(clock)的相位锁定(phase lock),且于测试才莫组150a ~ g的内部时脉(clock)中不产生偏移而能传送高速串列数据。图6表示有关本实施例的组态暂存器250的数据组成的一例。组态暂 存器250是对应于位址(address) (17h ~ lEh)的连接切换设定数据(切换选 择1 切换选择8)，意即，数个多工器260保有分别选择的分站控制装置 130。例如，储存在位址17h的切换选择1是设定1 ~ 8接点(joint)的多 工器260的连接切换设定数据。储存在位址18h的切换选择2是设定9 ~ 16 接点(joint)的多工器260的连接切换设定数据。组态暂存器250保有对应 于连接设定装置140的多工器260的数量的连接切换设定数据。图7表示关于本实施例的连接切换设定数据260的一例。图7中并将 图6所表示的连接切换设定数据(切换选择1) 300的具体内容表示出来。组态暂存器250对应连接设定装置140的埠(埠1 ~埠8),以储存分站 控制装置130的编号(CPU NO.)以及设定的有效/无效(ON/OFF)。连接设定 装置140的埠(埠1 ~埠8)对应1 ~ 8接点的多工器260，分站控制装置130 的编号(CPU NO.)表示1 8接点的多工器260所选择的分站控制装置130。本实施例中，虽然是由组态暂存器250储存连接设定装置140的连接 切换设定的有效/无效，但是以分站控制装置130控制设定的有效/无效等 的手段亦可实现同样的机能。利用上述组态暂存器250的数据组成，切换数个多工器260所选择的 分站控制装置130, —对一地对应连接分站控制装置130与DUT100,可实 现并行数个分站控制装置130以执行数个DUT100的测试。产业利用性由以上清楚的说明，利用本发明可实现数个受测元件个别并行进行测 试的测试装置及测试方法。虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何 熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润 饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
权利要求
1、一种测试装置，其特征在于其适用于测试受测元件，且配备有测试该受测元件的分站控制装置，该分站控制装置包括性能判定测试执行部，用以对该受测元件执行判定其性能的性能判定测试；动作规格决定部，根据该性能判定测试的结果，以决定该受测元件的动作规格；良劣判定测试执行部，对该受测元件，根据该动作规格决定部所决定的该动作规格，以执行良劣判定测试；以及良劣判定部，根据该良劣判定测试的结果，依据该动作规格决定部所决定的该动作规格，判定该受测元件的良劣。
2、 根据权利要求l所述的测试装置，其特征在于其中所述的性能判定 测试执行部，对该受测元件执行判定其记忆体性能的该性能判定测试，且当该记忆体的一部分没有动作时，该动作规j才各决定部会将该受测元件 的该动作规格之一的记忆体容量，决定成小于该记忆体中有动作的部分的 记忆体容量，且该良劣判定测试执行部是把该受测元件当作具有该动作规格决定部所 决定的记忆体容量的元件，对该受测元件执行该良劣判定测试，且该良劣判定部是把该受测元件当作具有规格决定部所决定的该记忆体 容量的元件，判定该受测元件的良劣。
3、 一种测试方法，适用于以数个分站控制装置分别并行测试数个受测 元件，其特征在于每一该些分站控制装置分别#^行下列阶段判定测试执行阶段，用以对该受测元件执行判定其性能的性能判定测试；动作规格决定阶段，根据该性能判定测试的结果，而决定该受测元件 的动作规格；良劣判定测试执行阶段，依据已经决定的该动作规格，对该受测元件 执行良劣判定测试；以及良劣判定阶段，根据该良劣判定测试的结果，判定已决定该动作规格 的该受测元件的良劣。
全文摘要
一种测试装置(10)，具备有数个测试模组(150a～g)、数个分站控制装置(130)以及连接设定装置(140)。其中数个测试模组(150a～g)与数个受测元件(100)的任何一个连接，并供给测试信号给受测元件(100)。分站控制装置(130)控制数个测试模组(150a～g)，且分别并行测试数个受测元件(100)。连接设定装置(140)以数个分站控制装置(130)分别连接于各个受测元件(100)的方式，设定数个分站控制装置(130)与数个测试模组(150a～g)的连接形式。
文档编号G01R31/319GK101231325SQ200810006859
公开日2008年7月30日 申请日期2004年3月24日 优先权日2003年3月31日
发明者市吉清司 申请人:爱德万测试株式会社