专利名称：探针卡、测试装置和测试方法
技术领域：
本发明涉及一种探针卡，一种测试装置以及一种测试方法。
背景技术：
为了关于形成在晶片上的多个芯片中的每一个执行功能测试，采用探针卡用于连 接芯片和测试器。例如可以在JP-A No. H2-189946和JP-A No. 2004-301807中找到对探针 卡的描述。根据JP-A No. H2-189946的探针卡于图8中示出。图8描述了设置在预定位置上 用于关于芯片Ia至Id执行测试的探针卡11，芯片Ia至Id是形成在晶片上的多个芯片中 的一部分。如其中所示，根据JP-ANo. H2-189946的探针卡11包括被构成为同时接触芯片 Ia至Id各自输入/输出垫(output pad)2的探针阵列13。这种结构允许探针卡11关于 四个芯片Ia至Id同时执行相同测试。根据JP-A No. 2004-301807的探针卡于图9中示出。图9描述了设置在预定位置 用于关于芯片61，62执行测试的探针卡71，芯片61，62是形成在晶片上的多个芯片中的一 部分。如其中示出的，根据JP-ANo. 2004-301807的探针卡11包括被构成为同时接触芯片 61，62各自输入垫63，64和各自输出垫65，66的探针72a至72d。这种结构允许探针卡71 关于两个芯片61，62同时执行相同测试。[专利文献 1] JP-A No. H2-189946[专利文献 2] JP-A No. 2004-301807图10示意性描述了根据专利文献1，2的探针卡结构。图10仅示出了探针的前 端部。图10中示出的探针卡包括上和下区域，其每一个都包括用于输入垫(图10中的空 圈)的多个探针和用于输出垫(图10中的实圈)的多个探针，其被排列成对应于各个的输 入/输出垫。由此，于图10中示出的探针卡能够关于晶片上形成的两个芯片同时执行相同 测试。图11示出了当用图10中示出的探针卡执行测试时将依照的探测顺序实例。如图 11中所示，芯片CH通过表面安装被集成到晶片WAF上。为了清楚描述，根据芯片排列标记 了行号和列号。在图11中，虚线箭头表示探针卡的移动方向，被粗虚线包围的多个区域表示每一 列探测路径中的第一个和最后一个探测位置(图11的垂直方向)。而且，阴影区域表示在 有机会通过测试的这些芯片CH当中每一列中的第一个和最后一个芯片CH。换句话说，位于 列方向上阴影部分芯片CH外部位置的芯片CH位于晶片WAF的边缘部分，因此其没有机会 通过测试，且因此对于这种芯片CH不必执行测试。当利用图10中示出的探针卡对于如在图11中示出的形成晶片WAF上的多个芯片 CH执行测试时，探针卡例如在由图11中虚线箭头所表示的方向上以与两个芯片对应的增
4量移动，从而每一次停下时关于两个芯片CH同时执行相同测试。这种情况下，首先对于位 于No. A列和No. 13行(以下称作“A13”，也应用于其他芯片CH)和A14的芯片CH执行测 试，和最后对位于[H12，H13]的芯片CH执行测试。目前，已经开发出输出垫数量远大于输入垫的IC芯片诸如IXD驱动器。一些具有 400个输出垫，仅具有40个输入垫。当然，用于测试这种芯片的探针卡诸如图10中所示包 括数量远大于用于输入垫(空圈)探针的用于输出垫(实圈)的探针。在此，将通过探针卡连接到各个芯片的每一测试装置的测试器都具有固定数量的 输出端子和输入端子，例如1280个输出端子和256个输入端子。如果利用这种装置测试具 有40个输入垫和400个输出垫的芯片，则，根据有效利用装置的输出端子和输出端子的观 点，最好同时对三个芯片执行相同测试。这种情况下，利用了测试器的1200(400X3)个输出端子和剩余80个未使用。相 似地，利用了 120(40X3)个输入端子和剩余136个未使用。由此，虽然剩余未使用的输出 端子数量小于芯片输出垫数量(小于400)，但是剩余未使用的输入端子数量大于芯片输入 垫数量(大于40)。大于芯片输入垫数量的输入端子剩余未使用的这种情况原因是这些芯 片具有数量远大于输入垫的输出垫，诸如LCD驱动器。未使用的输入端子数量是增加的，诸 如其中对应于三个芯片的输入端子(120)未使用的前述实例。存在这种大量未占用端子降 低了测试装置的利用率以及关于在晶片上形成的芯片的测试效率。为了最小化未占用的端子数量，可以选择制造一种新型装置，其具有数量对应于 芯片的输出垫和输入垫的输出端子和输入端子，但是实际上对于每个芯片制造昂贵的装置 是不切实际的。
发明内容
在一个实施例中，提供了一种探针卡，其包括具有多个第一区域的第一区域组， 每个区域都包括多个用于输入垫的探针和用于输出垫的探针，被设置成与被测晶片上多个 芯片中一个的输入垫和输出垫对应，该第一区域根据被测晶片上芯片的排列被排列成L行 M列仏，11:自然数)；和具有多个第二区域的第二区域组，其每一个都包括多个用于输入垫 的探针，被设置成与被测晶片上的一个芯片的输入垫对应，第二区域根据被测晶片上芯片 的排列被排列成(LXN)行M列(N:自然数)或者L行(MXN)列；其中如果第二区域组包 括(LXN)行和M列，则第一区域组和第二区域组根据芯片排列在列方向上被连续连接，以 使第一区域和第二区域被排列成{L+(LXN)}行M列，且如果第二区域组包括L行和(MXN) 列，则第一区域组和第二区域组根据芯片排列在行方向上被连续连接，以使第一区域和第 二区域被排列成L行{M+ (MXN)}列。在另一个实施例中，提供了一种测试方法，其采用前述探针卡用于关于晶片上每 个芯片执行测试，该测试包括专门利用输入垫且需要时间t的第一项，和利用输入垫和输 出垫的第二项，该测试方法包括如果第一区域和第二区域被排列成{L+(LXN)}行M列，在 列方向上以L行的增量移动探针卡，第二区域位于前方；如果第一区域和第二区域被排列 成L行{M+(MXN)}列，在行方向上以M列的增量移动探针卡，第二区域位于前方；以及，在 移动探针卡时到达的每个位置，关于面临第二区域的芯片执行第一项持续时间t/(N+l)，和 关于面临第一区域的芯片，在执行第一项持续时间t/(N+l)之后执行第二项。
5
通过利用根据本发明的探针卡的实施方法，在关于面临第一区域的芯片执行了预 定测试的同时，可利用未占用的输入端子，关于在探针卡移动方向中在面临第一区域的芯 片前方的其他芯片执行需要时间t的第一项的一部分。关于在移动探针卡之后面临第一区 域的芯片，这种设置允许降低第一项的持续时间，否则会占用时间t。而且，利用根据本发明的探针卡的测试方法分开地执行第一项(N+1)次。因此，在 移动探针卡时到达的每个位置处，第一项的持续时间为t/(N+l)。由于另一方面，探针卡行 进次数基本保持不变，因此关于晶片上形成的芯片连续地执行测试所需的时间明显缩短。由此，当连续地测试晶片上形成的芯片时，利用根据本发明的探针卡的测试方法 通过最小化未占用端子数量允许有效利用测试器上提供的输入端子和输出端子，从而提高 测试效率。除此之外，该方法允许以最少时间损耗关于晶片上形成的芯片有效执行连续测 试，从而实现明显节约了时间的效果。总之，本发明能较以前更有效地关于晶片上形成的芯片执行连续测试。
结合附图结合以下描述，本发明的上述和其他目的，优点和特征将更加明显，附图 中图1是示出根据本发明实施例的探针卡实例的示意性平面图；图2是示出根据实施例的另一探针卡实例的示意性平面图；图3是示出根据实施例的再一探针卡实例的示意性平面图；图4是用于说明根据实施例的测试方法的流程图；图5是用于说明根据实施例的测试方法的探测顺序的示意图；图6是用于说明根据另一实施例的测试方法的流程图；图7是用于说明根据另一实施例的测试方法的探测顺序的示意图；图8是示出常规探针卡的示意性平面图；图9是示出另一常规探针卡的示意性平面图；图10是探针卡的示意性平面图；和图11是用于说明将关于晶片执行的测试方法的探测顺序的示意图。
具体实施例方式现在将参考示意性实施例描述本发明。本领域技术人员将意识到，使用本发明的 教导可实现很多替换实施例且本发明不限于用于说明目的而示出的实施例。以下，将参考附图描述本发明的实施例。在所有附图中，相同构成部分都给出了相 同数字，且将不重复其描述。以下，基于附图方向的垂直方向将称作“列方向”和附图的水 平方向将称作“行方向”。[实施例1]根据该实施例的探针卡与测试器一起使用，该测试器执行应力测试诸如关于被测 晶片上的芯片的高压测试和功能测试用于检验芯片是否正常操作。更特别地，探针卡用于 将被测晶片上形成的芯片和测试器连接起来。当应用于输出垫数量远大于输入垫的IC芯 片诸如LCD驱动器芯片时，根据该实施例的探针卡以及采用根据该实施例的探针卡的测试方法提供明显优势。现在将详细描述根据该实施例的探针卡结构。图1至3示意性描述出了根据该实 施例的探针卡实例。附图仅示出了探针的前端部。根据该实施例的探针卡包括第一区域组101，该第一区域组101包括第一区域 100，每一个第一区域100都包括多个用于输入垫(图1至3中的空圈)的探针和用于输出 垫(图1至3中的实圈)的探针，探针被设置成对应于被测晶片上一个芯片的输入垫和输 出垫，且第一区域100根据被测晶片上的芯片排列被排列成L行M列(L，M 自然数)。图1描述出其中第一区域100被排列成一行两列(L = 1，M = 2)的第一区域组 101。相似地，图2和3描述出其中第一区域100被排列成两行两列(L = 2,M = 2)的第一 区域组101。在此，图1至3仅是示意性的且可采用不同结构。而且，根据该实施例的探针卡包括第二区域组201，该第二区域组201包括第二区 域200，每一个第二区域200都包括用于输入垫(图1至3中的空圈)的多个探针，探针被 设置成对应于被测晶片上芯片的输入垫，且第二区域200根据被测晶片上的芯片排列，被 排列成(LXN)行M列(N 自然数)或者L行(MXN)列。图1至3中的叉形标记表示没有 提供用于输入垫的探针和用于输出垫的探针。由此，第二区域200必须包括用于输入垫的 探针但是不必包括用于输出垫的探针。图1描述了第二区域组201，其中第二区域200被排列成一行两列(在(LXN)行 M列中，L = 1，M = 2，N = 1)。相似，图2描述第二区域组201，其中第二区域200被排列 成两行两列(在(LXN)行M列中，L = 2，M = 2，N = 1)。图3描述出第二区域组201，其 中第二区域200被排列成四行两列(在(LXN)行M列中，L = 2，M = 2，N = 2)。在此一 样，图1至3仅是示意性的且可采用不同结构。在根据该实施例的探针卡中，如果第二区域组201包括(LXN)行和M列，则第一 区域组101和第二区域组201根据芯片排列在列方向上连续连接，以使第一区域100和第 二区域200被排列成{L+(LXN)}行M列。而且，如果第二区域组201包括L行和(MXN)列，则第一区域组101和第二区域 组201根据芯片排列在行方向上连续连接，以使第一区域100和第二区域200被排列成L 行{Μ+ (MXN)}列。图1描述出如下的情况，即，第二区域组201包括(LXN)行和M列(L= 1，M = 2， N=I),且第一区域组101和第二区域组201在列方向上连续连接，以使第一区域100和第 二区域200被排列成两行两列。图2描述出如下的情况，即，第二区域组201包括(LXN) 行和M列(L = 2，M= 2，N= 1)，且第一区域组101和第二区域组201在列方向上连续连 接，以使第一区域100和第二区域200被排列成四行两列。图3描述出如下的情况，即，第 二区域组201包括(LXN)行和M列(L = 2，M= 2，N = 2)，且第一区域组101和第二区域 组201在列方向上连续连接，以使第一区域100和第二区域200被排列成六行两列。在此， 图1至3仅是示意性的且可采用不同结构。优选的是，根据该实施例由此构造的探针卡满足表达为C。XLXM< T。和 CiXLXNXMSTi的关系，其中C。(自然数)表示被测晶片上每个芯片的输出垫数量，CJ自 然数)表示其输入垫数量，T0(自然数)表示连接到被测晶片上各个芯片的测试器的输出 端子数量，和自然数)表示其输入端子数量。在满足这种关系的情况下，没有第一区域100和第二区域200不被用于晶片上芯片的测试，且没有用于输入垫的探针和用于输出垫 的探针不被用于晶片上芯片的测试，且因此探针卡提供了高效率。更加详细地，探针卡提供 了如下优势，即，降低了每个探针卡的成本，提供更高产率的探针卡，降低尺寸，简化芯片测 试期间的存储和操作，等等。而且，在根据该实施例的探针卡中，优选设置L，M和N为最大的可能值，只要满足 前述关系即可。当对于形成在晶片上的芯片连续地执行测试时，这种设置允许提高测试效率。现在，将在下文中描述利用根据该实施例的探针卡的测试方法。根据该实施例的 测试方法用于测试形成在晶片上的芯片，包括专门利用芯片的输入垫且需要时间t的第一 项，和利用芯片的输入垫和输出垫的第二项。第一项的实例包括应力测试诸如高压测试，输入端子的连接(开路/短路)测试 和在输入电路处的电流测量。所需时间t是根据测试属性，所需性能等确定的设计因素。第二项的实例是芯片的功能测试，更佳具体地，包括通过芯片的输入垫输入信号 的测试，接收通过输出垫输出的信号，和比较输出信号和预期值，从而判定芯片是否正常工 作。在完成第一项之后执行第二项。例如，执行应力测试达一预定时段作为第一项，然后执 行功能测试作为第二项。通过根据该实施例的测试方法，如果第一区域100和第二区域200被排列成 {L+(LXN)}行M列，则探针卡在列方向上以L行的增量移动，第二区域200位于前方。并且 在移动探针卡时到达的每个位置处，关于面临第二区域200的芯片执行第一项持续时间t/ (N+1)。关于面临第一区域100的芯片，执行第一项持续时间t/(N+l)，之后执行第二项。换句话说，如果第一区域组101和第二区域组201在列方向上连续连接(排列为 {L+(LXN)}行M列)，如图1至3中所示，探针卡在列方向上以L行的增量移动(基于附图 方向向下)，第二区域200位于前方。在图1的情况下，探针卡以一行的增量向下移动，在 图2和3的情况下，探针卡以两行的增量向下移动。且在移动探针卡时到达的每个位置处， 关于面临第二区域200的芯片执行第一项持续时间t/(N+l)。关于面临第一区域100的芯 片，执行第一项持续时间t/(N+l)，之后执行第二项。通过根据该实施例的测试方法，相似地，如果第一区域100和第二区域200被排列 成L行{M+(MXN)}列，探针卡在行方向上以M列的增量移动，第二区域位于前方。且在移动 探针卡时到达的每个位置处，关于面临第二区域200的芯片执行第一项持续时间t/(N+l)。 关于面临第一区域100的芯片，执行第一项持续时间t/(N+l)，之后执行第二项。换句话说，如果第一区域组101和第二区域组201在行方向上连续连接(排列成 L行{M+(MXN)}列)，探针卡在行方向上以L列的增量移动，第二区域200位于前方。且 在移动探针卡时到达的每个位置处，关于面临第二区域200的芯片执行第一项持续时间t/ (N+1)。关于面临第一区域100的芯片，执行第一项持续时间t/(N+l)，之后执行第二项。通过根据该实施例由此设置的测试方法，关于形成在晶片上的这些芯片中所选的 任何芯片(以下“第一芯片”)，如下执行测试。以下将聚焦在第一芯片上描述测试过程。如图4中示出的流程图所示，开始于第一芯片面临探针卡的第二区域200 (S100)。 第一芯片然后与提供在第二区域200中的用于输入垫的探针接触，并经历第一项持续时间 t/(N+l) (S200)。
然后移动探针卡，第二区域200位于前方，在列方向上移动L行或者在行方向上移 动 L 列(S300)。在移动探针卡之后，第一芯片面临探针卡的另一个第二区域200，或者第一区域 100(S400)。如果第一芯片面临另一个第二芯片200 (S400处，否)，过程返回到SlOO和重复步 骤 SlOO 至 S400。另一方面，如果第一芯片面临第一区域100 (S400处，是)，第一芯片与提供在第 一区域100中的用于输入垫的探针和用于输出垫的探针接触，并经历第一项持续时间t/ (N+1)。通过该过程，第一芯片完全经历了第一项达完整持续时间t(第一项的所需持续时 间)。换句话说，例如是应力测试的情况，用于测试的指定量的应力已经完全强加在第一芯 片上(S500)。之后，第一芯片经历第二项(S600)。由此，第一芯片在分开经历了(N+1)次第一项之后经历第二项。现在，将描述关于 第一芯片将执行的测试过程，参考图1至3中示出的探针卡作为实例。如果采用图1中示出的探针卡，第一芯片首先面临第二区域200，且经历第一项达 持续时间t/2。一旦在图中向下移动探针卡达一行，第一芯片就面临第一区域100。然后第一芯片与提供在第一区域100内的用于输入垫的探针和用于输出垫的探 针接触，且首先经历第一项达持续时间t/2。由此，第一芯片完全经历了需要持续时间t的 第一项。之后，第一芯片经历第二项。如果采用图2中示出的探针卡，第一芯片首先面临第二区域200，并且经历第一项 达持续时间t/2。一旦向下移动探针卡两行，第一芯片就面临第一区域100。第一芯片然后与提供在第一区域100中的用于输入垫的探针和用于输出垫的探 针接触，且首先经历第一项持续时间t/2。由此第一芯片完全经历了需要持续时间t的第一 项。之后，第一芯片经历第二项。如果采用图3中示出的探针卡，第一芯片首先面临第二区域200，且经历第一项达 持续时间t/3。一旦向下移动探针卡两行，第一芯片就面临另一个第二区域200，且经历第 一项持续时间t/3。一旦再次向下移动探针卡两行，第一芯片就面临第一区域100。第一芯片然后与提供在第一区域100中的用于输入垫的探针和用于输出垫的探 针接触，且首先经历第一项持续时间t/3。由此，第一芯片完全经历了需要持续时间t的第 一项。之后，第一芯片经历第二项。根据该实施例的测试方法能降低测试器的对于测试保持未使用的输入端子的数 量，从而提高测试器利用率。关于晶片上形成的芯片，这导致较高的测试效率。在此，尽管 根据该实施例的测试方法将需要持续时间t的第一项分成了(N+1)次，但是，如果第一项是 应力测试，根据测试规范的观点，将应力施加分成多次不会引起问题，只要保证总的应力施 加时间即可。如果总的应力施加时间是相同的，则更多次施加应力对于测试目的来说是更 优选的。现在，以下是对用图10中示出的探针卡和用代表该实施例的图1中示出的探针卡 执行的测试之间实际时间的比较的描述，两者都通过普遍采用的测试器执行。[采用代表该实施例的图1中示出的探针卡]图1中示出的探针卡包括两个区域(第一区域100)，每一个都包括用于输入垫的
9探针和用于输出垫的探针，以便关于两个芯片同时执行相同测试。该探针卡还包括两个区 域(第二区域200)，每一个都包括用于输入垫的探针，从而有效利用测试器的输入端子，否 则将保持未占用的。图5示出了当用图1中示出的探针卡执行测试时遵循的探测顺序实例。如其中示 出的，芯片CH通过表面安装被集成到晶片WAF上。为了清楚描述，根据芯片排列标记行号 和列号。图5中，虚线箭头表示探针卡的移动方向，由粗虚线包围的多个区域表示列方向 (图5的垂直方向)上探测路径中的第一个和最后一个探测位置。而且，阴影区域表示有机 会通过测试的这些芯片CH当中的在列方向上第一个和最后一个芯片CH。换句话说，列方向 上位于阴影芯片CH外部位置处的芯片CH位于晶片WAF的边缘部分，因此其没有机会通过 测试，且因此不必对这种芯片CH执行测试。现在参考图6中示出的流程图，将给出对包括第一项和第二项的测试过程的描 述，将关于图5中示出的晶片通过图1中示出的探针卡执行。首先，包括图1中示出的探针卡和测试器的测试装置需要形成在被测晶片WAF上 的芯片CH的排列信息(SlO)。此时基于步骤SlO获取的排列信息识别开始测试的列。参考图5，识别出列A和 B。此时确定探针卡被首先定位的位置。更具体地，在列A和B中在有机会通过测试的芯片 CH当中识别出在列方向上位于端部的芯片CH(图5中，最小号的行中的芯片CH)，和确定探 针卡的第一位置以使第二区域200 (参考图1)面临由此识别的芯片CH。图5中，列No. B和 行No. 7的位置(以下称作“B7”)，其也用于其他芯片CH)被确定为第二区域200将被定位 的位置。然后探针卡被移向由此确定的位置(S20)。然后关于面临第二区域200的芯片CH[A7，B7]执行第一项持续时间t/2。之后，基 于图中方向向下移动一行探针卡。该步骤中，探针卡的第二区域200面临芯片CH[A8，B8]， 第一区域100 (参考图1)面临芯片CH[A7，B7]。关于面临第二区域200的芯片CH[A8，B8]， 执行第一项持续时间t/2。同时，关于面临第一区域100的芯片CH[A7，B7]，执行第一项持 续时间t/2，之后是第二项。在此，关于芯片CH[A7，B7]和芯片CH[A8，B8]，第一项一般同时 开始和结束。之后，关于芯片CH[A8，B8]执行第二项(S30)。然后重复步骤S30的过程直到关于经历测试的列中的最后一个芯片CH执行了第 二项。换句话说，重复该过程直到关于在列A和B中有机会通过测试的这些芯片CH当中在 列方向上另一端部处的芯片CH执行第二项(图5中，最大号的行中的芯片CH)。由此图5 中，重复该过程直到关于芯片CH B31执行第二项。一旦判定已经关于经历测试的列的最后 一个芯片CH执行了第二项(S40处，是)，则过程就前进到步骤S50。在步骤S50，判定是否已经关于在晶片上有机会通过测试的这些芯片CH当中的最 后芯片CH执行了第二项。换句话说，判定是否已经关于基于步骤SlO获得的排列信息识别 的最后一个芯片CH执行了第二项(在图5中示出的晶片WAF中，G31处的芯片CH) (S50)。如果判定还没有关于最后一个芯片CH执行第二项(S50处，否)，探针在行方向上 移动两列，以便面临列C和D(S60)。然后识别出在列C和D中有机会通过测试的这些芯片 CH当中位于列方向上端部处的并最接近当前位置的芯片CH(图5中，最大号的行中的芯片 CH)，且确定探针卡的第二区域200面临由此识别的芯片CH的位置。图5中，这种位置对应于[C33，D33]，且探针卡向其移动(S20)。此时重复前述过程，且一旦判定已经关于最后一个芯片CH(图5中，在G31处的芯 片CH)执行了第二项(S50处，是)，过程就完成了。为了参考目的，图7示出了一个表，其指示前述过程中探针卡的定位顺序，在每个 位置处面临探针卡的芯片CH的列号和行号，以及关于每个芯片CH执行的测试类型。这种 情况下，已经执行了 116次探测。在此，由于第一项(应力测试)被分成了两步，因此用图1中示出的探针卡进行的 每个晶片的总测试时间τ可表达为(0. la+5a+la) X 116 = 707. 6a，其中平均探测时间通过 tP = 0. Ia表示，第一项(应力测试)所需时间通过ts = IOa表示，第二项(功能测试)所 需时间通过tF = Ia表示。[采用图10中示出的探针卡]图10中示出的探针卡包括两个区域，每一个都包括用于输入垫的探针和用于输 出垫的探针，从而关于两个芯片同时执行相同测试。图11示出了当通过图10中示出的探针卡执行测试时遵循的探测顺序实例。如其 中所示，芯片CH通过表面安装被集成到晶片WAF上。为了清楚描述，行号和列号根据芯片 排列而被标记。图11中，虚线箭头表示探针卡移动方向，由粗虚线包围的多个区域表示列方向 (图11中的垂直方向上)上探测路径中的第一个和最后一个探测位置。而且，阴影区域表 示有机会通过测试的这些芯片CH当中列方向上的第一个和最后一个芯片CH。换句话说，列 方向上较阴影芯片CH位于更外部位置处的芯片CH位于晶片WAF的边缘部分，因此其没有 机会通过测试，且因此不必对于这种芯片CH执行测试。图11中示出的晶片WAF具有与图5中所示晶片相同的芯片排列。因此，芯片CH 的数量，有机会通过测试的芯片数量和这些芯片CH的位置与图5中所示晶片相同。如果以图11中所示探测顺序用图10中所示探针卡执行测试，首先关于[A13，A14] 处的两个芯片，和最后关于[H12，H13]处的两个芯片执行测试。这种情况下，执行102次探 测。在此，每个晶片的总测试时间T表达为(0. la+10a+la) X 102 = 1132. 2a，其中平均 探测时间通过tP = 0. Ia表示，第一项(应力测试)所需时间通过ts = IOa表示，第二项 (功能测试)所需时间通过tF = Ia表示。前述比较证明使用表示该实施例的图1中所示探测卡每个晶片的总测试时间 T(707. 6a)接近用图10中所示探针卡每个晶片的总测试时间T(1132. 2a)的62%，据此很 明显，图1中所示探针卡明显缩短了测试时间。通过根据该实施例的测试方法，在关于面临第一区域100的芯片执行了第一项和 第二项的同时，需要持续时间t的第一项关于在探针卡移动方向上位于面临第一区域100 的芯片前方且面临第二区域200的另一芯片被执行了持续时间t/(N+l)。分开的持续时间 t/(N+l)根据第二区域的数量确定，从而一旦关于面临第一区域100的芯片在移动探针卡 之后执行第一项达分开的持续时间t/(N+l)，这种芯片已经经历第一项的总持续时间就变
成to通过采用根据该实施例探针卡的测试方法，根据第一项被分开时间的次数，移动
11探针卡时到达的每一位置处的测试时间可成比例缩短。更加具体地，通过采用图10中所示 的探针卡的测试方法，即，通过剩余一部分测试器输入端子不被占用的常规测试方法，在移 动探针卡时到达的每个位置处第一项都需要测试时间t。相反，通过采用根据该实施例的探 针卡的测试方法，在移动探针卡时到达的每一位置第一项仅消耗测试时间t/(N+l)。由此， 采用根据该实施例的探针卡的测试方法缩短测试时间达t_(t/(N+l))。这一前提下，在常规测试方法采用的探针卡和根据该实施例测试方法采用的探针 卡中，在“提供了用于输入垫的探针和用于输出垫的探针的区域”数量相同的情况下，探测 次数基本相同，如上所述，且因此关于晶片上形成的芯片连续地执行测试所需的时间可被 明显缩短。注意，即使在探针卡具有不同于图1结构的情况下，根据该实施例的测试方法也 能根据图6中所示流程的步骤关于晶片上形成的芯片执行包括第一项和第二项的测试。而 且，即使是探针卡具有不同于图1结构的情况下，也同样能实现测试时间的明显降低。而且，根据该实施例的测试方法可被实现为用于执行测试的程序，该测试关于被 测晶片上形成的芯片采用根据该实施例的探针卡，该测试包括专门利用芯片的输入垫并需 要时间t的第一项，和利用芯片的输入垫和输出垫的第二项，该测试方法包括引起计算机 执行如下过程，该过程包括如果第一区域100和第二区域200排列成{L+(LXN)}行M列， 在列方向上以L行的增量移动探针卡，第二区域200位于前方；如果第一区域100和第二区 域200排列成L行{M+(MXN)}列，在行方向上以M列的增量移动探针卡，第二区域200位 于前方；在移动探针卡时到达的每一个位置处，关于面临第二区域200的芯片，执行第一项 持续时间t/(N+l)，关于面临第一区域100的芯片，在执行第一项持续时间t/(N+l)之后执 行第二项。该程序可存储在信息存储介质诸如CD中。[实施例2]根据该实施例的探针卡大致与前述实施例相同，差别在于N必须为等于或大于2 的自然数。采用根据该实施例的探针卡的该测试方法大致与前述实施例相同，且其专门利用 芯片的输入垫和需要被分成N次的时间t。关于面临探针卡的第二区域200的芯片，执行第 一项持续时间t/N，和关于面临第一区域100的芯片，仅执行第二项。探针卡的移动方向和根据该实施例测试方法的其他设置与前述实施例相似。因此 不重复详细描述。通过根据该实施例的测试方法，如下地关于晶片上形成的那些芯片当中任选芯片 (以下，“第一芯片”)执行测试。以下聚焦第一芯片描述测试过程。开始于第一芯片面临探针卡的第二区域200。第一芯片然后与提供在第二区域 200中的用于输入垫的探针接触，并经历第一项持续时间t/N。然后在列方向上移动探针卡L行或者在行方向上移动L列，第二区域200位于前方。在移动了探针卡之后，第一芯片面临探针卡的另一个第二区域200，或者第一区域 100。然后第一芯片与提供在第二区域200中的用于输入垫的探针接触并经历第一项持续 时间t/N。之后，在列方向上移动探针卡L行或者在行方向上移动L列(与之前的移动方向相同)，第二区域200位于前方。在移动探针卡之后，第一芯片面临探针卡的另一第二区域200和第一区域100。如果第一芯片面临另一第二区域200，探针卡再次如前所述移动，且第一芯片经历 第一项持续时间t/N。重复该步骤直到第一芯片面临第一区域100。另一方面，如果第一芯片面临第一区域100，第一芯片与提供在第一区域100中的 用于输入垫的探针和用于输出垫的探针接触，并经历第二项。由此，在分开经历第一项N次之后第一芯片经历第二项。现在，将描述关于第一芯 片执行的测试过程，参考于图3中示出的探针卡作为实例。如果采用图3中示出的探针卡，第一芯片首先面临第二区域200，并经历第一项持 续时间t/2。一旦基于附图方向向下移动探针卡两行，第一芯片就面临另一第二区域200， 和经历第一项持续时间t/2。通过该过程，第一芯片完全经历了第一项整个持续时间t。换 句话说，如果第一项是应力测试，用于测试的指定量的应力已经完全强加在第一芯片上。然后一旦向下移动探针卡两行，第一芯片面临第一区域100。第一芯片与提供在第 一区域100中的用于输入垫的探针和用于输出垫的探针接触，且经历第二项。根据该实施例的探针卡和测试方法能降低保持未用于测试的测试器输入端子数 量，从而提高测试器的利用效率。这导致关于形成在晶片上的芯片的更高的测试效率。而 且，可明显缩短关于形成在晶片上的多个芯片连续地执行测试所需的时间。而且，根据该实施例的测试方法可被实现为执行测试的程序，该测试关于被测晶 片上形成的芯片采用根据该实施例的探针，该测试包括专门利用芯片输入垫并需要时间t 的第一项，和利用芯片的输入垫和输出垫的第二项，该测试方法包括引起计算机执行以下 过程，即，该过程包括如果第一区域100和第二区域200被排列成{L+(LXN)}行M列，在 列方向上以L行的增量移动探针卡，第二区域200位于前方；如果第一区域100和第二区域 200排列成L行{M+(MXN)}列，在行方向上以M列的增量移动探针卡，第二区域200位于前 方；在移动探针卡时到达的每一位置处，关于面临第二区域200的芯片，执行第一项持续时 间t/N，关于面临第一区域100的芯片，在执行第一项持续时间t/N之后执行第二项。该程 序可存储在信息存储介质诸如CD中。很明显，本发明不限于上述实施例，且可更改和变化而不脱离本发明的范围和精 神。
1权利要求
一种探针卡，包括第一区域组，所述第一区域组包括多个第一区域，所述第一区域每一个都包括多个用于输入垫的探针和用于输出垫的探针，所述多个用于输入垫的探针和用于输出垫的探针被定位成对应于被测晶片上的多个芯片中的一个的输入垫和输出垫，所述第一区域根据所述被测晶片上的所述芯片的排列被排列成L行M列，其中L和M为自然数；和第二区域组，所述第二区域组包括多个第二区域，所述第二区域每一个都包括多个用于输入垫的探针，所述多个用于输入垫的探针被定位成对应于所述被测晶片上的所述芯片中的一个的输入垫，所述第二区域根据所述被测晶片上的所述芯片的所述排列被排列成L×N行M列，N为自然数，或者L行M×N列；其中如果所述第二区域组包括L×N行和M列，所述第一区域组和所述第二区域组根据所述芯片的所述排列在列方向上连续连接，以使所述第一区域和所述第二区域被排列成L+(L×N)行M列；和如果所述第二区域组包括L行和M×N列，所述第一区域组和所述第二区域组根据所述芯片的所述排列在行方向上连续连接，以使所述第一区域和所述第二区域被排列成L行M+(M×N)列。
2.如权利要求1的探针卡，其中满足表达为C。XLXM ( T0和CiXLXNXM ( Ti的关系式， 其中C。表示所述被测晶片上每个芯片的输出垫的数量，Ci表示所述被测晶片上每个芯 片的输入垫的数量，C0和Ci为自然数，和T0表示连接到所述被测晶片上各个芯片的测试器的输出端子的数量，Ti表示连接到所 述被测晶片上各个芯片的测试器的输入端子的数量，T0和Ti为自然数。
3.如权利要求1的探针卡，其中所述芯片是LCD驱动器。
4.一种测试装置，包括如权利要求1所述的探针卡和通过所述探针卡连接到所述晶片 上的所述芯片的测试器。
5.一种测试方法，所述测试方法采用如权利要求1所述的探针卡， 用于关于所述晶片上的所述芯片的每一个执行测试，包括专门利用所述输入垫并需要时间t的第一项，和 利用所述输入垫和所述输出垫的第二项， 所述测试方法包括在所述第一区域和所述第二区域被排列成L+(LXN)行M列的情况中，在列方向上以L 行的增量移动所述探针卡，所述第二区域位于前方；在所述第一区域和所述第二区域被排列成L行M+ (MXN)列的情况中，在行方向上以M 列的增量移动所述探针卡，所述第二区域位于前方；以及 在移动所述探针卡时到达的每一位置处关于面临所述第二区域的所述芯片，执行所述第一项持续时间t/(N+l)，和 关于面临所述第一区域的所述芯片，在执行所述第一项持续时间t/(N+l)之后执行所 述第二项。
6.一种测试方法，所述测试方法采用如权利要求1所述的探针卡，N为等于或者大于2 的自然数，用于关于所述晶片上的所述芯片的每一个执行测试，包括 专门利用所述输入垫并需要时间t的第一项，和 利用所述输入垫和所述输出垫的第二项， 所述测试方法包括在所述第一区域和所述第二区域被排列成L+(LXN)行M列的情况中，在列方向上以L 行的增量移动所述探针卡，所述第二区域位于前方；在所述第一区域和所述第二区域被排列成L行M+ (MXN)列的情况中，在行方向上以M 列的增量移动所述探针卡，所述第二区域位于前方；以及 在移动所述探针卡时到达的每一位置处关于面临所述第二区域的所述芯片，执行所述第一项持续时间t/N，和 关于面临所述第一区域的所述芯片，在执行所述第一项持续时间t/N之后执行所述第二项。
7.如权利要求5的测试方法，其中所述第一项是高压测试。
8.如权利要求6的测试方法，其中所述第一项是高压测试。
9.如权利要求5的测试方法，其中所述芯片是LCD驱动器。
10.如权利要求6的测试方法，其中所述芯片是LCD驱动器。全文摘要
提供了探针卡，测试装置和测试方法，提高了关于晶片上形成的芯片而连续执行的测试的效率。探针卡包括具有多个第一区域的第一区域组，其每一个都包括多个用于输入垫的探针和用于输入垫的探针，第一区域根据被测晶片上的芯片的排列被排列成L行M列(L，M自然数)；和包括多个第二区域的第二区域组，其每一个都包括多个用于输入垫的探针，其被定位成对应于被测晶片上的芯片的输入垫，第二区域根据芯片排列被排列成(L×N)行M列(N自然数)或者L行(M×N)列；并且，如果第二区域组包括(L×N)行和M列，第一区域组和第二区域组根据芯片排列在列方向上被连续连接，以使第一区域和第二区域被排列成{L+(L×N)}行M列。
文档编号G01R1/073GK101943709SQ20101022120
公开日2011年1月12日 申请日期2010年6月30日 优先权日2009年7月7日
发明者平塚准 申请人:瑞萨电子株式会社