压力传感器及其形成方法
【专利摘要】一种压力传感器及其形成方法，其中，压力传感器包括：衬底，所述衬底具有器件区，所述衬底表面具有第一介质层，所述第一介质层表面具有第一电极层；位于第一电极层表面的第二介质层，所述器件区的第二介质层具有若干第一开口；位于所述第一开口的侧壁表面的导电侧墙；位于第二介质层表面和第一开口内的第二电极层，所述第二电极层与第二介质层表面、导电侧墙表面和第一开口的底部表面之间具有空腔；位于第二电极层和第二介质层表面的第三介质层，所述第三介质层内具有暴露出器件区的第二电极层表面的第二开口。所述压力传感器的灵敏度得到提高。
【专利说明】压力传感器及其形成方法
【技术领域】
[0001]本发明涉及半导体制造【技术领域】，尤其涉及一种压力传感器及其形成方法。
【背景技术】
[0002]微机电系统(Micro-ElectroMechanical System,简称MEMS)是一种获取信息、处理信息和执行操作的集成器件。微机电系统中的传感器能够接收压力、位置、速度、加速度、磁场、温度或湿度等外部信息，并将所获得的外部信息转换成电信号，以便于在微机电系统中进行处理。压力传感器即是一种将压力转换为电信号的转换器件。
[0003]电容式压力传感器是现有压力传感器中的一种，请参考图1，是现有技术的一种电容式压力传感器的剖面结构示意图，包括:衬底100，所述衬底100包括:半导体基底、位于半导体基底表面的半导体器件(例如CMOS器件)、电连接所述半导体器件的电互连结构、以及电隔离半导体器件和电互连结构的介质层；位于衬底100表面的第一电极层101，所述第一电极层101能够通过衬底100内的电互连结构与衬底100内的半导体器件电连接；位于衬底100和第一电极层101表面的第二电极层102，且所述第一电极层101和第二电极层102之间具有空腔103，所述空腔103使第一电极层101和第二电极层102电隔离；位于第二电极层102表面的绝缘层104，所述绝缘层104暴露出部分第二电极层102。
[0004]所述第一电极层101、第二电极层102以及空腔103构成电容结构，当所述第二电极层102在受到压力时，所述第二电极层102发生形变，导致所述第一电极层101和第二电极层102之间的距离发生变化，造成所述电容结构的电容值发生改变。由于所述第二电极层102受到的压力与所述电容结构的电容值相对应，因此能够将第二电极层102受到的压力转化为所述电容结构输出的电信号。
[0005]然而，现有的压力传感器灵敏度有限，无法适应技术发展的需求。
【发明内容】
[0006]本发明解决的问题是提供一种压力传感器及其形成方法，提高压力传感器的灵敏度。
[0007]为解决上述问题，本发明提供一种压力传感器的形成方法，包括:衬底，所述衬底具有器件区，所述衬底表面具有第一介质层，所述第一介质层表面具有第一电极层；位于第一电极层表面的第二介质层，所述器件区的第二介质层具有若干第一开口 ；位于所述第一开口的侧壁表面的导电侧墙，所述导电侧墙与第一电极层连接；位于第二介质层表面和第一开口内的第二电极层，所述第二电极层与第二介质层表面、导电侧墙表面和第一开口的底部表面之间具有空腔；位于第二电极层表面的第三介质层，所述第三介质层内具有暴露出器件区的第二电极层表面的第二开口。
[0008]可选的，所述若干第一开口位于第二介质层表面的图形为若干同心圆环形、若干同心方环形或若干同心多边环形。
[0009]可选的，所述若干第一开口位于第二介质层表面的图形为若干平行排列的条形。
[0010]可选的，所述衬底还包括外围区，所述外围区包围所述器件区，所述第二电极层还位于外围区的第二介质层表面，外围区的第二电极层支撑器件区的第二电极层，使器件区的第二电极层与第二介质层表面、导电侧墙表面和第一开口的底部表面之间构成空腔。
[0011]可选的,所述第一开口底部暴露出第一介质层,或者所述第一开口底部暴露出第一电极层。
[0012]可选的，还包括:位于第二电极层表面的第四介质层，所述第三介质层位于所述第四介质层表面，所述第二开口暴露出第四介质层表面，且所述第四介质层的材料与第三介质层的材料不同。
[0013]可选的，还包括:位于第三介质层内的第二导电插塞，所述第二导电插塞与第二电极层电连接；位于第三介质层和第二介质层内的第一导电插塞，所述第一导电插塞与第一电极层电连接。
[0014]可选的，所述衬底内具有半导体器件、以及用于电连接所述半导体器件的电互连结构。
[0015]可选的，所述第一电极层与所述电互连结构电连接。
[0016]可选的，所述半导体器件为CMOS器件。
[0017]可选的，所述第一电极层的材料包括:氮化钛、钛、氮化钽、钽、钨、碳化钛、碳化钽、镧、铝和铜中的一种或多种；所述第二电极层或导电侧墙的材料包括:氮化钛、钛、氮化钽、组、鹤、碳化钦、碳化组和俩中的一种或多种。
[0018]可选的，所述第一介质层、第二介质层或第三介质层的材料为二氧化硅、氮化硅、氮氧化硅、碳氮化硅或低K材料。
[0019]相应的，本发明还提供一种形成上述任一项所述的压力传感器的方法，包括:提供衬底，所述衬底具有器件区，所述衬底表面具有第一介质层，所述第一介质层表面具有第一电极层，所述第一电极层表面具有第二介质层；刻蚀器件区的第二介质层直至暴露出第一电极层，在第二介质层内形成若干第一开口 ；在所述第一开口的侧壁表面形成导电侧墙，所述导电侧墙与第一电极层连接；在第二介质层表面、导电侧墙表面和第一开口的底部表面形成牺牲层；在所述牺牲层表面形成第二电极层，所述第二电极层暴露出部分牺牲层表面；去除器件区的牺牲层，在所述第二电极层与第二介质层表面、导电侧墙表面和第一开口的底部表面之间形成空腔；在去除牺牲层之后，在第二电极层表面形成第三介质层，所述第三介质层内具有暴露出器件区的第二电极层表面的第二开口。
[0020]可选的，所述衬底还包括外围区，所述外围区包围所述器件区，在形成第二电极层之前，去除外围区的第二介质层表面的牺牲层，所述第二电极层形成于外围区的第二介质层表面、牺牲层的侧壁和顶部表面。
[0021]可选的，还包括:在形成导电侧墙之后，形成牺牲层之前，以第二介质层和导电侧墙为掩膜，刻蚀第一开口底部的第一电极层直至暴露出第一介质层为止。
[0022]可选的，还包括:在形成导电侧墙之前，刻蚀第一开口底部的第一电极层，直至暴露出第一介质层为止。
[0023]可选的，去除器件区的牺牲层的工艺为各向同性的刻蚀工艺。
[0024]可选的，所述牺牲层的材料为碳基聚合物、多晶硅、无定形硅、硅锗或无定形碳。
[0025]可选的，所述第三介质层和第二开口的形成方法包括:在第二电极层和第一介质层表面沉积第三介质层；刻蚀器件区的第三介质层，直至暴露出第二电极层表面为止，形成第二开口。
[0026]可选的，所述第三介质层的沉积工艺为等离子体增强化学气相沉积工艺或高密度等离子体化学气相沉积工艺。
[0027]与现有技术相比，本发明的技术方案具有以下优点:
[0028]所述导电侧墙、第二电极层以及所述空腔构成电容结构；其中，所述导电侧墙位于若干第一开口的侧壁表面，并且若干第一开口内的导电侧墙通过第一电极层电连接，所述导电侧墙作为所述电容结构的一层电极；第二电极层作为所述电容结构的另一层电极；而所述第二电极层与所述导电侧墙之间的空腔即作为所述电容结构两层电极之间的介质。所述导电侧墙位于第一开口的侧壁表面，第二侧墙位于导电侧墙和第一开口底部表面，所述导电侧墙和第二电极之间的重叠面积大于器件区的面积；由于所述电容结构的电容值与导电侧墙和第二电极之间的重叠面积成正比，因此所述电容结构的电容值增大，位于器件区的电容结构电容值免受器件区面积的限制。当第二电极层受到压力而发生形变时，由于所述电容结构的电容值较大，使所述电容结构的电容值的变化量也相应增大，因此所述压力传感器的灵敏度得到提高。
[0029]进一步，所述若干第一开口位于第二介质层表面的图形为若干同心的环形，能够在器件区的有限范围内进一步使所述导电侧墙和第二介质层之间的重叠面积增大，从而提高压力传感器的灵敏度；而且，由于所述第二电极层位于第二介质层表面和第一开口内，所述第二电极层具有向第一开口内延伸的凹槽，当若干第一开口位于第二介质层表面的图形为若干同心的环形时，第二电极层的凹槽也呈若干同心的环状，所述第二电极层受力更为均匀，且当第二电极层受力时，所述第二电极层的形变更显著，从而使导电侧墙、第二电极层以及所述空腔构成电容结构的电容值变化量增大，因此所述压力传感器更灵敏且性能更稳定。
[0030]在第一开口的侧壁表面形成导电侧墙之后，在第二介质层表面、导电侧墙表面和第一开口的底部表面依次形成牺牲层、以及位于牺牲层表面的第二电极层；之后去除所述牺牲层，既能够在导电侧墙和第二电极层之间形成空腔，而所述导电侧墙、第二电极层以及所述空腔构成电容结构。其中，若干第一开口侧壁表面的导电侧墙通过第一电极层电连接，使所述导电侧墙能够作为所述电容结构的一层电极，所述第二电极层作为所述电容结构的另一层电极，而所述第二电极层与所述导电侧墙之间的空腔即作为所述电容结构两层电极之间的介质。由于所述导电侧墙和第二电极之间的重叠面积大于器件区的面积，使所述电容结构的电容值增大，所形成的电容结构的电容值免受器件区面积的限制。当第二电极层受到压力时，所述电容结构的电容值变化量也相应增大，因此所形成的压力传感器的灵敏度得到提高。
[0031]进一步，所述衬底还包括包围所述器件区的外围区，在形成第二电极层之前，去除外围区的第二介质层表面的牺牲层，使所述第二电极层形成于外围区的第二介质层表面、牺牲层的侧壁和顶部表面，所述牺牲层定义了后续形成的空腔的形状。当去除牺牲层之后，位于外围区的第二电极层能够支撑器件区的第二器件层，使器件区第二电极层与第二介质层表面、导电侧墙表面和第一开口的底部表面之间形成空腔，所形成的空腔形状精确且尺寸容易控制，使所形成的压力传感器的结构更为稳定。
【专利附图】
【附图说明】
[0032]图1是现有技术的一种电容式压力传感器的剖面结构示意图；
[0033]图2至图12是本发明实施例的压力传感器的形成过程的结构示意图。
【具体实施方式】
[0034]如【背景技术】所述，现有的压力传感器的灵敏度有限。
[0035]请继续参考图1，现有技术的电容式压力传感器将第二电极层102所受到的压力转换电容结构输出的电信号。所述电容结构的电容值与第一电极层101和第二电极层102之间的距离呈反比、与第一电极层101和第二电极层102之间的重叠面积呈正比；当外部压力造成第二电极层102发生形变时，改变了第一电极层101和第二电极层102之间的距离，造成第一电极层101和第二电极层102之间的电容值发生改变，因此电容值的变化量与压力大小相对应。
[0036]然而，现有的电容式压力传感器尺寸受到芯片或半导体器件的尺寸限制，因此所述第一电极层101和第二电极层102之间的重叠面积有限，造成所述第一电极层101和第二电极层102之间的电容值较小。当第二电极层102受到的压力较小时，相应的第一电极层101和第二电极层102之间电容值的变化量也较小，则电容值的变化量难以获取，造成现有的压力传感器灵敏度较低，不利于适应技术的进一步发展。
[0037]为了解决上述问题，本发明的发明人提出一种压力传感器，包括:衬底，所述衬底具有器件区，所述衬底表面具有第一介质层，所述第一介质层表面具有第一电极层；位于第一电极层表面的第二介质层，所述器件区的第二介质层具有暴露出第一电极层的若干第一开口 ；位于所述第一开口的侧壁表面的导电侧墙，所述导电侧墙与第一电极层连接；位于第二介质层表面和第一开口内的第二电极层，所述第二电极层与第二介质层表面、导电侧墙表面和第一开口的底部表面之间具有空腔；位于第二电极层和第二介质层表面的第三介质层，所述第三介质层内具有暴露出器件区的第二电极层表面的第二开口。所述导电侧墙、第二电极层以及所述空腔构成电容结构；其中，所述导电侧墙位于若干第一开口的侧壁表面，并且若干第一开口内的导电侧墙通过第一电极层电连接，所述导电侧墙作为所述电容结构的一层电极；第二电极层作为所述电容结构的另一层电极；而所述第二电极层与所述导电侧墙之间的空腔即作为所述电容结构两层电极之间的介质。所述导电侧墙位于第一开口的侧壁表面，第二侧墙位于导电侧墙和第一开口底部表面，所述导电侧墙和第二电极之间的重叠面积大于器件区的面积；由于所述电容结构的电容值与导电侧墙和第二电极之间的重叠面积成正比，因此所述电容结构的电容值增大，位于器件区的电容结构电容值免受器件区面积的限制。当第二电极层受到压力而发生形变时，由于所述电容结构的电容值较大，使所述电容结构的电容值的变化量也相应增大，因此所述压力传感器的灵敏度得到提闻。
[0038]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0039]图2至图12是本发明实施例的压力传感器的形成过程的结构示意图。
[0040]请参考图2，提供衬底200，所述衬底200具有器件区I和外围区II，所述外围区II包围所述器件区I，所述衬底200表面具有第一介质层201，所述第一介质层201表面具有第一电极层202,所述第一电极层202表面具有第二介质层203。
[0041]所述衬底200包括:半导体基底(未示出)、形成于半导体基底内或半导体基底表面的半导体器件(未示出)、用于使所述半导体器件电连接的电互连结构(未示出)、以及用于电隔离所述半导体器件和电互连结构的绝缘层(未示出)。所述半导体器件包括CMOS器件，所述CMOS器件包括晶体管、存储器、电容器或电阻器等；所述半导体基底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或II1-V族化合物衬底，例如氮化镓或砷化镓等；所述绝缘层的材料为氧化硅、氮化硅和氮氧化硅中的一种或多种。本实施例中，所述衬底200的表面为绝缘层表面和电互连结构的顶部表面,所述第一介质层201形成于所述绝缘层和电互连结构表面，用于隔离第一电极层202和衬底200，衬底200内的半导体器件为晶体管(未示出)，半导体基底为硅衬底。所述衬底200的器件区I后续用于形成压力传感器。需要说明的是，图2中仅示出了一部分器件区1、以及位于所述器件区I 一侧的外围区II。
[0042]在另一实施例中，所述衬底200为半导体基底,第一介质层201形成于半导体基底表面。所述半导体基底包括硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或II1-V族化合物衬底，例如氮化镓或砷化镓等；所述第一电极层202通过第一介质层201与半导体基底隔离。
[0043]所述第一电极层202的材料包括:氮化钛、钛、氮化钽、钽、钨、碳化钛、碳化钽、镧、铝和铜中的一种或多种，所述第一电极层202的形成工艺为物理气相沉积工艺、化学气相沉积工艺或电镀工艺(包括直接电镀或化学镀)，所述第一电极层202的厚度为100埃?5000埃。所述第一电极层202用于电连接后续形成于若干第一开口侧壁表面的导电侧墙，使所述导电侧墙能够作为所形成的电容结构的一层电极。在一实施例中，在所述第一介质层201内形成与衬底200内的电互连结构相连的导电结构，所述第一电极层202形成于所述导电结构表面，使第一电极层202与衬底200内的半导体器件电连接。
[0044]所述第一介质层201或第二介质层203的材料为二氧化硅、氮化硅、氮氧化硅或碳氮化硅，此外，所述第一介质层201或第二介质层203的材料还能够为介电常数低于3.9的低K材料；所述第一介质层201的厚度为100埃?1000埃，所述第二介质层203的厚度为2000埃?50000埃；所述第一介质层201或第二介质层203的形成工艺为沉积工艺，较佳的是化学气相沉积工艺。本实施例中，所述第二介质层203和第一电极层202的总厚度即后续形成的第一开口的深度；所述第一介质层201用于电隔离第一电极层202和衬底200，并且在后续形成第一开口时，定义刻蚀的停止位置。
[0045]请参考图3和图4，图4是图3的俯视结构示意图，刻蚀器件区I的第二介质层203直至暴露出第一电极层202,在第二介质层203内形成若干第一开口 204。
[0046]所述第一开口 204的侧壁表面在后续工艺形成导电侧墙；所述第一开口 204的形成工艺为:在第二介质层203表面形成光刻胶层，所述光刻胶层暴露出需要形成第一开口204的对应位置；以所述光刻胶层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述第二介质层203直至暴露出第一电极层203为止。其中，所述各向异性的干法刻蚀为等离子体干法刻蚀工艺，所形成的第一开口 204的侧壁表面相对于衬底200表面垂直，所述各向异性的干法刻蚀工艺的具体参数根据所述第二介质层203的材料、厚度、以及第一开口 204的宽度决定。所述第一开口 204的深度即所述第二介质层203的厚度，所述第一开口 204的宽度为3000埃?10微米，所述第一开口 204的宽度需要保证后续在所述第一开口 204内形成牺牲层和第二电极层之后，所述第一开口 204不被填充满，使所述第二电极层能够向第一开口内延伸，从而增加第二电极层和导电侧墙之间的重叠面积。
[0047]在一实施例中，所述若干第一开口 204位于第二介质层203表面的图形为若干同心圆环形、若干同心方环形或若干同心多边环形，所述第一开口 204的数量大于或等于2个，相邻两个第一开口 204之间的距离为3000埃?I微米。本实施例中，所述第一开口 204为2个同心方环形。
[0048]所述第一开口 204位于第二介质层203表面的图形为若干同心圆环形、若干同心方环形或若干同心多边环形时，后续形成于第一开口 204侧壁表面的导电侧墙的面积更大，使后续形成于第一开口 204内的第二电极层与导电侧墙的重叠面积更大，使后续形成的电容结构的电容值更大，当第二电极层受到压力而发生形变时，所述电容结构电容值的变化量增大，从而提高所形成的压力传感器的灵敏度。
[0049]而且，由于所述第一开口 204位于第二介质层203表面的图形为若干同心环形，则后续形成于第二介质层203表面并向第一开口 204内延伸的第二电极层具有向第一开口204内凹陷的凹槽，使所形成的第二电极层受力更均匀，且第二电极层受力时发生的形变更显著，从而使电容结构的电容值的变化量更大，能够进一步增强压力传感器的灵敏度。
[0050]在另一实施例中，请参考图12,所述若干第一开口 204位于第二介质层203表面的图形为若干平行排列的条形，相邻第一开口 204之间的距离为3000埃?I微米。由于所述条形的图形简单，则使形成光刻胶层的工艺更简单，刻蚀形成第一开口的工艺更易进行。而且，后续形成于第一开口侧壁表面的导电侧墙与后续形成的第二电极层之间的重叠面积大于器件区I的面积，使后续形成的电容结构的电容值增大，从而增加所形成的压力传感器的灵敏度。
[0051]在其他实施例中，所述若干第一开口为若干通孔，且所述通孔构成阵列，所述通孔的形状为圆形、方形或多边形。
[0052]请参考图5，在所述第一开口 204的侧壁表面形成导电侧墙205，所述导电侧墙205与第一电极层202连接。
[0053]所述导电侧墙205的材料包括:氮化钛、钛、氮化钽、钽、钨、碳化钛、碳化钽和镧中的一种或多种。所述导电侧墙205的形成工艺为:在第二介质层203表面、第一开口 204的侧壁和底部表面形成导电薄膜；采用回刻蚀工艺刻蚀所述导电薄膜直至暴露出第一开口204底部和第二介质层203表面为止。其中，所述导电薄膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺或电镀工艺，所述导电薄膜的厚度为100埃?2000埃，所述导电薄膜的厚度即为所形成的导电侧墙205的厚度。本实施例中，所述导电薄膜的形成工艺为化学气相沉积工艺。
[0054]所述导电侧墙205能够与第一电极层202电连接，从而使若干第一开口 204侧壁表面的导电侧墙205之间实现电连接；此外，后续工艺能够在外围区II的第一电极层202表面形成第一导电插塞，后续能够形成分别与所述第一导电插塞和衬底200内的半导体器件电连接的导电结构，实现所述第一电极层202与衬底200内的半导体器件的电连接。
[0055]在本实施例中，在形成导电侧墙205之后，以第二介质层203和导电侧墙205为掩膜，刻蚀第一开口 204底部的第一电极层202直至暴露出第一介质层201为止，由于第一开口 204底部的第一电极层202被去除，在后续形成第二电极层之后，由导电侧墙205、第二电极层和空腔构成的电容结构的电容值由导电侧墙205和第二电极层之间的重叠面积决定，使所述电容结构的电容值更容易控制。而且，由于后续所形成的第二电极层受到的压力以垂直于衬底200表面的压力为主，去除第一开口 204底部的第一电极层202后，能够避免当第二电极层受到的压力过大时，使第一开口 204底部的第一电极层202与第二电极层相接触而发生短路，所形成的压力传感器的性能更为稳定。
[0056]在另一实施例中，能够在形成导电侧墙之前，去除第一开口底部的第一电极层并暴露出第一介质层，所述导电侧墙形成于第一介质层表面，且所述导电侧墙与第一开口底部侧壁暴露出的第一电极层电连接。
[0057]在其他实施例中，还能够在暴露出第一电极层的第一开口的侧壁表面形成导电侧墙，则后续形成第二电极层之后，所构成的电容结构的电容值由第二电极层与第一开口侧壁表面的导电侧墙、以及第一开口底部的第一电极层的重叠面积决定，则所述重叠面积进一步增大，增大了所述电容结构的电容值，能够增强压力传感器的灵敏度。
[0058]请参考图6，在第二介质层203表面、导电侧墙205表面和第一开口 204的底部表面形成牺牲层206。
[0059]所述牺牲层206用于定义后续形成的空腔的位置，所述牺牲层206的厚度为200埃?3000埃，即后续形成的第二电极层和导电侧墙205之间的距离为200埃?3000埃；所述牺牲层206的材料为碳基聚合物、多晶娃、无定形娃、娃锗或无定形碳；所述牺牲层206的形成工艺为沉积工艺。在本实施例中，所述牺牲层206为多晶硅，形成工艺为选择性外延沉积工艺:温度为500摄氏度?800摄氏度，气压为I托?100托，气体包括硅源气体(例如SiH4或SiH2Cl2)、HCl和H2,所述硅源气体的流量为I标准毫升/分钟?1000标准毫升/分钟，所述HCl的流量为I标准毫升/分钟?1000标准毫升/分钟，H2的流量为0.1标准升/分钟?50标准升/分钟。
[0060]请参考图7，去除外围区II的第二介质层203表面的牺牲层206。
[0061]在本实施例中，在形成后续的第二电极层之前，去除外围区II的牺牲层206，则后续形成的第二电极层位于外围区II的第二介质层203表面、以及牺牲层的侧壁和顶部表面，从而在后续去除器件区I的牺牲层206之后，位于外围区II第二介质层203表面的第二电极层能够支撑器件区I的第二电极层悬空于导电侧墙205和第一开口 204底部表面上方。去除外围区II的牺牲层206之后，后续形成的第二电极层位于外围区II的部分仅需保证足以支撑器件区I的第二电极层悬空于导电侧墙205和第一开口 204底部上方即可，因此有利于缩小第二电极层的面积；而且，所述第二电极层、导电侧墙205和空腔构成的电容结构较为稳定，使所形成的压力传感器性能良好。
[0062]去除外围区II牺牲层206的工艺为:在牺牲层206表面形成光刻胶层，所述光刻胶层暴露出外围区II的牺牲层206 ;以所述光刻胶层为掩膜，采用各向异性的干法刻蚀工艺刻蚀牺牲层206，直至暴露出第二介质层203为止。
[0063]请参考图8，在外围区II的第二介质层203表面、牺牲层206的侧壁和顶部表面形成第二电极层207,所述第二电极层207暴露出部分牺牲层206表面。
[0064]所述第二电极层207的材料包括:氮化钛、钛、氮化钽、钽、钨、碳化钛、碳化钽和镧中的一种或多种，所述第二电极层207的厚度为100埃?2000埃，所述第二电极层207的形成工艺为:在外围区II的第二介质层203表面和牺牲层206的侧壁和顶部表面形成第二电极薄膜；刻蚀部分第二电极薄膜并暴露出牺牲层206表面为止；所述形成第二电极薄膜的工艺为化学气相沉积工艺、物理气相沉积工艺或电镀工艺，本实施例中，所述第二电极层207的形成工艺与形成导电薄膜的工艺相同，在此不作赘述。
[0065]本实施例中，所述第二电极层207具有暴露出外围区II的部分牺牲层206表面的若干第三开口(未标示)，后续能够采用刻蚀工艺自所述第三开口去除牺牲层206，从而在第二电极层207、以及导电侧墙205和第一开口 204底部之间形成空腔，使第二电极层207、导电侧墙205和所述空腔构成电容结构。
[0066]在另一实施例中，所述第二电极层还具有暴露出器件区I的部分牺牲层206表面的若干第三开口，在后续采用刻蚀工艺自所述第三开口去除牺牲层206时，使刻蚀速度更快。
[0067]在其他实施例中，在器件区I和外围区II形成牺牲层之后，在牺牲层表面形成第二电极层，且保留外围区II的牺牲层，则后续采用刻蚀工艺去除器件区I的牺牲层之后，以外围区II剩余的牺牲层支撑第二电极层悬空于导电侧墙和第一开口底部表面的上方；由于在沉积形成牺牲层之后，无需刻蚀去除外围区II的牺牲层，能够简化工艺。
[0068]请参考图9，去除器件区I的第一电极层202和第二电极层207之间的牺牲层206(如图8所不),在所述第二电极层207与第二介质层203表面、导电侧墙205表面和第一开口 204的底部表面之间形成空腔208。
[0069]所述去除器件区I的牺牲层206的工艺为各向同性的干法刻蚀工艺或各向同性的湿法刻蚀工艺，所述各向同性的干法刻蚀工艺或各向同性的湿法刻蚀工艺不受刻蚀方向限制，能够自第二电极层207暴露出的牺牲层206表面开始刻蚀，并深入第一开口内，去除导电侧墙205和第二电极层207、以及第二电极层207与第一开口 204底部表面之间的牺牲层206。在形成空腔208之后，所述导电侧墙205、第二电极层207和空腔208构成电容结构，当所述第二电极层207会因受到外部的压力而发生形变，继而造成导电侧墙205和第二电极层207之间的距离减小，则所述电容结构的电容值发生改变，由所述电容值的变化量能够获得第二电极层207所受到的压力大小，使所形成的压力传感器能够获取外部的压力信肩、O
[0070]本实施例中，所述牺牲层206的材料为多晶硅，采用各向同性的干法刻蚀工艺去除牺牲层206，工艺参数为:气体为SFpHBiNHClX2Ff^ CF4中的一种或多种，功率为100W?500W，偏置电压为OV?100V，温度为40°C?60°C。
[0071 ] 本实施例中，在形成第二电极层207之前去除外围区II的牺牲层206，使器件区I的牺牲层206定义了所形成的空腔208的尺寸和位置，所形成的第二电极层207位于外围区II的第二介质层203表面，在去除所述牺牲层206之后，位于外围区II的第二电极层207能够支撑器件区I的第二电极层207悬空于导电侧墙205和第一开口 204的底部的上方并形成空腔208，所形成的空腔208的尺寸更为精确，有利于缩小压力传感器的尺寸。
[0072]在本实施例中，若干第一开口 204位于第二介质层203表面的图形为若干同心的环形，且所述第二电极层207具有向第一开口 204内延伸的凹槽，则所述凹槽位于第二电极层207表面的图形与第一开口 204保持一致，即所述凹槽呈若干同心环形。当所述第二电极层207受到压力时，具有若干同心环形凹槽的第二电极层207受力均匀，能够增加所形成的压力传感器的寿命；而且，当受到压力时，自若干同心环形的最外圈至圆心，所述第二电极层207的形变逐渐变大，所述第二电极层207的形变能力强，因此，当第二电极层207受到压力时，由所述第二电极层207、导电侧墙205和空腔208构成的电容结构的电容值变化量更大，则所形成的压力传感器的灵敏度得到提高。
[0073]在其他实施例中，所述若干第一开口位于第二介质层表面的图形为若干平行排列的条形，所述第二电极层具有向第一开口内延伸的凹槽，且所述凹槽位于第二电极层表面的图形与第一开口保持一致而成若干平行排列的条形。当第二电极层受到外部的压力时，所述第二电极层发生形变；而且自条形的两端到中心，所述第二电极层发生的形变逐渐增大。
[0074]请参考图10，在去除牺牲层206 (未示出)之后，在第二电极层207和第二介质层203表面沉积第三介质层209。
[0075]所述第三介质层209的厚度为4000埃?5微米，形成工艺为化学气相沉积工艺，材料为二氧化硅、氮化硅、氮氧化硅、碳氮化硅或低K介质材料。由于所述第二电极层207具有暴露出牺牲层206的第三开口，所形成的第三介质层209用于封闭所述第三开口，使所述空腔208密闭，以构成电容结构。而且，所述第三介质层209能够保护外围区II的第二电极层207，在后续去除器件区I的第三介质层209后，能够暴露出器件区I的第二电极层207，使器件区I的第二电极层207能受到压力而发生形变。
[0076]在本实施例中，所述第三介质层209的形成工艺为等离子体增强化学气相沉积(PECVD)工艺或高密度等离子体化学气相沉积(HDP CVD, High Density Plasma ChemicalVapor Deposit1n)工艺,所述沉积工艺的沉积材料能够优先积聚在第二电极层207的第三开口侧壁并使第三开口闭合，以使空腔208密闭，而且所述沉积工艺的沉积材料不会过度填充于空腔208，使所形成的密闭空腔208质量良好。在本实施例中，所述第三介质层209的材料为氧化硅，采用等离子体增强化学气相沉积工艺:压强为I托?10托，温度为360摄氏度?420摄氏度，射频功率为400瓦?2000瓦，氧气的流量为500标准毫升/分钟?4000标准晕升/分钟，正娃酸乙酯的流量为500标准晕升/分钟?5000标准晕升/分钟，氦气的流量为1000标准晕升/分钟?5000标准晕升/分钟。
[0077]在其他实施例中，在形成第三介质层之前，在第二电极层207表面形成第四介质层(未示出)，所述第三介质层209形成于所述第四介质层表面，后续刻蚀器件区I的第三介质层并暴露出第四介质层表面，所述第四介质层的材料与第三介质层209的材料不同，所述第四介质层的形成工艺为等离子体增强化学气相沉积工艺或高密度等离子体化学气相沉积工艺；所述第四介质层能够在后续刻蚀第三介质层209时，保护第二电极层207表面。在一实施例中，当外围区II和器件区I的第二电极层均具有第三开口，所述第四介质层能够封闭所述第三开口，并在后续去除器件区I的第三介质层时，保证器件区I的第三开口不被打开，从而保证所述空腔密闭。
[0078]在形成所述第三介质层209之后，在外围区II的第三介质层209内形成与第二电极层207电连接的第二导电插塞210。在本实施例中，由于第一电极层202并未通过衬底200内的电互连结构与半导体器件电连接，因此需要在外围区II的第三介质层209和第二介质层203内形成与第一电极层202电连接的第一导电插塞211。所述第一导电插塞211和第二导电插塞210的材料为铜、钨或铝。后续能够形成分别与所述第一导电插塞211和第二导电插塞210连接的导电结构,使所述第一导电插塞211或第二导电插塞210通过所述导电结构分别与衬底200内的半导体器件电连接。
[0079]请参考图11，刻蚀器件区I的第三介质层209，直至暴露出第二电极层207表面为止，在第三介质层209内形成暴露出器件区I的第二电极层207表面的第二开口 212。
[0080]所述刻蚀工艺为各向异性的干法刻蚀工艺，暴露出器件区I的第二电极层207之后，器件区I的第二电极层207能够在受到外部的压力时，会发生形变，从而改变导电侧墙205和第二电极层207之间的距离，从而使导电侧墙205、第二电极207和空腔208构成的电容结构的电容值发生改变，以所述电容值的变化量获取外部的压力大小，从而实现将外部的压力信号转化为电信号的功能。
[0081]在其他实施例中，所述第三介质层209和第二电极层207之间形成有第四介质层(未示出)，在刻蚀第三介质层209时，由于所述第四介质层的材料与第三介质层209的材料不同，所述第四介质层能够作为刻蚀停止层，从而保护第二电极层207表面。
[0082]本实施例中，在第一开口的侧壁表面形成导电侧墙之后，在第二介质层表面、导电侧墙表面和第一开口的底部表面依次形成牺牲层、以及位于牺牲层表面的第二电极层；之后去除所述牺牲层，能够在导电侧墙和第二电极层之间形成空腔，而所述导电侧墙、第二电极层以及所述空腔构成电容结构。其中，若干第一开口侧壁表面的导电侧墙通过第一电极层电连接，使所述导电侧墙能够作为所述电容结构的一层电极，所述第二电极层作为所述电容结构的另一层电极，而所述第二电极层与所述导电侧墙之间的空腔即作为所述电容结构两层电极之间的介质。由于所述导电侧墙和第二电极之间的重叠面积大于器件区的面积，使所述电容结构的电容值增大，所形成的电容结构的电容值免受器件区面积的限制。当第二电极层受到压力时，所述电容结构的电容值变化量也相应增大，因此所形成的压力传感器的灵敏度得到提高。
[0083]进一步，所述衬底还包括包围所述器件区的外围区，在形成第二电极层之前，去除外围区的第二介质层表面的牺牲层，使所述第二电极层形成于外围区的第二介质层表面、牺牲层的侧壁和顶部表面，所述牺牲层定义了后续形成的空腔的形状。当去除牺牲层之后，位于外围区的第二电极层能够支撑器件区的第二器件层，使器件区第二电极层与第二介质层表面、导电侧墙表面和第一开口的底部表面之间形成空腔，所形成的空腔形状精确且尺寸容易控制，使所形成的压力传感器的结构更为稳定。
[0084]相应的，本发明还提供一种压力传感器的结构，请继续参考图11，包括:衬底200，所述衬底具有器件区I和包围所述器件区I的外围区II，所述衬底200表面具有第一介质层201,所述第一介质层201表面具有第一电极层202 ;位于第一电极层202表面的第二介质层203,所述器件区I的第二介质层203具有暴露出第一介质层201的若干第一开口(未标不);位于所述第一开口的侧壁表面的导电侧墙205,所述导电侧墙205与第一电极层202连接；位于第二介质层203表面和第一开口 205内的第二电极层207，所述第二电极层207与第二介质层203表面、导电侧墙205表面和第一开口的底部表面之间具有空腔208 ;位于第二电极层207表面的第三介质层209，所述第三介质层209内具有暴露出器件区I的第二电极层207表面的第二开口 212。
[0085]所述衬底200包括:半导体基底(未示出)、形成于半导体基底内或半导体基底表面的半导体器件(未示出)、用于使所述半导体器件电连接的电互连结构(未示出)、以及用于电隔离所述半导体器件和电互连结构的绝缘层(未示出)。所述半导体器件包括CMOS器件，所述CMOS器件包括晶体管、存储器、电容器或电阻器等；所述半导体基底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或II1-V族化合物衬底，例如氮化镓或砷化镓等；所述绝缘层的材料为氧化硅、氮化硅和氮氧化硅中的一种或多种。在本实施例中，所述衬底200的表面为绝缘层，所述第一介质层201位于所述绝缘层表面，所述半导体器件为晶体管(未示出)，所述半导体基底为硅衬底。
[0086]在另一实施例中，所述衬底200为半导体基底，所述半导体基底包括硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或II1-V族化合物衬底，例如氮化镓或砷化镓等，所述第一电极层202通过第一介质层201与半导体基底隔离。
[0087]所述第一电极层202的材料包括:氮化钛、钛、氮化钽、钽、钨、碳化钛、碳化钽、镧、铝和铜中的一种或多种，所述第一电极层202的厚度为100埃?5000埃。所述第一介质层201或第二介质层203的材料为二氧化硅、氮化硅、氮氧化硅碳、氮化硅或低K材料，所述第一介质层201的厚度为100埃?1000埃，所述第二介质层203的厚度为2000埃?50000埃。
[0088]所述第一开口 204的深度即所述第二介质层203和第一电极层202的厚度，所述第一开口 204的宽度为3000埃?10微米。所述若干第一开口 204位于第二介质层203表面的图形为若干同心圆环形、若干同心方环形或若干同心多边环形，所述若干第一开口 204的数量大于或等于2个，相邻两个第一开口 204之间的距离为3000埃?I微米。在本实施例中，所述第一开口 204为2个同心方环形(请参考图4)。在另一实施例中，所述若干第一开口 204位于第二介质层203表面的图形还能够为若干平行排列的条形(请参考图12)，相邻两个条形之间的距离为3000埃?I微米。此外，在其他实施例中，所述若干第一开口 204还能够构成若干孔型阵列，所述孔型能够为圆孔、方孔或多边形孔。
[0089]在本实施例中，所述第一开口 204底部暴露出第一介质层201表面。在其他实施例中，所述第一开口底部能够暴露出第一电极层表面，位于第一开口侧壁表面的导电侧墙与第一开口底部表面的第一电极层相接触。
[0090]所述导电侧墙205的材料包括:氮化钛、钛、氮化钽、钽、钨、碳化钛、碳化钽和镧中的一种或多种，导电侧墙205的厚度为100埃?2000埃，所述导电侧墙205到第二电极层207之间的距离为200埃?3000埃。
[0091]所述第二电极层207的材料包括:氮化钛、钛、氮化钽、钽、钨、碳化钛、碳化钽和镧中的一种或多种，所述第二电极层207的厚度为100埃?2000埃。在本实施例中，所述第二电极层207还位于外围区II的第二介质层203表面，外围区II的第二电极层能够支撑器件区I的第二电极层207悬空于器件区I的第二介质层203表面、导电侧墙205表面和第一开口的底部表面，使器件区I的第二电极层207与器件区I的第二介质层203、导电侧墙205和第一开口的底部之间构成空腔208。在其他实施例中，外围区II的第二介质层表面具有牺牲层，所述第二电极层位于所述牺牲层，所述牺牲层的材料为碳基聚合物、多晶硅、无定形硅、硅锗或无定形碳；位于外围区II的牺牲层支撑第二电极层悬空于导电侧墙和第一开口底部表面上方，使器件区I的第二电极层与器件区I的第二介质层、导电侧墙和第一开口的底部之间构成空腔。
[0092]所述第三介质层209的厚度为4000埃?5微米，材料为二氧化硅、氮化硅、氮氧化硅、碳氮化硅或低K介质材料。在其他实施例中，所述第三介质层209第二电极层207之间还具有第四介质层(未示出)，所述第二开口 212暴露出第四介质层表面，所述第四介质层的材料与第三介质层209的材料不同，所述第四介质层能够保护器件区I被暴露出的第二电极层207表面。
[0093]本实施例中，还包括位于第三介质层209内并与第二电极层207电连接的第二导电插塞210,以及位于第三介质层209和第二介质层203内并与第一电极层202电连接的第一导电插塞211 ;所述第一导电插塞211和第二导电插塞210的材料为铜、鹤或招。所述第三介质层209和第二介质层203内还具有别与所述第一导电插塞211和第二导电插塞210连接的导电结构，所述第一导电插塞211或第二导电插塞210能够通过所述导电结构分别与衬底200内的半导体器件电连接。
[0094]在其他实施例中，所述第一电极层202还能够通过衬底200内的电互连结构与衬底200内的半导体器件电连接。
[0095]本实施例，所述导电侧墙、第二电极层以及所述空腔构成电容结构；其中，所述导电侧墙位于若干第一开口的侧壁表面，并且若干第一开口内的导电侧墙通过第一电极层电连接，所述导电侧墙作为所述电容结构的一层电极；第二电极层作为所述电容结构的另一层电极；而所述第二电极层与所述导电侧墙之间的空腔即作为所述电容结构两层电极之间的介质。所述导电侧墙位于第一开口的侧壁表面，第二侧墙位于导电侧墙和第一开口底部表面，所述导电侧墙和第二电极之间的重叠面积大于器件区的面积；由于所述电容结构的电容值与导电侧墙和第二电极之间的重叠面积成正比，因此所述电容结构的电容值增大，位于器件区的电容结构电容值免受器件区面积的限制。当第二电极层受到压力而发生形变时，由于所述电容结构的电容值较大，使所述电容结构的电容值的变化量也相应增大，因此所述压力传感器的灵敏度得到提高。
[0096]进一步，所述若干第一开口位于第二介质层表面的图形为若干同心的环形，能够在器件区的有限范围内进一步使所述导电侧墙和第二介质层之间的重叠面积增大，从而提高压力传感器的灵敏度；而且，由于所述第二电极层位于第二介质层表面和第一开口内，所述第二电极层具有向第一开口内延伸的凹槽，当若干第一开口位于第二介质层表面的图形为若干同心的环形时，第二电极层的凹槽也呈若干同心的环状，所述第二电极层受力更为均匀，且当第二电极层受力时，所述第二电极层的形变更显著，从而使导电侧墙、第二电极层以及所述空腔构成电容结构的电容值变化量增大，因此所述压力传感器更灵敏且性能更稳定。
[0097]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【权利要求】
1.一种压力传感器，其特征在于，包括: 衬底，所述衬底具有器件区，所述衬底表面具有第一介质层，所述第一介质层表面具有第一电极层； 位于第一电极层表面的第二介质层，所述器件区的第二介质层具有若干第一开口 ； 位于所述第一开口的侧壁表面的导电侧墙，所述导电侧墙与第一电极层连接； 位于第二介质层表面和第一开口内的第二电极层，所述第二电极层与第二介质层表面、导电侧墙表面和第一开口的底部表面之间具有空腔； 位于第二电极层表面的第三介质层，所述第三介质层内具有暴露出器件区的第二电极层表面的第二开口。
2.如权利要求1所述压力传感器，其特征在于，所述若干第一开口位于第二介质层表面的图形为若干同心圆环形、若干同心方环形或若干同心多边环形。
3.如权利要求1所述压力传感器，其特征在于，所述若干第一开口位于第二介质层表面的图形为若干平行排列的条形。
4.如权利要求1所述压力传感器，其特征在于，所述衬底还包括外围区，所述外围区包围所述器件区，所述第二电极层还位于外围区的第二介质层表面，外围区的第二电极层支撑器件区的第二电极层，使器件区的第二电极层与第二介质层表面、导电侧墙表面和第一开口的底部表面之间构成空腔。
5.如权利要求1所述压力传感器，其特征在于，所述第一开口底部暴露出第一介质层，或者所述第一开口底部暴露出第一电极层。
6.如权利要求1所述压力传感器，其特征在于，还包括:位于第二电极层表面的第四介质层，所述第三介质层位于所述第四介质层表面，所述第二开口暴露出第四介质层表面，且所述第四介质层的材料与第三介质层的材料不同。
7.如权利要求1所述压力传感器，其特征在于，还包括:位于第三介质层内的第二导电插塞，所述第二导电插塞与第二电极层电连接；位于第三介质层和第二介质层内的第一导电插塞，所述第一导电插塞与第一电极层电连接。
8.如权利要求1所述压力传感器，其特征在于，所述衬底内具有半导体器件、以及用于电连接所述半导体器件的电互连结构。
9.如权利要求8所述压力传感器，其特征在于，所述第一电极层与所述电互连结构电连接。
10.如权利要求8所述压力传感器，其特征在于，所述半导体器件为CMOS器件。
11.如权利要求1所述压力传感器，其特征在于，所述第一电极层的材料包括:氮化钛、钛、氮化钽、钽、钨、碳化钛、碳化钽、镧、铝和铜中的一种或多种；所述第二电极层或导电侧墙的材料包括:氣化钦、钦、氣化组、组、鹤、碳化钦、碳化组和俩中的一种或多种。
12.如权利要求1所述压力传感器，其特征在于，所述第一介质层、第二介质层或第三介质层的材料为二氧化硅、氮化硅、氮氧化硅、碳氮化硅或低K材料。
13.—种压力传感器的形成方法,其特征在于,包括: 提供衬底，所述衬底具有器件区，所述衬底表面具有第一介质层，所述第一介质层表面具有第一电极层，所述第一电极层表面具有第二介质层； 刻蚀器件区的第二介质层直至暴露出第一电极层，在第二介质层内形成若干第一开π ； 在所述第一开口的侧壁表面形成导电侧墙，所述导电侧墙与第一电极层连接； 在第二介质层表面、导电侧墙表面和第一开口的底部表面形成牺牲层； 在所述牺牲层表面形成第二电极层，所述第二电极层暴露出部分牺牲层表面； 去除器件区的牺牲层，在所述第二电极层与第二介质层表面、导电侧墙表面和第一开口的底部表面之间形成空腔； 在去除牺牲层之后，在第二电极层表面形成第三介质层，所述第三介质层内具有暴露出器件区的第二电极层表面的第二开口。
14.如权利要求13所述压力传感器的形成方法，其特征在于，所述衬底还包括外围区，所述外围区包围所述器件区，在形成第二电极层之前，去除外围区的第二介质层表面的牺牲层，所述第二电极层形成于外围区的第二介质层表面、牺牲层的侧壁和顶部表面。
15.如权利要求13所述压力传感器的形成方法，其特征在于，还包括:在形成导电侧墙之后，形成牺牲层之前，以第二介质层和导电侧墙为掩膜，刻蚀第一开口底部的第一电极层直至暴露出第一介质层为止。
16.如权利要求13所述压力传感器的形成方法，其特征在于，还包括:在形成导电侧墙之前，刻蚀第一开口底部的第一电极层，直至暴露出第一介质层为止。
17.如权利要求13所述压力传感器的形成方法，其特征在于，去除器件区的牺牲层的工艺为各向同性的刻蚀工艺。
18.如权利要求13所述压力传感器的形成方法，其特征在于，所述牺牲层的材料为碳基聚合物、多晶娃、无定形娃、娃锗或无定形碳。
19.如权利要求13所述压力传感器的形成方法，其特征在于，所述第三介质层和第二开口的形成方法包括:在第二电极层和第一介质层表面沉积第三介质层；刻蚀器件区的第三介质层，直至暴露出第二电极层表面为止，形成第二开口。
20.如权利要求19所述压力传感器的形成方法，其特征在于，所述第三介质层的沉积工艺为等离子体增强化学气相沉积工艺或高密度等离子体化学气相沉积工艺。
【文档编号】G01L1/14GK104280160SQ201310277644
【公开日】2015年1月14日 申请日期:2013年7月3日 优先权日:2013年7月3日
【发明者】洪中山 申请人:中芯国际集成电路制造(上海)有限公司