一种半导体材料的电阻率的测试方法与流程

本发明涉及半导体领域，具体地，本发明涉及一种半导体材料的电阻率的测试方法。

背景技术：

扩展电阻探针法用于定量测量某些半导体材料的局部电导率，空间分辨率高测量取样体积为10-10cm³左右，测量重复精度优于1％。将硅片磨角后用扩展电阻法可以测量分辨深度方向30nm以内电阻率的变化。因此，扩展电阻探针是硅材料及器件生产工艺质量测试手段，也可以用于砷化镓、化铟等其他半导体材料的电阻率分布测试。

现有技术中针对裸硅片或已工艺硅片但上面的所有层次均被剥离后使用扩展电阻仪(以下简称srp)测试纵向的轮廓(profile)时，起始点位置的准确确定，可以最大程度的避免srp测试过程中设备误差或人为误差导致的起始点横向位移的问题引起结深偏差。

现有技术中在进行所述测试时不可避免的存在误差现象，但是多数情况下是用srp设备测试外延曲线分布，一般并不特别关注深度的误差，如果关注深度，则每测试一个样品前都做一次探针定位(probelocation)，以校准测试的起始位置。

现有测试方法是设备首先进行探针定位(probelocation)，即校准设备，使预设起始位置(如图1a中左边第一个圆圈)与实际测试位置一致。随后测量时将扎针的预设起始位置设在研磨交界线上，即图1a中样品表面101与右侧研磨斜面102的交界线11，测试结束默认srp的实际探针第一个位置在交界线上，并将此点作为测试曲线的第一个点12。但是实际测量时发现，尽管做了探针定位(probelocation)，但测试多个样品时，实际测试的起始位置，与预设的位置存在一定的偏移(如图1b)，导致测试曲线与结深均出现一定的偏差。如果每片测试前都做探针定位(probelocation)，偏差会减少，但工作效率很低。

因此，需要对目前所述半导体材料电阻率的测试方法作进一步的改进，以便消除上述问题。

技术实现要素：

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明为了克服目前存在问题，提供了一种半导体材料的电阻率的测试方法，包括：

步骤s1：对半导体材料样品进行研磨处理，以得到样品表面和研磨斜面的交界线；

步骤s2：进行测试，测试时在所述交界线的左侧的所述样品表面中预设起始位置预留n个测试点，以确保第n+1个点在所述交界线上或在所述交界线附近，其中n为自然数；

步骤s3：根据所述步骤s2中的结果进行分析并以距离所述交界线最近的一个点确定为测试起始点。

可选地，所述方法还进一步包括：

步骤s4：根据所述步骤s2中的测试结果建立分析测试曲线，并将所述分析测试曲线中所述测试起始点之前的数据删除。

可选地，在所述步骤s1中，还包括对研磨后的所述半导体材料样品进行清洗的步骤。

可选地，在所述步骤s2中，测试时在预设起始位置预留5个点在交界线的左侧，确保第6个点在所述交界线上或附近。

可选地，在分析测试曲线时，将前5个点删除，选用第6个点成为所述分析曲线的所述测试起始点。

可选地，在所述步骤s3中在所述测试完成后，在显微镜下观察所述样品上的针迹，以确定所述测试起始点

本发明为了解决现有技术中存在的问题，提供了一种半导体材料的电阻率的测试方法，所述方法在测试开始预设起始位置时，根据实际情况预留n个点在样品表面，确保第n+1个点在研磨交界线上；测试完成后在设 备的高倍显微镜下观察实际测试针迹，选择落在研磨交界线上或者离研磨交界线最近的点为测试的真正测试起始点；分析测试曲线时，将真正测试起始点左侧的点删除，确保测试深度的准确性。此方法可以将误差控制在半个步径的范围内，极大提高了分析效率。

本发明所述方法通过起始位置的巧妙设定及测试后第一个点的准确确定，可极大减少测试时因第一个测试点偏移而导致的测试偏差，从而准确测试样品的实际深度并提高工作效率。

本发明的优点在于所述方法每次可进行多个样品连续测试，如果每个样品测试10分钟，则一小时内可测试完成6个样品，而业界现有的技术每测试一个点前做探针定位(probelocation)，则每片至少需要耗时20分钟，6片估计需要分析2小时，且测试过程中人员不能离开设备，即费人工又耗机时测试效率极低，本发明既提高了效率又提高了分析的准确度。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，

图1a-1b为现有技术中测试所述半导体材料电阻率的过程示意图；

图2a-2c为本发明中测试所述半导体材料电阻率的过程示意图；

图3为本发明一具体地实施中测试所述半导体材料电阻率的工艺流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦 合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

实施例一

本发明为了解决现有技术中存在的问题，提供了一种半导体材料电阻率的测试方法，下面结合附图对本发明所述方法作进一步的说明，其中，图2a-2c为本发明中测试所述半导体材料电阻率的过程示意图。

本发明所述半导体材料电阻率的测试方法，包括：

步骤s1：对半导体材料样品进行研磨处理，以得到样品表面和研磨斜面的交界线；

步骤s2：进行测试，测试时在所述交界线的左侧的所述样品表面中预设起始位置预留n个测试点，以确保第n+1个点在所述交界线上或在所述交界线附近，其中n为自然数；

步骤s3：根据所述步骤s2中的结果进行分析并以距离所述交界线最近的一个点确定为测试起始点。

可选地，所述方法还进一步包括：

步骤s4：根据所述步骤s2中的测试结果建立分析测试曲线，并将所述分析测试曲线中所述测试起始点之前的数据删除。

具体地，在本发明中为了克服现有技术中存在的起始点位置不够准确的问题，根据实际情况预留n个点在样品表面，确保第n+1个点在研磨交界线上，如图2a所示，首先提供待检测的半导体材料，其中，所述半导体材料202可以为裸硅片或已工艺硅片但上面的所有层次均被剥离后得到的材料。

然后对所述半导体材料进行扩散电阻率测试的预处理，例如对所述样品进行研磨处理，以得到样品表面202和研磨斜面201的交界线21。

具体的处理方法可以包括但不局限于以下步骤：

首先，将已知导电类型、晶向和结构的硅片清洗干燥，加热磨角器中的样品座，并在其斜面上涂少许白蜡，把样品按测量位置贴在斜面上，注意使样品与斜面紧贴。把样品座放在固定架中，使其处于适当位置，旋紧调整螺丝，用乙醇擦去样品表面的白蜡。

然后，在打毛的平面玻璃上，放少许粒度为0.1um的研磨膏(还可以选用0.25um或0.05um的研磨膏)和抛光专用油，把装好样品的磨角器放置其上，用轻力进行研磨，使研磨斜面201与样品表面202的交线21成一明显的直线，估计磨出的斜面正好包含需测试的深度为止。

最后，用丙酮擦拭样品表面，处理洁净后，把样品放置在样品台上准备测量。

在所述步骤s2中，将预设起始位置的起始点22(如图2a中左边第一个圆圈)设在研磨交界线21左侧的样品表面202上，以保证所述预起始位置到 所述研磨交界线21足以预留n个点在样品表面，在选定所述起始位置之后进行测试。

在所述步骤s2中，测试时在预设起始位置预留n个测试点在所述交界线的左侧的所述样品中，当所述第n+1个点在所述交界线上时，以所述n+1个点作为测试起始点。具体地，在具体的实施方式中，在高倍显微镜下预设起始位置时，预留5个点(具体可以根据实际需要适当更改点数)在研磨交界线的左侧(即样品表面上)，确保第6个点在研磨交界线上，而不是将第1个点设在研磨交界线上，如图2b所示。

在测试完成之后，根据所述步骤s2中的结果进行分析并以距离所述交界线最近的一个点确定为测试起始点。

具体地，测试完成后，在显微镜下观察样品上的针迹，如图2b，样品表面观察到5个扎针痕迹，第6个针迹落在研磨交界线上，如箭头所指示的点。

进一步，所述步骤s2中，当所述第n+1个点在所述交界线附近时，判断所述第n个点和所述n+1个点到所述交界线的距离，选择距离所述交界线最近的那个点作为测试起始点。例如在所述步骤s2中，当实际测试针迹落在研磨交界线的左或右时，则选择最接近研磨交界线的点作为曲线的真正起始点，分析时减去真正测试起始点左侧的点，这样测试深度与实际深度的误差可以控制在半个步径的范围内。

具体地，如图2c所述，样品表面观察到5个扎针痕迹，第6个针迹落在研磨交界线附近，并且比较第5个点和第6个点，发现第6个点距离所述交界线更近，如箭头所指示的点，因此选择第6个点作为真正的测试起始点。

在所述步骤s4中，分析测试曲线时，根据所述步骤s3中的所述测试起始点作为真正的起始点作为数据进行分析，将所述分析测试曲线中所述起始点之前的数据删除。

例如在该实施例中，将第6个点作为真正的测试起始点，则将前5个点删除，则第6个点成为曲线的真正的起始点。

至此，完成了本发明实施例的半导体材料电阻率测试的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上 述步骤之外，本实施例的方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。

图3为本发明一具体地实施中测试所述半导体材料电阻率的工艺流程图，包括：

步骤s1：对半导体材料样品进行研磨处理，以得到样品表面和研磨斜面的交界线；

步骤s2：进行测试，测试时在所述交界线的左侧的所述样品表面中预设起始位置预留n个测试点，以确保第n+1个点在所述交界线上或在所述交界线附近，其中n为自然数；

步骤s3：根据所述步骤s2中的结果进行分析并以距离所述交界线最近的一个点确定为测试起始点；

步骤s4：根据所述步骤s2中的测试结果建立分析测试曲线，并将所述分析测试曲线中所述测试起始点之前的数据删除。

本发明为了解决现有技术中存在的问题，提供了一种半导体材料的电阻率的测试方法，所述方法在测试开始预设起始位置时，根据实际情况预留n个点在样品表面，确保第n+1个点在研磨交界线上；测试完成后在设备的高倍显微镜下观察实际测试针迹，选择落在研磨交界线上或者离研磨交界线最近的点为测试的真正测试起始点；分析测试曲线时，将真正测试起始点左侧的点删除，确保测试深度的准确性。此方法可以将误差控制在半个步径的范围内，极大提高了分析效率。

本发明所述方法通过起始位置的巧妙设定及测试后第一个点的准确确定，可极大减少测试时因第一个测试点偏移而导致的测试偏差，从而准确测试样品的实际深度并提高工作效率。

本发明的优点在于所述方法每次可进行多个样品连续测试，如果每个样品测试10分钟，则一小时内可测试完成6个样品，而业界现有的技术每测试一个点前做探针定位(probelocation)，则每片至少需要耗时20分钟，6片估计需要分析2小时，且测试过程中人员不能离开设备，即费人工又耗机时测试效率极低，本发明既提高了效率又提高了分析的准确度。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围 内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。